


VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ
BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY A
KOMUNIKAČNÍCH
TECHNOLOGIÍ
ÚSTAV RADIOTELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF RADIO ELECTRONICS

DIGITÁLNÍ EKVALIZÉR S KOMPRESOREM DYNAMIKY
DIGITAL EQUALIZER WITH DYNAMIC RANGE COMPRESSION

DIPLOMOVÁ PRÁCE
MASTER'S THESIS

AUTOR PRÁCE Bc. Radim Šafer
AUTHOR

VEDOUCÍ PRÁCE prof. Ing. Lubomír Brančík, CSc.
SUPERVISOR

BRNO, 2012



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ
Fakulta elektrotechniky
a komunikačních technologií
Ústav radioelektroniky

Diplomová práce

magisterský navazující studijní obor
Elektronika a sdělovací technika

Student: Bc. Radim Šafer
Ročník: 2

ID: 106801
Akademický rok: 2011/2012

NÁZEV TÉMATU:

Digitální ekvalizér s kompresorem dynamiky

POKYNY PRO VYPRACOVÁNÍ:

Seznamte se s problematikou zpracování zvuku pomocí digitálního signálového procesoru. Navrhněte blokovou strukturu digitálního ekvalizéru včetně kompresoru dynamiky. Zaměřte se na volbu vhodných integrovaných obvodů pro dosažení co možná nejlepších parametrů.

Navrhnětě obvodové schéma ekvalizéru včetně kompletních podkladů pro výrobu desek plošných spojů. Vytvořte obslužný program na PC, který bude umožňovat ovládat všechny funkce ekvalizéru, ukládat nastavení kompresorů a nastavení ekvalizéru, detekovat aktuální úroveň signálu včetně jejího vyznačení v kompresní křivce.

Realizujte ekvalizér a porovnejte dosažené vlastnosti a funkce s komerčně dostupnými ekvalizéry.

DOPORUČENÁ LITERATURA:

[1] SKALICKÝ, P. Digitální filtrace a signálové procesory [online]. Praha: ČVUT, 1995 - [cit. 20.1.2010]. Dostupné na www: http://radio.feld.cvut.cz/courses/CS/web/CS/Literatura/CF_Struktur.pdf

Termín zadání: 6.2.2012

Termín odevzdání: 18.5.2012

Vedoucí práce: prof. Ing. Lubomír Brančík, CSc.

Konzultanti diplomové práce:

prof. Dr. Ing. Zbyněk Raida

Předseda oborové rady

UPOZORNĚNÍ:

Autor diplomové práce nesmí při vytváření diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

ABSTRAKT

Cílem práce je realizace digitálního ekvalizéru s kompresorem dynamiky. Diplomová práce je zaměřena na srovnání funkcí a parametrů jednotlivých digitálních signálových procesorů, určených výhradně pro zpracování zvukových signálů. Obsahuje podrobný rozbor dílčích bloků pro signálové zpracování v obvodu AD1953 a možnosti ovládání programovatelných parametrů těchto bloků uživatelem. Práce dále obsahuje srovnání vybraných A/D převodníků spolu s popisem zvoleného obvodu UDA1361TS. Také je uvedeno navržené blokové schéma výsledného zařízení. Poté jsou uvedeny možnosti řízení jednotlivých bloků v signálovém procesoru, ovlivňující zpracování signálu. Je zde rovněž představeno výsledné obvodové řešení digitálního ekvalizéru a popis programového vybavení k úspěšnému řízení zpracování signálu v obvodu AD1953. Práce popisuje také konstrukci digitálního ekvalizéru a obsahuje výsledky vybraných měření.

ABSTRACT

The aim of the thesis is to create a digital equalizer with dynamic range compression. The master's thesis is focused on the comparison of functions and parameters of individual digital processors which are given entirely for sound signals processing. It contains the detailed analysis of singular blocks used for signal processing in the circuit AD1953 and possibilities of control over programmable parameters of those blocks by a user. This thesis also contains a comparison of the chosen A/D converters together with a description of the UDA1361TS circuit. A designed functional diagram of the final device is introduced as well. Thereafter possibilities of controlling the individual blocks in the signal processor are mentioned. The final design of the digital equalizer is also introduced along with a description of software essential to a successful control over the processing of the signal in the AD1953 circuit. This thesis also describes a construction of the digital equalizer and involves results of the chosen measurements.

KLÍČOVÁ SLOVA

Digitální signálový procesor, digitální ekvalizace, AD1953, dynamická komprese, UDA1361TS, FT232BM, OP275, Delphi, SigmaStudio

KEYWORDS

Digital signal processor, digital equalization, AD1953, dynamic range compression, UDA1361TS, FT232BM, OP275, Delphi, SigmaStudio

ŠAFER, R. *Digitální ekvalizér s kompresorem dynamiky*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky, 2012. 70 s, 21 s příloh. Diplomová práce. Vedoucí práce: prof. Ing. Lubomír Brančík, CSc.

PROHLÁŠENÍ

Prohlašuji, že svoji diplomovou práci na téma Digitální ekvalizér s kompresorem dynamiky jsem vypracoval samostatně pod vedením vedoucího diplomové práce a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce.

Jako autor uvedené diplomové práce dále prohlašuji, že v souvislosti s vytvořením této diplomové práce jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a/nebo majetkových a jsem si plně vědom následků porušení ustanovení § 11 a následujících zákona č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon), ve znění pozdějších předpisů, včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č. 40/2009 Sb.

V Brně dne
.....
(podpis autora)

PODĚKOVÁNÍ

Děkuji vedoucímu diplomové práce prof. Ing. Lubomíru Brančíkovi, CSc. za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování mé diplomové práce.

V Brně dne
.....
(podpis autora)



Faculty of Electrical Engineering
and Communication

Brno University of Technology
Purkynova 118, CZ-61200 Brno, Czechia

<http://www.six.feec.vutbr.cz>

Výzkum popsaný v této diplomové práci byl realizován v laboratořích podpořených z projektu SIX; registrační číslo CZ.1.05/2.1.00/03.0072, operační program Výzkum a vývoj pro inovace.



MINISTERSTVO ŠKOLSTVÍ,
MLÁDEŽE A TĚLOVÝCHOVY



EVROPSKÁ UNIE
EVROPSKÝ FOND PRO REGIONÁLNÍ ROZVOJ
INVESTICE DO VAŠÍ BUDOUCNOSTI



OBSAH

Obsah.....	vi
Seznam obrázků	viii
Seznam tabulek.....	x
Úvod.....	1
1 Srovnání digitálních signálových procesorů, určených ke zpracování zvuku.....	2
1.1 Popis obvodu AD1953.....	5
2 Zpracování signálu v signálovém procesoru AD1953.....	6
2.1 Vstupní filtr typu horní propust.....	7
2.2 Bikvadratické filtry.....	7
2.3 Hlasitost.....	8
2.4 Algoritmus rozšíření stereobáze.....	8
2.5 Zpoždění kanálu.....	9
2.6 Kompresor/limiter stereo kanálu a kanálu subwooferu.....	9
3 Srovnání a výběr A/D převodníku.....	13
3.1 Popis obvodu UDA1361TS.....	14
4 Rozhraní mezi signálovým procesorem AD1953 a počítačem.....	15
4.1 SPI rozhraní.....	15
4.2 Sériový port.....	16
4.3 Převodník USB na linky sériového portu (USB↔UART).....	18
5 Bloková struktura digitálního ekvalizéru s kompresorem dynamiky.....	20
6 Obvodový návrh digitálního ekvalizéru s kompresorem dynamiky.....	21
6.1 Schéma A/D převodníku s UDA1361TS.....	21
6.2 Schéma obvodu se signálovým procesorem AD1953.....	24
6.3 Schéma analogových filtrů spolu s diferenčními zesilovači.....	26
6.4 Schéma převodníku USB↔UART s obvodem FT232BM.....	28
6.5 Návrh napájecí části digitálního ekvalizéru.....	31

6.6 Schéma oscilátoru.....	39
6.7 Podklady pro výrobu digitálního ekvalizéru.....	39
7 Ovládací program AD1953.....	40
7.1 Číselný zlomkový formát dvojkového doplňku M.N.....	40
7.2 Funkce k převodu desetinných čísel do zlomkového formátu dvojkového doplňku M.N a naopak.....	41
7.3 Využití software SigmaStudio v programovém návrhu řídící aplikace.....	42
7.4 Ovládací program AD1953.....	47
8 Konstrukce digitálního ekvalizéru.....	52
9 Měření vlastností digitálního ekvalizéru.....	56
9.1 Oživení zařízení.....	56
9.2 Měření modulové frekvenční charakteristiky.....	57
9.3 Měření harmonického zkreslení.....	60
9.4 Měření linearity převodní charakteristiky kompresoru hlavního kanálu.....	62
9.5 Měření přeslechů mezi kanály.....	62
9.6 Měření odstupu signálu od šumu.....	63
9.7 Měření vstupního odporu.....	64
9.8 Srovnání digitálního ekvalizéru s AD1953 s běžně dostupnými ekvalizéry.	64
10 Závěr.....	65
Literatura	66
Seznam symbolů, veličin a zkratek	70

SEZNAM OBRÁZKŮ

Obr. 2.1: Bloková struktura zpracování signálu v signálovém procesoru AD1953.....	6
Obr. 2.2: Bikvadratický filtr	7
Obr. 2.3: Bloková struktura algoritmu rozšíření stereobáze.....	8
Obr. 2.4: Blokové schéma kompresoru/limiteru levého a pravého kanálu	9
Obr. 2.5: Závislost tvaru výstupní obálky detektoru na volbě časové konstanty	10
Obr. 2.6: Význam parametrů "hold" a "release".....	11
Obr. 2.7: Blokové schéma kompresoru/limiteru kanálu subwooferu.....	12
Obr. 4.1: Časový diagram jediné operace zápisu do SPI registrů parametru RAM.....	16
Obr. 4.2: Časový diagram jediné operace čtení z SPI registrů parametru RAM.....	16
Obr. 4.3: Vývody konektorů v 9pólovém provedení spolu s popisem jednotlivých vývodů.....	17
Obr. 4.4: Blokové schéma komunikačního řetězce pro řízení AD1953.....	19
Obr. 5.1: Bloková struktura digitálního ekvalizéru s kompresorem dynamiky.....	20
Obr. 6.1: Schéma A/D převodníku s UDA1361TS.....	21
Obr. 6.2: Schéma obvodu se signálovým procesorem AD1953.....	24
Obr. 6.3: Schéma analogového filtru v kombinaci s diferenčním zesilovačem pro hlavní kanály	27
Obr. 6.4: Schéma analogového filtru v kombinaci s diferenčním zesilovačem pro kanál subwooferu.....	28
Obr. 6.5: Simulovaná modulová a fázová kmitočtová charakteristika přenosu pro filtry hlavního kanálu.....	29
Obr. 6.6: Simulovaná modulová a fázová kmitočtová charakteristika přenosu pro filtr kanálu subwooferu.....	29
Obr. 6.7: Schéma převodníku USB ↔ UART s obvodem FT232BM.....	30
Obr. 6.8: Navržená základní koncepce napájecí části digitálního ekvalizéru.....	33

Obr. 6.9: Výsledný blokový návrh napájecí části digitálního ekvalizéru.....	37
Obr. 6.10: Obvodový návrh napájecí části digitálního ekvalizéru.....	38
Obr. 6.11: Obvodové schéma oscilátoru s obvodem TXC 7W-12.288.....	39
Obr. 7.1: Pole bitů čísla ve zlomkovém formátu dvojkového doplňku M.N.....	40
Obr. 7.2: Pole bitů čísla ve zlomkovém formátu dvojkového doplňku 2.20.....	41
Obr. 7.3: Pracovní prostor Hardware Configuration s blokem AD195x.....	43
Obr. 7.4: Pracovní prostor Schematic s bloky Input, Output a Medium Size Eq.....	43
Obr. 7.5: Vytvořený signálový tok v programu SigmaStudio.....	45
Obr. 7.6: Ovládací program AD1953.....	49
Obr. 8.1: Výsledná realizace digitálního ekvalizéru - bez vrchního krytu, pohled shora.....	52
Obr. 8.2: Výsledná realizace digitálního ekvalizéru - přední panel.....	53
Obr. 8.3: Výsledná realizace digitálního ekvalizéru - zadní panel.....	54
Obr. 8.4: Výsledná realizace digitálního ekvalizéru - bez vrchního krytu.....	54
Obr. 8.5: Výsledná realizace digitálního ekvalizéru - s vrchním krytem, pohled zepředu.....	55
Obr. 8.6: Výsledná realizace digitálního ekvalizéru - s vrchním krytem, pohled ze zadu.....	55
Obr. 9.1: Frekvenční závislost modulu přenosu pro levý kanál při nastavení zesílení všech filtrů ekvalizéru na 0 dB.....	57
Obr. 9.2: Frekvenční závislost modulu přenosu pro pravý kanál při nastavení zesílení všech filtrů ekvalizéru na 0 dB.....	58
Obr. 9.3: Frekvenční závislost modulu přenosu pro kanál subwooferu při nastavení zesílení všech filtrů ekvalizéru na 0 dB.....	58
Obr. 9.4: Frekvenční závislost modulu přenosu pro levý kanál při nastavení zesílení filtru s centrální frekvencí 1 kHz na hodnotu +3 dB, zesílení ostatních filtrů nastaveno na hodnotu 0 dB.....	59
Obr. 9.5: Frekvenční závislost modulu přenosu pro levý kanál při nastavení zesílení filtru s centrální frekvencí 180 Hz na hodnotu -3 dB, zesílení ostatních filtrů nastaveno na hodnotu 0 dB.....	59

Obr. 9.6: Závislost harmonického zkreslení THD+N na velikosti vstupního napětí pro levý kanál.....	60
Obr. 9.7: Závislost harmonického zkreslení THD+N na velikosti vstupního napětí pro pravý kanál.....	61
Obr. 9.8: Závislost harmonického zkreslení THD+N na velikosti vstupního napětí pro kanál subwooferu.....	61
Obr. 9.9: Převodní charakteristika kompresoru hlavního kanálu při nastavení jednotkového zesílení pro všechny úrovně vstupního signálu.....	62

SEZNAM TABULEK

Tab. 1.1: Srovnání vybraných vlastností DSP, určených ke zpracování zvukových signálů od firem Analog Devices, Texas Instruments a Freescale.....	3
Tab. 1.2: Srovnání charakteristik DAC interpolačních filtrů obvodů AD1953, TAS3004 a TAS3208.....	4
Tab. 1.3: Srovnání charakteristik D/A převodníků obvodů AD1953, TAS3004 a TAS3208.....	4
Tab. 3.1: Srovnání několika A/D převodníků spolu s jejich vybranými parametry.....	13
Tab. 3.2: Srovnání vybraných A/D převodníků AD1871 a UDA1361TS.....	14
Tab. 3.3: Všeobecné parametry zvoleného A/D převodníku UDA1361TS.....	14
Tab. 4.1: Formát bitového slova k zápisu/čtení do/z SPI registrů parametru RAM.....	16
Tab. 4.2: Funkce pro přímé řízení linek sériového portu obsažené v knihovně PORT.DLL.....	17
Tab. 4.3: Použitelný napěťový rozsah na digitálních vstupech a výstupech signálového procesoru AD1953.....	18
Tab. 4.4: Rozsah výstupních napětí na vstupně/výstupních pinech rozhraní UART obvodu FT232BM (při napájecím napětí zdroje 5,0 V).....	19
Tab. 6.1: Popis jednotlivých prvků, použitých ve schématu A/D převodníku s UDA1361TS.....	22
Tab. 6.2: Maximální použitelné efektivní hodnoty napětí vstupního signálu za přítomnosti či nepřítomnosti rezistorů R25, R26 v souvislosti s nastavením vstupního zesílení.....	22
Tab. 6.3: Možná nastavitelná zesílení vstupního signálu v obvodu UDA1361TS, včetně tzv. power-down módu.....	23
Tab. 6.4: Nastavitelné formáty výstupních sériových dat z A/D převodníku	23
Tab. 6.5: Popis jednotlivých prvků, použitých ve schématu obvodu se signálovým procesorem AD1953.....	25
Tab. 6.6: Popis jednotlivých prvků, použitých ve schématech analogových filtrů v kombinaci s diferenčními zesilovači pro levý a pravý kanál a kanál subwooferu.....	28
Tab. 6.7: Popis jednotlivých prvků, použitých ve schématu převodníku USB ↔ UART s obvodem FT232BM.....	31
Tab. 6.8: Maximální proudový odběr použitých integrovaných obvodů.....	31

Tab. 6.9: Srovnání vlastností nábojových pump, nízkoúbytkových stabilizátorů (LDO) a spínaných měničů s cívkami.....	32
Tab. 6.10: Srovnání vlastností vyhovujících integrovaných obvodů předních světových výrobců ve spínaném DC/DC měniči s cívkou.....	34
Tab. 6.11: Srovnání vlastností vyhovujících nízkoúbytkových pozitivních lineárních stabilizátorů na +5,0 V.....	34
Tab. 6.12: Srovnání vlastností vyhovujících nízkoúbytkových pozitivních lineárních stabilizátorů na +3,0 V.....	35
Tab. 6.13: Srovnání vlastností vyhovujících nábojových pump pro funkci invertoru....	36
Tab. 6.14: Srovnání vlastností vyhovujících nízkoúbytkových negativních lineárních stabilizátorů na -5,0 V.....	36
Tab. 6.15: Popis jednotlivých prvků, použitých v obvodovém schématu napájecí části.....	37
Tab. 6.16: Parametry oscilátoru TXC 7W-12.288.....	39
Tab. 7.1: Maximální rozsah hodnot vyjadřitelný ve zlomkovém formátu dvojkového doplňku M.N	41
Tab. 7.2: Nastavení centrální frekvence, šířky pásma a činitele jakosti filtrů realizující 7pásmovou ekvalizaci.....	46
Tab. 7.3: Nastavení centrální frekvence, šířky pásma a činitele jakosti dvojice přídavných filtrů pro hlavní kanály.....	46
Tab. 7.4: Nastavení centrální frekvence, šířky pásma a činitele jakosti trojici přídavných filtrů kanálu subwooferu.....	47
Tab. 9.1: Požadované a naměřené frekvence na pinech procesoru AD1953.....	56
Tab. 9.2: Naměřené hodnoty faktorů pokřivení k_2, k_3 , spolu s hodnotami harmonického zkreslení pro příslušné kanály.....	60
Tab. 9.3: Naměřené hodnoty přeslechů signálu mezi hlavními kanály.....	63
Tab. 9.4: Naměřené hodnoty odstupu signálu od šumu pro hlavní kanály.....	63
Tab. 9.5: Naměřený vstupní odpor levého a pravého kanálu.....	64
Tab. 9.6: Srovnání parametrů digitálního ekvalizéru s obvodem AD1953 s běžně dostupnými ekvalizéry.....	64

ÚVOD

Pro realizaci digitálního ekvalizéru s kompresorem dynamiky je velmi výhodné zvolit digitální signálový procesor výrobcem speciálně určený ke zpracování a úpravu zvukových signálů. Mezi funkce takových procesorů často patří ekvalizace a dynamická komprese zvukového signálu, zpoždění kanálu ke kompenzaci umístění jednotlivých reproduktorů, směšování a rozdělování signálů, algoritmus rozšíření stereobáze, nastavitelné zesílení, tónové a šumové generátory, rozličné zvukové efekty a jiné. Obvody mohou disponovat také interním A/D nebo D/A převodníkem, samozřejmostí je možnost ovládání signálového procesoru prostřednictvím počítače.

Diplomová práce je rozdělena na deset kapitol. V první kapitole jsou uvedeny nároky na výsledné zařízení, jak podle požadavků zadání, tak podle zvolených kritérií. Dále také uvádí srovnání funkcí a parametrů jednotlivých digitálních signálových procesorů, určených výhradně pro zpracování zvukových signálů, a to od firem Analog Devices, Freescale Semiconductor a Texas Instruments. Druhá kapitola je věnována popisu toku zvukového signálu ve zvoleném signálovém procesoru AD1953. Obsahuje podrobný rozbor jednotlivých bloků pro signálové zpracování a možnosti ovládání programovatelných parametrů těchto bloků uživatelem. Vzhledem k tomu, že zvolený procesor nedisponuje interním A/D převodníkem, je pro zpracování analogových zvukových signálů vybrán převodník externí. Srovnání vybraných A/D převodníků spolu s popisem zvoleného obvodu UDA1361TS lze najít ve třetí kapitole. Následující část popisuje možnosti řízení parametrů obvodu AD1953, ovlivňující zpracování audio signálu. V kapitole pět je ukázáno navržené blokové schéma výsledného zařízení digitálního ekvalizéru s kompresorem dynamiky. V následující části jsou představeny výsledná obvodová zapojení jednotlivých bloků v návrhu digitálního ekvalizéru s kompresorem dynamiky. Kapitola sedm je zaměřena na popis programového vybavení k úspěšnému řízení zpracování signálu v procesoru. Následující část stručně popisuje výrobu digitálního ekvalizéru a obsahuje několik ukázek výsledné realizace. Předposlední kapitola práce je zaměřena na měření vybraných vlastností digitálního ekvalizéru. Závěrečná část obsahuje shrnutí dosažených výsledků.

1 SROVNÁNÍ DIGITÁLNÍCH SIGNÁLOVÝCH PROCESORŮ, URČENÝCH KE ZPRACOVÁNÍ ZVUKU

Cílem této kapitoly je výběr vhodného digitálního signálového procesoru (DSP), určeného ke zpracování zvuku, a to jak podle požadavků zadání, tak podle zvolených kritérií.

Výsledné zařízení má sloužit k ekvalizaci zvukového signálu a zároveň k jeho dynamické kompresi, s možností detekovat aktuální hodnotu signálu a zobrazení v kompresní křivce. Žádanou vlastností je také možnost ovládání funkce ekvalizéru a kompresoru dynamiky pomocí obslužného programu na PC. Z toho plynou požadavky na vlastnosti DSP. Musí disponovat několika pásmovým ekvalizérem a kompresorem dynamiky s detektorem aktuální úrovně signálu, včetně možnosti programování jednotlivých bloků zpracování signálu pomocí PC.

Zvoleným kriteriem pro výběr vhodného DSP je nutnost použití co nejmenšího počtu externích obvodů k dosažení požadovaných vlastností. S tím souvisí požadavek interního A/D nebo D/A převodníku v jednom obvodu DSP, díky kterému se výsledné zařízení zjednoduší i celkové náklady na jeho výrobu budou nižší. Dalším faktorem, podstatným pro rozhodování, je také maximální využití schopností DSP. Digitální ekvalizér s kompresorem dynamiky bude využíván ve zvukovém systému 2.0, popřípadě 2.1, tedy se dvěma satelitními reproduktory, popřípadě ještě se subwooferem. Použití DSP s mnoha vstupně/výstupními piny by bylo tedy značně neefektivní.

Tab. 1.1 srovnává vybrané vlastnosti DSP, určených především ke zpracování zvukových signálů, a to obsažení interního A/D a D/A převodníku, počet analogových/digitálních stereo vstupů/výstupů, analogový stereo výstup přizpůsobený pro sluchátka, analogový výstup pro subwoofer a programovatelné možnosti zpracování zvukového signálu. Digitálním stereo vstupem/výstupem je myšlen časově multiplexovaný zvukový záZNAM levého i pravého kanálu. Srovnávané DSP jsou od firem Analog Devices (AD1954/AD1953, AD1941/AD1940), Texas Instruments (TAS3004, TAS3103, TAS3208) a Freescale (DSP56371, DSP56374). Údaje v tabulce jsou převzaty z [1], [2], [3], [6], [7], [8], [4], [5].

Tab. 1.1: Srovnání vybraných vlastností DSP, určených ke zpracování zvukových signálů od firem Analog Devices, Texas Instruments a Freescale.

SROVNÁNÍ DSP	AD1954/AD1953	AD1941/AD1940	TAS3004	TAS3103	TAS3208	DSP56371	DSP56374
A/D převodník	NE	NE	ANO	NE	ANO	NE	NE
D/A převodník	ANO	NE	ANO	NE	ANO	NE	NE
Počet digitálních stereo vstupů	3	4	2	4	3	ESAI, ESHI, GPIO**	ESAI, ESHI, GPIO**
Počet digitálních stereo výstupů	1	4	1	3	2	ESAI, ESHI, GPIO**	ESAI, ESHI, GPIO**
Počet analogových stereo vstupů	-	-	2	-	10	-	-
Počet analogových stereo výstupů	1*	-	1	-	3	-	-
Analogový stereo výstup přizpůsobený pro sluchátka							
	NE	-	NE	-	ANO	-	-
Analogový výstup pro subwoofer	ANO	-	ANO	-	NE	-	-
Programovatelné možnosti zpracování zvuku	7-pásmový stereo ekvalizér, zpoždění kanálu - kompenzace umístění reproduktorů, dynamická komprese, nastavitelné zesílení, algoritmus rozšíření stereobáze, diferenční výstup	směšování a rozdělování signálů, tónové a šumové generátory, ekvalizace, zpoždění kanálu - kompenzace umístění reproduktorů, dynamická komprese, nastavitelné zesílení, algoritmus rozšíření stereobáze	směšování a rozdělování signálů, 7-pásmový ekvalizér, dynamická komprese, nastavitelné zesílení	směšování a rozdělování signálů, 3D efekty, 12-pásmový ekvalizér, zpoždění kanálu - kompenzace umístění reproduktorů, dynamická komprese, nastavitelné zesílení	směšování a rozdělování signálů, ekvalizace, zpoždění kanálu - kompenzace umístění reproduktorů, dynamická komprese, nastavitelné zesílení	ekvalizace, dynamická komprese, nastavitelné zesílení, fade, balance	tónové generátory, ekvalizace, dynamická komprese, nastavitelné zesílení, fade, balance, spektrum analyzátor, měřič úrovně

*S použitím externího D/A převodníku je možné dosáhnout až 2 analogových stereo výstupů (spolu s analogovým stereo výstupem z procesoru AD1954/AD1953)

**Obvod disponuje dvěma sériovými rozhraními ESAI (Enhanced Serial Audio Interface), každé obsahující 2 výstupní piny a 4 vstupní/výstupní, sériovým rozhraním ESHI (Enhanced Serial Host Interface) a skupinu pinů GPIO (General Purpose Input/Output), které mohou být nastaveny jako vstupní/výstupní.

Podle předchozích kriterií a požadavků zadání se jako vhodným obvodem pro realizaci digitálního ekvalizéru s kompresorem dynamiky jeví DSP od firmy Analog Devices AD1953. Obvod obsahuje interní D/A převodník, 3 digitální stereo vstupy, 1 digitální stereo výstup, 1 analogový stereo výstup a analogový výstup pro kanál subwooferu. Disponuje mj. 7pásmovým ekvalizérem, přídavnými filtry ke kompenzaci frekvenčních charakteristik reproduktorů, kompresorem dynamiky, nastavitelným zesílením a zpožděním jednotlivých kanálů, algoritmem pro rozšíření stereobáze a diferenčním výstupem. Zpracování zvukového signálu je možné řídit pomocí PC a to přes sériovou sběrnici SPI.

Dalšími přijatelnými obvody jsou DSP od firmy Texas Instruments TAS3004 a TAS3208. Oproti obvodu AD1953 obsahují také interní A/D převodník a umožňují směšovat a rozdělovat signály z několika vstupů.

Tab. 1.2: Srovnání charakteristik DAC interpolačních filtrů obvodů AD1953, TAS3004 a TAS3208

CHARAKTERISTIKY DAC INTERPOLAČNÍCH FILTRŮ	Dolní mezní kmitočet [Hz]	Horní mezní kmitočet [kHz]	Zvlnění v propusťném pásma [dB]	Kmitočet nepropustného pásma [kHz]	Útlum nepropustného pásma [dB]	Skupinové zpoždění [μs]
AD1953	-	20	±0,01	24,0	70	558
TAS3004	-	20	±0,01	24,1	80	720
TAS3208	20	21,6	±0,06	26,4	65	437,5

Pozn.: Všechny parametry jsou uvedeny výrobcem při dodržení jím udaných podmínek jako např. vzorkovací frekvence, teplota a napájecí napětí.

Tab. 1.3: Srovnání charakteristik D/A převodníků obvodů AD1953, TAS3004 a TAS3208

CHARAKTERISTIKY D/A PŘEVODNÍKŮ	SNR - L/R [dB]	Dynamický rozsah - L/R [dB]	THD+N - L/R [dB]	Separace kanálů [dB]	Maximální chyba zisku [%]
AD1954/AD1953	112	112	-100	-120	±5,0
TAS3004	93	88	-82	-93	±5,0
TAS3208	-	97	-90	-84	±10,0

Pozn.: Všechny parametry jsou uvedeny výrobcem při dodržení jím udaných podmínek jako např. vzorkovací frekvence, teplota a napájecí napětí.

Tabulky 1.2 a 1.3 ukazují charakteristiky DAC interpolačních filtrů a D/A převodníků obvodů AD1953, TAS3004 a TAS3208 (údaje v tabulkách převzaty z [1], [2], [6], [8]). Lze vidět, že nejlepších parametrů dosahuje digitální procesor AD1953.

1.1 Popis obvodu AD1953

Pro realizaci digitálního ekvalizéru s kompresorem dynamiky byl vybrán signálový procesor od firmy Analog Devices AD1953. Jedná se o 26bitový jednočipový procesor určený převážně ke zpracování zvukových signálů. Obvod zachycuje vstupní zvuková data z externího A/D převodníku a zpracovává podle algoritmů popsaných v následující kapitole. K dispozici jsou tři stereo vstupy, z nichž je vždy vybrán pouze jeden. Levý a pravý kanál vstupního stereo signálu mohou být vzájemně sesměšovány a vytvořit tak kanál subwooferu. Takováto konfigurace je užitečná speciálně pro 2.0 a 2.1 audio systémy, které tvoří dva satelitní reproduktory, případně ještě spolu se subwooferem. Kromě tří analogových výstupů (dva hlavní kanály a kanál subwooferu)

disponuje procesor AD1953 také digitálním výstupem, který může být externí D/A převodník a rozšířit tak počet analogových výstupů [1].

Převážná část parametrů ovlivňující zpracovávaný signál a jsou programovatelné uživatelem skrze rozhraní SPI (Serial Peripheral Interface) jsou uloženy v tzv. parametru RAM, obsahující 256 22bitových registrů SPI. Tyto hodnoty pak určují vlastnosti filtrů, kompresorů/limiterů, úrovně regulátorů hlasitosti, hodnoty zpoždění a nastavení algoritmu rozšíření stereoa. Mimo to obsahuje také dva programovatelné kontrolní SPI registry, jimiž lze definovat pro procesor například bitovou délku vstupního slova, formát vstupních dat, frekvenci vstupního i výstupního hodinového signálu, vstupní pin a další. Obvod má již z výroby nahraný přednastavený program a také parametry v jednotlivých programovatelných registrech jsou předem továrně nastaveny.

AD1953 dovoluje přijímat sériová data ve formátech I2S, left-justified, right-justified nebo v tzv. DSP módech, kompatibilních se sériovým portem. Zároveň podporuje signály kvantované A/D převodníkem na 16, 20 a 24 bitů, a to ve všech uvedených formátech.


Pro správnou činnost procesoru je ho třeba napájet ze zdroje kladného napětí 5 V. Je vyráběn ve 48pinovém SMD pouzdře s označením LQFP.

Detailní popis všech parametrů a vlastností obvodu AD1953 lze nalézt v jeho dokumentaci [1].

2 ZPRACOVÁNÍ SIGNÁLU V SIGNÁLOVÉM PROCESORU AD1953

Cílem kapitoly je popsat tok zvukového signálu v procesoru AD1953, podrobně rozebrat funkce jednotlivých bloků pro signálové zpracování, včetně popisu ovládání programovatelných parametrů těchto bloků uživatelem. Použité informace v této kapitole, včetně obrázků a schémat, jsou převzaty z [1].

Digitalizovaný stereo zvuk vstupuje do filtru typu horní propust, který má za úkol ze vstupního signálu odstranit digitální stejnosměrnou složku. Dále prochází sedmi bikvadratickými filtry, které můžou fungovat jako sedmipásmový ekvalizér. Výstup ekvalizéru je veden na další dva bikvadratické filtry, které mohou být použity jako reproduktorová výhybka. Část výstupního signálu ekvalizéru je vedena přes směšovač signálů levého a pravého kanálu na trojici bikvadratických filtrů. Za bloky filtrů jsou umístěny regulátory hlasitosti, stereofonní kanál navíc obsahuje algoritmus rozšíření stereobáze. Každý ze tří kanálů má nezávisle nastavitelné zpoždění, které může být využito ke kompenzaci umístění jednotlivých reproduktorů v místnosti. Dále je signál zpracován pomocí dvou kompresorů/limiterů. Jeden je určen pro stereo kanál, druhý pro mono kanál subwooferu. Výstup z kompresoru/limiteru mono kanálu může být před D/A převodem zpátky sesměšován s kanálem stereoa.



Obr. 2.1: Bloková struktura zpracování signálu v signálovém procesoru AD1953

Zpracování signálu v jednotlivých blocích procesoru AD1953, jak již bylo zmíněno, může uživatel řídit skrze rozhraní SPI, a to zápisem nových hodnot v číselném formátu 2.20 do příslušných SPI registrů. Převážná část parametrů programovatelných uživatelem jsou uloženy v tzv. parametru RAM, obsahující 256 22bitových registrů SPI. Tyto hodnoty pak určují vlastnosti filtrů, kompresorů/limiterů, úrovně regulátorů hlasitosti, hodnoty zpoždění a nastavení algoritmu rozšíření stereea.

2.1 Vstupní filtr typu horní propust

Účelem tohoto filtru je odstranění digitální stejnosměrné složky ze vstupního signálu. Díky tomu se zajistí správná funkce detektorů efektivní hodnoty signálu, obsažených v kompresoru/limiteru, pro nízkofrekvenční signály. Uživatel ovládá tento filtr změnou hodnoty jediného parametru *Alpha_HPF*, umístěného na adrese 180 v parametru RAM, podle vztahu

$$\text{Alpha_HPF} = 1.0 - e^{\frac{-2.0 \times \pi \times \text{HPF_Cutoff}}{f_s}}, \quad (2.1)$$


kde *HPF_Cutoff* určuje mezní frekvenci horní propusti a f_s značí vzorkovací frekvenci.

2.2 Bikvadratické filtry

Levý i pravý kanál disponuje sedmi bikvadratickými filtry, které můžou být použity k ekvalizaci amplitudové frekvenční charakteristiky použitých reproduktorů. Následuje dvojice přídavných bikvadratických filtrů, které mohou být využity například jako reproduktorská výhybka. Kanál subwooferu obsahuje tři přídavné bikvadratické filtry.

Jednotlivé filtry realizují přenosovou funkci, která je podílem dvou kvadratických funkcí podle vztahu (2.2). Úsek jednoho filtru je ukázán na Obr. 2.2.

$$H(Z) = \frac{b_0 + b_1 Z^{-1} + b_2 Z^{-2}}{1 - a_1 Z^{-1} - a_2 Z^{-2}}. \quad (2.2)$$



Obr. 2.2: Bikvadratický filtr

Koeficienty filtrů $a1$, $a2$, $b0$, $b1$ a $b2$ jsou ovládány uživatelem změnou hodnot v parametru RAM na adresách 0 až 109, a to v rozsahu -2 až +2 (minus 1 LSB).


2.3 Hlasitost

Hlasitost lze ovládat zápisem nových hodnot do 22-bitových registrů SPI na adresy 258, 259, 260 v parametru RAM, odpovídající jednotlivým kanálům. Zesílení lze měnit v rozsahu od +2,0 (minus 1LSB) do -2,0. Zapsání záporné hodnoty do registru SPI způsobí inverzi signálu v příslušném kanálu.

Procesor AD1953 obsahuje navíc speciální interpolační obvody, které zabraňují slyšitelnému "kliknutí" při změně hlasitosti.

2.4 Algoritmus rozšíření stereobáze

Tento algoritmus zvyšuje fázový posuv signálů nízkých kmitočtů mezi levým a pravým kanálem. Je řízen dvěma parametry. Prvním je úroveň, kterou se ovládá množství fázové informace, která je přidána k signálu levého a pravého kanálu (tzv. out-of-phase information). Druhým řídícím parametrem je horní mezní kmitočet filtru typu dolní propust, kterým se ovládá frekvenční rozsah signálů, zpracovávaných tímto algoritmem.



Obr. 2.3: Bloková struktura algoritmu rozšíření stereobáze

Uživatel řídí tyto parametry změnou hodnot *spread_level* a *alpha_spread*, obsažených v parametru RAM na adresách 185 a 186. Hodnota *spread_level* je číslo v 2.20 formátu, kterým násobíme zpracovávaný stereo signál, před tím než je zpátky sečten/odečten se stereo signálem hlavního kanálu. Hodnota *alpha_spread* je s horním mezním kmitočtem svázána následujícím vztahem

$$\alpha_{\text{spread}} = 1.0 - e^{\frac{-2.0 \times \pi \times \text{spread_freq}}{f_s}}, \quad (2.3)$$

kde *spread_freq* je požadovaný horní mezní kmitočet dolní propusti a f_s reprezentuje vzorkovací frekvenci. Výrobce doporučuje mezní frekvenci mezi 0,5 kHz a

2 kHz.

2.5 Zpoždění kanálu


Levý a pravý kanál včetně kanálu subwooferu obsahují blok zpoždění, který umožňuje kompenzovat rozdílné umístění jednotlivých reproduktorů. Zpoždění je možné ovládat zápisem hodnoty ve vzorcích na adresy 182, 183 a 184 do parametru RAM. Maximální počet činí 165 vzorků, čemuž při vzorkovací frekvenci 44,1 kHz odpovídá časové zpoždění 3,74 ms.

Stereo kanály obsahují navíc tzv. look-ahead zpoždění kompresoru/limiteru, umožňující zvýšit celkové zpoždění na 265 vzorků. Tomu odpovídá celkové časové zpoždění 6 ms při vzorkovací frekvenci 44,1 kHz.

2.6 Kompresor/limiter stereo kanálu a kanálu subwooferu


V obvodu AD1953 jsou použity dva kompresory/limitery, jeden pro stereo kanál, druhý pro kanál subwooferu. Je to z důvodu zamezení toho efektu, kdy příliš hlasité basy modulují zisk celého zvukového signálu.

Kompletní schéma kompresoru/limiteru pro levý a pravý kanál je na Obr. 2.4. Kompresor disponuje detektorem efektivní hodnoty signálu se třemi nastavitelnými parametry, tabulkou s interpolací, ve které je uživatelem zapsaný požadovaný průběh kompresní křivky a také funkcí look-ahead.



Obr. 2.4: Blokové schéma kompresoru/limiteru levého a pravého kanálu

Prvním programovatelným parametrem detektoru efektivní hodnoty signálu je časová konstanta, která určuje, jak rychle bude výstupní signál detektoru reagovat na změny ve vstupním zvukovém signálu. Obálky výstupního signálu detektoru pro dvě různé časové konstanty jsou ukázány na Obr. 2.5.




Obr. 2.5: Závislost tvaru výstupní obálky detektoru na volbě časové konstanty

Při použití krátké časové konstanty je na výstupní obálce detektoru superponována ještě signálová složka o dvojnásobné frekvenci oproti vstupnímu signálu. Je tedy nutné vždy volit kompromis mezi rychlosí odezvy a harmonickým zkreslením, které by vzniklo vynásobením vstupního zvukového signálu výstupem z detektoru. Uživatel ovlivňuje časovou konstantu změnou hodnoty *rms_tconst_parameter*, uloženou v parametru RAM na adresách 143 a 178 (pro kompresor kanálu subwooferu), podle vztahu

$$rms_tconst_parameter = 1.0 - 10^{\frac{release_rate}{10.0 \times f_s}}, \quad (2.4)$$

kde f_s značí vzorkovací frekvenci a *release_rate* reprezentuje časovou konstantu v dB/s.

Obvod AD1953 disponuje modifikovaným detektorem efektivní hodnoty signálu, který má zlepšit vztah mezi rychlosí odezvy a zkreslením. Jeho programovatelnými parametry jsou krom časové konstanty ještě "hold" a "release". Jejich význam je patrný z Obr. 2.6.



Obr. 2.6: Význam parametrů "hold" a "release"

Časové konstanty "hold" a "release" jsou s programovatelnými hodnotami *rms_hold_time_parameter* a *rms_decay_parameter* svázány vztahy (2.5) a (2.6). Tyto hodnoty jsou uloženy v parametru RAM na adresách 191, 193 a 192, 194 (pro kompresor kanálu subwooferu).

$$rms_hold_time_parameter = \text{int}(f_s \times hold_time) \quad (2.5)$$

$$rms_decay_parameter = \text{int}\left(\frac{rms_decay}{0,137}\right) \quad (2.6)$$

Int() značí celočíselnou část výsledku, f_s reprezentuje vzorkovací frekvenci, *hold_time* je čas čekání před tím, než začne klesat výstup detektoru a *rms_decay* určuje intenzitu klesání výstupu detektoru v dB/s.

K prevenci proti překmitům kompresoru stereo kanálu je v obvodu AD1953 obsažena funkce "look-ahead". Do cesty vstupního signálu je vloženo přídavné zpoždění, ne však do cesty detektoru, jak je patrné z Obr. 2.1. Změna amplitudy vstupního signálu tak může být vyhodnocena ještě před tím, než se tento signálu dostane do násobiče. Zpoždění funkce "look-ahead" je s programovatelným parametrem *lookahead_delay_parameter*, uloženým v parametru RAM na adrese 181, ve vztahu:

$$lookahead_delay_parameter = lookahead_delay \times f_s, \quad (2.7)$$

kde f_s reprezentuje vzorkovací frekvenci a *lookahead_delay* časové zpoždění.

Výrobcem je doporučeno nastavit časovou konstantu "hold" minimálně tak velkou, jako zpoždění "look-ahead".


Po komprezi vstupuje signál do bloku "postcompression gain", kterým může

uživatel nastaví zisk, a to změnou hodnoty *post_compression_gain_parameter* v parametru RAM na adresách 144 a 179 (pro kompresor kanálu subwooferu).

$$post_compression_gain_parameter = post_compression_gain_linear^{\frac{1}{5}}. \quad (2.8)$$

Post_compression_gain_parameter je lineární zisk s maximálně nastavitelnou hodnotou +2,0 (minus 1LSB).

Schéma kompresoru/limiteru pro kanál subwooferu je na Obr. 2.7. Kompresor pracuje s výhovaným součtem signálů stereo kanálu. Jednotlivé váhy signálu levého a pravého kanálu $K1, K2$ jsou programovatelné uživatelem zápisem nové hodnoty na adresy 189 a 190 v parametru RAM. Před detektorem efektivní hodnoty signálu je v kompresoru kanálu subwooferu navíc obsažen bikvadratický filtr, jehož frekvenční charakteristika se snaží kopírovat amplitudovou frekvenční charakteristiku subwooferu. Kompresor kanálu subwooferu neobsahuje funkci "look-ahead".



Obr. 2.7: Blokové schéma kompresoru/limiteru kanálu subwooferu

Při použití digitálního ekvalizéru ve zvukovém systému 2.0 je výhodné signál po komprezi v kanálu subwooferu zpátky navrátit do stereo kanálu a využít tak výhod dvoupásmové komprese. Uživatel ovlivňuje tuto "míru navrácení" zapsáním hodnot v 2.20 formátu na adresy 187 a 188 v parametru RAM.

3 SROVNÁNÍ A VÝBĚR A/D PŘEVODNÍKU

Pro počáteční výběr vhodného A/D převodníku je využito srovnání několika převodníků uvedené v bakalářské práci *Deska A/D a D/A převodníků pro přípravek Digilent D2E* [9]. Toto srovnání je ukázáno v tabulce 3.1. Jsou zde uvedeny některé převodníky od firem Analog Devices (AD xxxx), Maxim (MAX xxxx) a Philips (UDA xxxx) spolu s jejich vybranými parametry.

Tab. 3.1: Srovnání několika A/D převodníků spolu s jejich vybranými parametry.

AD převodník	Počet bitů	Počet kanálů	Pouzdro SMD	Napájení [V]	Komunikace
AD1871	16 - 24	2	SSOP 28	+5,0	Sériová
UDA1361	24	2	SSOP 16	+2,4 - 3,6	Sériová
AD7705	16	2	SOIC 16	+3,0	Sériová
AD1877	16	2	SOIC 28	+5,0	Sériová
AD1870	16	2	SOIC 28	+5,0	Sériová
AD7621	16	1	LQFP 48	+2,5	Sériová, Paralelní
MAX1132	16	1	SSOP 20	+5,0	Sériová
MAX1179	16	1	TSSOP 28	+4,75 - 5,25	Paralelní
MAX1165	16	1	TSSOP 28	+4,75 - 5,25	Paralelní
AD7650	16	1	LQFP 48	+5,0	Sériová, Paralelní
MAX1167	14	4	QSOP 28	+5,0	Sériová

Výběr vhodného A/D převodníku je proveden s ohledem na parametry použitého signálového procesoru AD1953. Ten například umožňuje zpracovat vstupní signál kvantovaný A/D převodníkem až na 24 bitů. Proto se tak selekce převodníků omezí jen na takové, které dokáží kvantovat vstupní signál nejméně na 24 bitů, aby se maximálně využily možnosti signálového procesoru. Obdobně to bude i s počtem kanálů, které dovolují převodníky zpracovat. Protože bude signálový procesor využíván ke zpracování jednoho stereo signálu, vybereme z A/D převodníků jen ty, které umožňují zpracovat dva (mono) kanály. Tyto kritéria splňují pouze dva převodníky z tabulky 3.1, a to AD1871 a UDA1361. Oba tyto převodníky jsou určeny převážně ke zpracování zvukových signálů.

Signálový procesor AD1953 umožňuje přijímat sériová data z A/D převodníku ve formátech I2S, left-justified, right-justified nebo v tzv. DSP módech [1]. Oba z vybraných převodníků disponují výstupními formáty I2S a left-justified (v dokumentaci k UDA1361 je pro tento formát použit výraz MSB-justified) [10] [11]. Procesor dále dokáže zpracovat signály z převodníků navzorkované s frekvencí maximálně 48 kHz, tudíž i použitý převodník by měl disponovat nejméně touto vzorkovací frekvencí, popřípadě vyšší. Konvertor AD1871 dokáže vzorkovat signál s nejvyšší frekvencí 96 kHz a UDA1361 s frekvencí až 110 kHz. Dále je nutné, aby napěťové úrovně signálu po konverzi A/D převodníkem byly dostatečné pro funkci signálového procesoru. Použitelný napěťový rozsah na digitálních vstupech procesoru je uveden v následující kapitole v tabulce 4.3. I tyto požadavky oba převodníky splňují.

Tabulka 3.2 ukazuje srovnání vybraných parametrů obou převodníků. Lze vidět, že všechny parametry jsou téměř shodné.

Tab. 3.2: Srovnání vybraných parametrů A/D převodníků AD1871 a UDA1361.

A/D převodník	SNR [dB]	Separace kanálů [dB]	Zvlnění v propustném pásmu filtrů převodníku typu dolní propust [dB]
AD1871	106	100	$\pm 0,01$
UDA1361	100	100	$\pm 0,01$

3.1 Popis obvodu UDA1361TS

Pro výslednou realizaci digitálního ekvalizéru s kompresorem dynamiky byl nakonec zvolen A/D převodník od firmy NXP Semiconductors UDA1361TS, u kterého výrobce v jeho dokumentaci uvádí mj. i doporučené zapojení pro dosažení co nejlepší výkonnosti obvodu. Nevýhoda tohoto řešení je v nutnosti dalšího kladného napájecího napětí v rozmezí +2,4 - 3,6 V, které je odlišné oproti tomu, jaké je použito u signálového procesoru AD1953 (+5,0 V).

Zvolený obvod UDA1361TS je jednočipový stereo A/D převodník, vyznačující se nízkou spotřebou a požadující pro svou činnost jen velmi nízké napájecí napětí. To dělá obvod vysoce vhodným pro použití v malovýkonových a nízkonapěťových přenosných audio zařízeních, určených například i k nahracovacím účelům. Vyniká svou vysokou linearitou, dynamickým rozsahem a také nízkým zkreslením. Obsahuje mj. i filtr typu horní propust k odstranění nechtěné stejnosměrné složky. Disponuje také tzv. power-down módem, při kterém je snížen proudový odběr obvodu, dokud na vstupu decimačního filtru převodníku nejsou platná data. Všeobecné parametry tohoto obvodu jsou přehledně uvedeny v tabulce 3.3 [10].

Tab. 3.3: Všeobecné parametry zvoleného A/D převodníku UDA1361TS.

Typ	Pouzdro SMD	Vzorkovací frekvence f_{VZ} [kHz]	Počet bitů (max)	Výstupní formát dat	Napájení [V]	Vstupní signál (max) [V_{RMS}]	Taktovaní systému
UDA1361TS	SSOP16	5 - 110	24	I2S, MSB-justified	+2,4 - 3,6	2	$256 \cdot f_{VZ}, 384 \cdot f_{VZ}, 512 \cdot f_{VZ}, 768 \cdot f_{VZ}$

4 ROZHRANÍ MEZI SIGNÁLOVÝM PROCESOREM AD1953 A POČÍTAČEM

K tomu, abychom mohli měnit hodnoty SPI registrů nebo kontrolních registrů v signálovém procesoru AD1953 a tím i ovlivňovat vlastní zpracování signálu, musí být nejprve počítač s procesorem vhodně propojen. K tomuto spojení slouží u počítačů nejrůznější rozhraní. Program na PC musí být schopen přes toto rozhraní posílat do DSP příslušná bitová slova a zároveň přijímat bitové informace z DSP.

Na základě konzultací s odborným konzultantem práce Ing. Ševčíkem je pro ovládání signálového procesoru zvoleno řešení, které umožňuje zajistit komunikaci mezi počítačem resp. programem a procesorem přes sběrnici USB s využitím přímého řízení linek sériového portu. Tato koncepce je také uvedena v diplomové práci *Elektronicky řiditelný aktivní filtr 2. rádu* [12], kde je využita k řízení digitálních potenciometrů v analogových obvodech.

V kapitole je nejdříve popsáno SPI rozhraní s označením vodičů (pinů), jaké je použito v dokumentaci k procesoru AD1953. Následuje popis sériového portu počítače PC a možnosti jeho využití k řízení signálového procesoru. Poslední část je věnována převodníku USB na linky sériového portu, založeném na obvodu s číselným označením FT232BM. Ten umožňuje komunikovat pomocí sběrnice USB právě s jednotlivými linkami sériového portu.

4.1 SPI rozhraní

Převážná část parametrů ovlivňující zpracovávaný signál jsou kontrolována zápisem nových hodnot do registrů SPI v parametru RAM právě skrze rozhraní SPI.


SPI rozhraní představují čtyři vodiče, označených CLATCH, CCLK, CDATA a COUT. Signál na vodiči CLATCH se mění z vysoké na nízkou úroveň na začátku přenosu dat a naopak z nízké na vysokou na konci přenosu. Signály na vodiči COUT představují výstupní sériová data (z PC do DSP) a naopak signály na CDATA data vstupní (z DSP do PC). Hodnoty těchto signálů pro zápis nebo čtení jsou určeny při změně z nízké do vysoké úrovni na vodiči CCLK. Signál vodiče COUT zůstává ve stavu vysoké impedance, dokud není vyžádána operace čtení.

SPI rozhraní umožňuje zápis/čtení do/z všech SPI registrů v parametru RAM a také do/z dvou kontrolních SPI registrů (Control Register 1, Control Register 2). Formát všech bitových slov, určených k zápisu/čtení do/z SPI registrů parametru RAM v tzv. single módu, je ukázán v tabulce 4.1. Procesor AD1953 umožňuje také ještě zápis/čtení na/z SPI rozhraní v tzv. burst módu. Bit Wb/R musí být v nízké úrovni při zápisu do registrů, naopak ve vysoké úrovni při čtení z registrů [1].


Tab. 4.1: Formát bitového slova k zápisu/čtení do/z SPI registrů parametru RAM.

Byte 0	Byte 1	Byte 2	Byte 3	Byte 4
00000, Wb/R, Adr[9:8]	Adr[7:0]	Data	Data	Data

Časový diagram jediné operace zápisu je ukázán na *Obr. 4.1*, operace čtení na *Obr. 4.2*. Při čtení z registrů SPI se signál na vodiči COUT mění ze stavu vysoké impedance na začátku druhého bytu. Byty 0 a 1 na vodiči CDATA obsahují adresu a Wb/R bit, požadovaná dat jsou v následujících bytech 2,3 a 4 na vodiči COUT.



Obr. 4.1: Časový diagram jediné operace zápisu do SPI registrů parametru RAM [1]




Obr. 4.2: Časový diagram jediné operace čtení z SPI registrů parametru RAM [1]

4.2 Sériový port

V mnohých příručkách se sériové porty počítače PC obvykle vyskytují pod označením COM1, COM2, atd. Jejich původním účelem bylo spojení mezi počítačem a modemem, aby bylo možno přenášet data po telefonní lince. Mnohdy se však sériově připojují i jiná zařízení, například tiskárny, myši, měřicí přístroje a další [13].

Samotné komunikační rozhraní, které budeme využívat, je založeno na přímém řízení linek sériového portu. Na *Obr. 4.3* jsou vidět vývody konektorů sériového portu v 9pólovém provedení spolu s popisem jednotlivých vývodů.



Vývod (9-pólový)	Vstup/Výstup	Označení
3	Výstup	TxD (Přenos dat)
2	Vstup	RxD (Příjem dat)
7	Výstup	RTS (Výzva k vyslání)
8	Vstup	CTS (Pohotovost k vysílání)
6	Vstup	DSR (Pohotovost DCE)
5		GND (Zem)
1	Vstup	DCD (Detektor přijímaného signálu)
4	Výstup	DTR (Pohotovost DTE)
9	Vstup	RI (Přicházející volání)

Obr. 4.3: Vývody konektorů v 9pólovém provedení spolu s popisem jednotlivých vývodů [12]

Ke komunikaci s rozhraním SPI jsou zapotřebí čtyři vodiče, z toho tři výstupní a jeden vstupní. Jako výstupní vodiče využijeme linky sériového portu TxD (Transmit Data), DTR (Data Terminal Ready) a RTS (Request To Send), jako vstupní použijeme linku DSR (Data Set Ready) [12]. Pro vlastní přenos dat na sériovém portu použijeme linku TxD a DSR. Linky DTR a RTS budou plnit pomocné funkce pro strukturování a řízení přenosu dat.

Pro přístup k portům PC budeme využívat univerzálně použitelnou knihovnu DLL (Dynamic Link Library), konkrétně PORT.DLL, dostupnou na přiloženém CD k literatuře [12] nebo [13]. Tato knihovna plní mj. úkoly jako otevírání portů, sériový přenos dat, přístup k linkám portů a obecné přenosy dat do portu a z portu. Knihovnu je možno používat pod zcela odlišnými programovými systémy, například v Delphi, Visual Basicu i z programů v jazyce C. Jednou vyvinutý program je tudíž možno snadno přenášet do jiných programovacích systémů. Knihovna PORT.DLL obsahuje řadu funkcí pro přímé řízení linek sériového portu. Pomocí funkce OpenCOM se nejprve musí systému a knihovně DLL sdělit, který port COM se má používat. Dále budeme využívat funkce TXD(bit), DTR(bit) a RTS(bit) pro přímý výstup linky portu a funkce DSR(bit) pro načtení linky portu [12]. V tabulce 4.2 jsou všechny funkce přehledně uvedeny.

Tab. 4.2: Funkce pro přímé řízení linek sériového portu obsažené v knihovně PORT.DLL.

Název funkce	OpenCOM(parametr)	TXD(bit), DTR(bit), RTS(bit)	DSR(bit)
Účel funkce	Otevření portu	Přímý výstup přes linky portu	Načtení linky portu

Nevýhoda této koncepce je ta, že počítače PC dnes již sériovým portem často nedisponují. Dalším závažnějším problémem je fakt, že napěťové úrovně u vlastního sériového portu neodpovídají úrovním potřebným pro komunikaci se signálovým procesorem AD1953 přes jeho SPI rozhraní. Elektrické charakteristiky vstupů a výstupů sériového portu jsou dány normou RS-232: Ve stavu L (nízká úroveň) mají napětí -12 V, ve stavu H (vysoká úroveň) +12 V [13]. Použitelný napěťový rozsah na digitálních vstupech a výstupech procesoru je uveden v tabulce 4.3, kde DGND (Digital Ground) značí digitální zem a DVDD (Digital VDD) kladnou napěťovou úroveň napájecího zdroje pro digitální část obvodu (5 V) [1]. Lze vidět, že napěťové úrovně si vzájemně neodpovídají.

Tab. 4.3: Použitelný napěťový rozsah na digitálních vstupech a výstupech signálového procesoru AD1953.

Rozsah vstupních napětí pro nízkou úroveň [V]	Rozsah vstupních napětí pro vysokou úroveň [V]	Rozsah výstupních napětí pro nízkou úroveň [V]	Rozsah výstupních napětí pro vysokou úroveň [V]
<(DGND - 0,3), 0,8>	<2,1, (DVDD + 0,3)>	< -, 0,4>	<(DVDD - 0,5), - >

Z těchto důvodů je zvoleno řešení s použitím převodníku, použitého v již zmiňované literatuře [12]. Pomocí tohoto obvodu je možno komunikovat prostřednictvím sběrnice USB s linkami sériového portu. K uplatnění tohoto převodníku je zapotřebí, aby počítač disponoval USB portem, což je u dnešních PC velmi běžné. Zároveň je tímto způsobem vyřešen problém s nevhodnými napěťovými úrovněmi obecného sériového portu pro digitální vstupy signálového procesoru. Úrovně na výstupech sériových linek převodníku, podrobněji představeného dále, totiž odpovídají napěťovým úrovním TTL (Transistor-Transistor-Logic). Podle [14] lze obvod považovat za kompatibilní s logikou TTL, pokud napětí v rozsahu 0 až 0,8 V na svém vstupu interpretuje jako logickou 0, napětí 2,0 až 5,0 V jako logickou 1. Zároveň musí obvod TTL na svých výstupech zaručit napětí v rozsahu 2,7 až 5 V pro logickou jedničku a 0 až 0,3 V pro logickou nulu. Proto jsou tedy napěťové úrovně na sériových linkách tohoto převodníku vhodné pro komunikaci se signálovým procesorem AD1953.

4.3 Převodník USB na linky sériového portu (USB↔UART)


Převodník USB na linky sériového portu, popisovaný v této kapitole, je založen na obvodu od firmy FTDI (Future Technology Devices International Ltd.) s číselným označením FT232BM. Samotný integrovaný obvod FT232BM může být využit k různým účelům, například jako převodník USB ↔ RS422, USB ↔ RS485, k přenosu dat mezi USB ↔ PDA a v mnohých dalších aplikačních oblastech [15]. Pro naše účely je podstatný fakt, že napěťové úrovně na výstupech sériových linek převodníku jeho rozhraní UART odpovídají napěťovým úrovním TTL. V tabulce 4.4 je uveden rozsah výstupních napětí pro nízkou a vysokou úroveň na vstupně/výstupních pinech rozhraní UART obvodu FT232BM, při napájecím napětí zdroje 5,0 V [15].

Tab. 4.4: Rozsah výstupních napětí na vstupně/výstupních pinech rozhraní UART obvodu FT232BM (při napájecím napětí zdroje 5,0 V) [15].

Popis	Min [V]	Typ [V]	Max [V]
Rozsah výstupních napětí pro nízkou úroveň	0,3	0,4	0,6
Rozsah výstupních napětí pro vysokou úroveň	3,2	4,1	4,9

Obvod bude využívat externí napájení 5,0 V, které zajistí stabilní napěťové úrovně na výstupech sériových linek. Jedná se o typicky 0,4 V při logické 1 a 4,1 V při logické 0 [12]. Při tvorbě řídící aplikace pro signálový procesor je třeba na tento fakt brát zřetel.


Představený převodník se chová v počítači jako virtuální sériový COM port. Tento sériový port pak prostřednictvím USB portu PC komunikuje se samotným převodníkem, ve kterém jsou vysílaná data převedena zpět do podoby vhodné pro sériovou komunikaci [12]. Řídící aplikace pak komunikuje s tímto virtuálním sériovým portem pomocí výše zmíněné knihovny PORT.DLL. Celý komunikační řetězec, začínající od vytvořeného ovládacího programu až po SPI rozhraní procesoru AD1953, je blokovým schématem znázorněn na Obr. 4.4. Bloková schémata jsou vytvořeny pomocí, pro studenty Fakulty elektrotechniky na VUT v Brně volně dostupného software sloužícího mj. k visualizaci a tvorbě diagramů, Microsoft Office Visio Professional 2007 [16]. Obvodové schéma výsledného převodníku bude představeno dále v kapitole Obvodový návrh digitálního ekvalizéru s kompresorem dynamiky.



Obr. 4.4: Blokové schéma komunikačního řetězce pro řízení AD1953

5 BLOKOVÁ STRUKTURA DIGITÁLNÍHO EKVALIZÉRU S KOMPRESOREM DYNAMIKY

Obr. 5.1 ukazuje blokovou strukturu výsledného navrženého zařízení s obvodem AD1953. Stereofonní analogový zvukový signál nejdříve vstupuje do A/D konvertoru UDA1361TS. Digitalizovaná data poté jdou na vstup digitálního procesoru AD1953, ve kterém probíhá jejich zpracování. Pro dosažení co nejlepších parametrů jsou, podle výrobce, výstupní analogové signály z procesoru ještě připojeny na analogový filtr spolu s diferenčním zesilovačem. Zpracování zvukového signálu v signálovém procesoru AD1953, spolu s nastavením dalších dílčích parametrů obvodu, lze ovládat pomocí obslužného programu na PC. Komunikaci mezi ovládacím programem a SPI rozhraním procesoru zajišťuje mj. převodník USB ↔ UART, založený na obvodu FT232BM. Samozřejmostí jsou také vhodné úrovně napájecích napětí jednotlivých bloků. Pro správnou činnost obvodu signálového procesoru AD1953 je zapotřebí ho napájet ze zdroje kladného stejnosměrného napětí 5,0 V, A/D převodník UDA1361TS vyžaduje kladné napětí přibližně 3,0 V a operační zesilovače OP275 potřebují ke své správné funkci bipolární úrovně napajecího napětí, například $\pm 5,0$ V. Převodník USB ↔ UART bude napájen kladným stejnosměrným napětím 5,0 V.




Obr. 5.1: Bloková struktura digitálního ekvalizéru s kompresorem dynamiky

6 OBVODOVÝ NÁVRH DIGITALNÍHO EKVALIZÉRU S KOMPRESOREM DYNAMIKY

V kapitole budou postupně představeny výsledná obvodová zapojení jednotlivých bloků v návrhu digitálního ekvalizéru s kompresorem dynamiky. To znamená zapojení A/D převodníku s obvodem UDA1361TS, signálového procesoru AD1953, analogových filtrů spolu s diferenčními zesilovači zapojenými na výstupech procesoru, převodníku USB ↔ UART s obvodem FT232BM, napájecí části a nakonec zapojení zdroje hodinového signálu. Schémata jsou vytvořeny za pomocí volně dostupného návrhového systému EAGLE (Easily Applicable Graphical Layout Editor) 5.11.0 od firmy CadSoft. Celkový obvodový návrh zařízení digitálního ekvalizéru, včetně podkladů pro výrobu desky plošných spojů, lze nalézt v [příloze A](#).

6.1 Schéma A/D převodníku s UDA1361TS

K obvodovému návrhu A/D převodníku je využito doporučené zapojení obvodu UDA1361TS pro dosažení co nejlepší výkonnosti, uvedené výrobcem v jeho dokumentaci [10]. Výsledné schéma lze vidět na *Obr. 6.1*.



Obr. 6.1: Schéma A/D převodníku s UDA1361TS

V následující tabulce 6.1 je uveden popis jednotlivých prvků, použitých ve schématu, spolu s hodnotou či rozsahem napětí u napájecích pinů.

Tab. 6.1: Popis jednotlivých prvků, použitých ve schématu A/D převodníku s UDA1361TS.

Název prvku	VCC	VDD	AGND	DGND	PADx	SJx	IC5
Popis	Kladná napěťová úroveň napájecího zdroje pro analogovou část obvodu	Kladná napěťová úroveň napájecího zdroje pro digitální část obvodu	Analogová zem	Digitální zem	Plošky pro připojení vstupního analogového stereo audio signálu	Propojky	Symbol pro A/D převodník UDA1361TS
Napětí [V]	+2,4 - 3,6	+2,4 - 3,6	0	0	-	-	-

Analogový stereo zvukový signál vstupuje na konektory s označením TP4-1, TP4-2 (pro levý kanál) a TP5-1, TP5-2 (pro pravý kanál). V případě, že budeme zpracovávat vstupní audio signál o hodnotě napětí 2 V_{RMS} , musí být v obvodu použity rezistory R25 a R26 velikosti $12 \text{ k}\Omega$. Ty spolu s vnitřním odporem UDA1361TS tvoří napěťový dělič. Ten zajišťuje, aby se ke vstupu samotného integrovaného obvodu dostala maximální úroveň napětí nepřesahující 1 V_{RMS} , která je potřebná pro jeho správnou funkci. Tabulka 6.2 přehledně ukazuje, jaké maximální efektivní hodnoty napětí může dosahovat vstupní signál za přítomnosti či nepřítomnosti těchto rezistorů, v souvislosti s nastavením vstupního zesílení. Toto zesílení stanovíme propojkou, ve schématu označenou JP2, tak, že pin převodníku PWON pomocí ní nastavíme na určitou úroveň napětí. Možná nastavitelná zesílení jsou předvedena v tabulce 6.3, včetně tzv. power-down módu, při kterém je snížen proudový odběr obvodu, dokud na vstupu decimačního filtru převodníku nejsou platná data [10].

Tab. 6.2: Maximální použitelné efektivní hodnoty napětí vstupního signálu za přítomnosti či nepřítomnosti rezistorů R25, R26 v souvislosti s nastavením vstupního zesílení.

Přítomnost rezistorů R25, R26 v obvodu A/D převodníku	Nastavení vstupního zesílení [dB]	Maximální efektivní hodnota napětí vstupního signálu [V_{RMS}]
Ano	0	2
Ano	6	1
Ne	0	1
Ne	6	0,5

Tab. 6.3: Možná nastavitelná zesílení vstupního signálu v obvodu UDA1361TS, včetně tzv. power-down módu.

Zapojení pinu převodníku PWON	Power-down, zesílení vstupního signálu
Nízká úroveň	Power-down mód
Nezapojen	0 dB
Vysoká úroveň	6 dB

K nastavení formátu výstupních sériových dat z A/D převodníku slouží propojka ve schématu označená jako JP1. Podle úrovně napětí nastavenou pomocí propojky na pinu převodníku SFOR lze volit mezi formáty I2S a MSB-justified. Popis tohoto nastavení lze vidět v tabulce 6.4.

Tab. 6.4: Nastavitelné formáty výstupních sériových dat z A/D převodníku.

Zapojení pinu převodníku SFOR	Formát výstupního sériových dat
Nízká úroveň	I2S
Nezapojen	Rezervováno
Vysoká úroveň	MSB-justified

A/D převodník UDA1361TS umožňuje fungovat v tzv. master nebo slave módu. Pro naše účely budeme obvod využívat jako master. K přepínání mezi master a slave módem slouží nastavená úroveň na pinu převodníku MSSEL. Jelikož v budoucnu není předpokládáno využití převodníku ve slave módu, je pin připojen (bez použití propojky) na vysokou úroveň, určující master mód. Při tomto nastavení je třeba na pin převodníku SYSCLK dodávat hodinový signál o frekvenci $f_{CLK} = 256 \cdot f_{VZ}$, odpovídající podle (6.1) hodnotě 12,288 MHz, při volbě vzorkovacího kmitočtu $f_{VZ} = 48,0$ kHz.


$$f_{CLK} = 256 \cdot f_{VZ} = 256 \cdot 48 \cdot 10^3 = 12,288 \text{ MHz} \quad (6.1)$$

Výstupní vodiče A/D převodníku, vedoucích od pinů DATA0, WS a BCK, jsou pojmenovány podle označení odpovídajících pinů signálového procesoru AD1953 (DATA0 ~ SDATA0, WS ~ LRCLK0, BCK ~ BCLK0).

Obvod UDA1361TS je vyráběn v 16pinovém SMD pouzdře s označením SSOP16. Pro možnost použití tohoto pouzdra v návrhovém systému Eagle je v rámci projektu digitálního ekvalizéru vytvořena knihovna s názvem NXP-Semiconductors.lbr, obsahující schématickou značku pod označením UDA1361TS a také pouzdro SSOP16 [17].

6.2 Schéma obvodu se signálovým procesorem AD1953

K obvodovému návrhu zapojení se signálovým procesorem AD1953 je využito popisu jednotlivých pinů procesoru v jeho dokumentaci [1] a zároveň také článku s názvem Ekvalizér a limiter digitálně, zveřejněného v čísle 07/2004 Praktická Elektronika [18]. V článku je použit obvod AD1954, předchůdce námi použitého signálového procesoru. Oba procesory jsou však téměř totožné, AD1953 obsahuje navíc funkce pro větší možnosti ovládání hlasitosti a tzv. TDM výstupní mód, nicméně hardwarové zapojení bude při použití stejných SMD pouzder shodné [1] [2]. Proto je možné informace uvedené v tomto článku využít. Navržené výsledné schéma lze vidět na *Obr. 6.2*.



Obr. 6.2: Schéma obvodu se signálovým procesorem AD1953

V níže uvedené tabulce 6.5 je uveden popis jednotlivých prvků, použitých ve schématu obvodu se signálovým procesorem AD1953, spolu s hodnotou či rozsahem napětí u napájecích pinů.

Tab. 6.5: Popis jednotlivých prvků, použitých ve schématu obvodu se signálovým procesorem AD1953.

Název prvku	+5V	+5V/1	AGND	DGND	ZEROFLAG	PADx	IC1
Popis	Kladná napěťová úroveň napájecího zdroje pro analogovou část obvodu	Kladná napěťová úroveň napájecího zdroje pro digitální část obvodu	Analogová zem	Digitální zem	Vyvedený zkušební pin pro určení činnosti signálového procesoru	Plošky pro připojení tlačítka a vodičů SPI rozhraní	Symbol pro signálový procesor AD1953
Napětí [V]	+5,0	+5,0	0	0	-	-	-

Všechny nevyužité vstupní piny pro digitální signály obvodu AD1953 jsou uzemněny (SDATA1, BCLK1, LRCLK1, SDATA2, BCLK2, LRCLK2, AUXDATA), zatímco nepoužité výstupy jsou nezapojeny (MCLKOUT, DSCOUT, LRMUX0, BMUX0, DMUX0). Vyjímkou z tohoto pohledu tvoří vstupní piny MCLK1 a MCLK2. Jako vstup pro hodinový signál procesoru budeme využívat vždy jen jeden vstup, konkrétně MCLK0. Můžeme však piny MCLK1 a MCLK2 k tomuto hodinovému signálu připojit také [18].

Je třeba dát pozor na to, že továrně je v procesoru AD1953 nastaveno, že frekvence hodinového signálu na příslušném vstupu MCLK musí být $f_{CLK} = 512 \cdot f_{VZ}$. Při použití stejného oscilátoru o frekvenci $f_{CLK} = 12,288 \text{ MHz}$ pro obvod A/D převodníku UDA1361TS i procesoru AD1953 by si vzorkovací frekvence neodpovídaly, poněvadž na pin převodníku SYSCLK je třeba dodávat hodinový signál o frekvenci $f_{CLK} = 256 \cdot f_{VZ}$. Z tohoto důvodu je třeba změnit tovární nastavení pro frekvenci hodinového signálu na příslušném vstupu MCLK procesoru AD1953 na $f_{CLK} = 256 \cdot f_{VZ}$. Tuto frekvenci může uživatel nastavit změnou bitu 2 v kontrolním SPI registru (Control Register 2) z tovární hodnoty 0 na 1. Při tvorbě programu je třeba na tuto skutečnost brát ohled a řídící aplikaci doplnit funkcemi, umožňující příslušná nastavení.

Přepínačem připojeným na plošky ve schématu označenými jako PAD13, PAD14 je možno ovládat ztlumení hlasitosti obvodu. Pokud je přepínač rozpojen, na pin procesoru MUTE se přes rezistor R1 dostane úroveň napětí +5,0 V a hlasitost je postupně snížena na nulu.

Přepínačem připojeným na plošky ve schématu označenými PAD15, PAD16 lze resetovat obvod procesoru. Při normálním provozu musí být přepínač sepnut, aby na pinu RESETB byla úroveň napětí +5,0 V.

Vodič vedoucí z pinu procesoru COUT, sloužící k vyčítání obsahu SPI registrů, je ve schématu vyveden na plošku PAD17.

Napětí na pinu VREF je přímo úměrné analogovému zesílení obvodu AD1953 [1]. Jmenovitá hodnota tohoto napětí činí +2,5 V. Tato úroveň je odvozena od kladné

napěťové úrovně napájecího zdroje pro analogovou část obvodu, využitím odporového děliče z rezistorů R2 a R3. K potlačení zkreslení ve výstupním analogovém signálu je výrobcem doporučeno, použít na tomto pinu velký blokovací kondenzátor, v našem případě je to kondenzátor C6 o velikosti 47 μ F.

K redukci tepelného šumu v levém a pravém kanálu slouží filtrační kondenzátor na pinu FILTCAP, označeném ve schématu jako C4 o velikosti 15 μ F.

Pin ZEROFLAG je ve schématu vyveden na vývod se stejným názvem, sloužící ke zkušebním účelům. Pokud jsou oba kanály vstupního signálu neaktivní po dobu $t = 1024 \cdot LRCLK$ cyklů (nulová data na pinu SDATA0), úroveň na tomto pinu se změní na vysokou.

Napětí na pinu ODVDD určuje vysokou úroveň napětí pro všechny digitální výstupy. S ohledem na typickou hodnotu napětí pro vysokou úroveň na pinech rozhraní UART obvodu FT232BM, je zvolena hodnota napětí 4,1 V. Tato úroveň je odvozena od kladné napěťové úrovně napájecího zdroje pro digitální část obvodu, využitím odporového děliče z rezistorů R35 a R36. Při volbě celkového odporu těchto rezistorů ($R_{35} + R_{36} = 20 \text{ k}\Omega$, vychází podle (6.2) a (6.3) hodnoty jednotlivých rezistorů $R_{36} = 16,4 \text{ k}\Omega$ a $R_{35} = 3,6 \text{ k}\Omega$.

$$R_{36} = \frac{U_{R36} \cdot (R_{35} + R_{36})}{U_{DVDD}} = \frac{4,1 \cdot 20 \cdot 10^3}{5,0} = 16,4 \text{ k}\Omega \quad (6.2)$$


$$R_{35} = (R_{35} + R_{36}) - R_{36} = 20 \cdot 10^3 - 16,4 \cdot 10^3 = 3,6 \text{ k}\Omega \quad (6.3)$$

U_{R36} ve vzorcích značí napětí na rezistoru R36 a U_{DVDD} označuje kladnou napěťovou úroveň napájecího zdroje pro digitální část obvodu.


6.3 Schéma analogových filtrů spolu s diferenčními zesilovači

K tvorbě schématu externích analogových filtrů v kombinaci s diferenčními zesilovači bylo využito výrobcem doporučené zapojení [1].

Pokud je úroveň napětí na pinu VREF rovna hodnotě 2,5 V, je analogové zesílení nastaveno tak, aby procesor mohl poskytnout rozptyl výstupního signálu maximálně 2 V_{RMS} při použití diferenčních zesilovačů na výstupu (1 V_{RMS} z každého výstupního pinu). V externích filtroch v kombinaci s těmito diferenčními zesilovači je použita Besselova dolní propust 3. řádu s mezním kmitočtem $f_{MEZ} = 100 \text{ kHz}$ pro levý a pravý kanál, $f_{MEZ} = 10 \text{ kHz}$ pro kanál subwooferu. Zařízení je možno provozovat bez těchto filtrov s diferenčními zesilovači a využívat vždy jen jeden výstupní pin procesoru z příslušné dvojice, nicméně je výrobcem doporučeno tyto obvody v návrhu použít. Na Obr. 6.3, 6.4 jsou postupně ukázány schémata analogových filtrů s diferenčními zesilovači pro hlavní kanály a pro kanál subwooferu.



Obr. 6.3: Schéma analogového filtru v kombinaci s diferenčním zesilovačem pro hlavní kanály




Obr. 6.4: Schéma analogového filtru v kombinaci s diferenčním zesilovačem pro kanál subwooferu

V tabulce 6.6 je uveden popis jednotlivých prvků, použitých ve schématech analogových filtrů v kombinaci s diferenčními zesilovači pro levý a pravý kanál a kanál subwooferu.


Tab. 6.6: Popis jednotlivých prvků, použitých ve schématech analogových filtrů v kombinaci s diferenčními zesilovači pro levý a pravý kanál a kanál subwooferu.

Název prvku	+5V	-5V	AGND	PADx	ICx
Popis	Kladná napěťová úroveň napájecího zdroje nutná pro správnou činnost operačního zesilovače	Záporná napěťová úroveň napájecího zdroje nutná pro správnou činnost operačního zesilovače	Analogová zem	Plošky pro připojení výstupního analogového stereo audio signálu	Symboly pro jednotlivé diferenční zesilovače
Napětí [V]	+5,0	-5,0	0	-	-

Na Obr. 6.5 je zobrazena simulovaná modulová a fázová kmitočtová charakteristika přenosu pro filtry hlavního kanálu. Na následujícím Obr. 6.6 lze vidět tyto charakteristiky pro kanál subwooferu. K oběma těmto simulacím byl využit software PSpice verze 10.0 od firmy Cadence Design Systems, Inc.



Obr. 6.5: Simulovaná modulová a fázová kmitočtová charakteristika přenosu pro filtry hlavního kanálu




Obr. 6.6: Simulovaná modulová a fázová kmitočtová charakteristika přenosu pro filtr kanálu subwooferu

Pokles modulu kmitočtové charakteristiky o 3 dB oproti maximu pro hlavní kanály je na kmitočtu $f_{MEZ} = 94,1$ kHz, pro kanál subwooferu pak na frekvenci $f_{MEZ} = 855,5$ Hz.

Pro obě simulace byl na vstupu filtru připojen fázorový zdroj napětí (VAC) s nastavením amplitudy střídavého signálu o velikosti napětí 1 V (ACMAG) a stejnosměrným offsetem 0 V (DC). Střídavá analýza byla nastavena s logaritmickým rozmitáním ve frekvenčním rozsahu od 1 Hz do 10 MHz pro hlavní kanály, od 1 Hz do 1 MHz pro kanál subwooferu, vždy s dvaceti body na dekádu. V simulacích bylo také využito makromodelu operačního zesilovače OP275, který poskytuje výrobce tohoto obvodu na svých webových stránkách. Konkrétně se jedná o soubor 'op275.cir'. Tento soubor je nejdříve nutné převést pomocí PSpice do formátu 'Capture library' s příponou '*.olb' a poté implementovat do námi vytvořeného projektu. Také je potřeba přidat konfigurační soubor 'op275.lib' do profilu naší simulace (v okně pro nastavení simulace záložka 'Configuration Files').

6.4 Schéma převodníku USB ↔ UART s obvodem FT232BM

K tvorbě obvodového návrhu převodníku USB ↔ UART s obvodem FT232BM bylo využito literatury [12] a [15]. Výsledné schéma lze vidět na *Obr. 6.7*. V tabulce 6.7 je uveden popis jednotlivých prvků, použitých v tomto schématu.



Obr. 6.7: Schéma převodníku USB ↔ UART s obvodem FT232BM

Tab. 6.7: Popis jednotlivých prvků, použitých ve schématu převodníku USB ↔ UART s obvodem FT232BM.

Název prvku	+5V/1	GND	X1	IC6
Popis	Kladná napěťová úroveň pro napájení převodníku	Zem	USB konektor typu B	Symbol pro obvod FT232BM
Napětí [V]	+5,0	0	-	-

Převodník s FT232BM je v tomto obvodovém zapojení napájen externím kladným stejnosměrným napětím velikosti +5,0 V.

Vodiče rozhraní UART obvodu FT232BM, vedoucích od pinů TXD, RTS, DTR a DSR, jsou pojmenovány podle označení odpovídajících pinů signálového procesoru AD1953 jeho SPI rozhraní (TXD ~ CDATA, RTS ~ CLATCH, DTR ~ CCLK, DSR ~ COUT).

6.5 Návrh napájecí části digitálního ekvalizéru

Pro správnou činnost digitálního ekvalizéru je zapotřebí přivézt na jeho jednotlivé bloky příslušné napěťové úrovně. Proudový odběr těchto bloků je zásadním parametrem pro vhodný návrh napájecí části zařízení. V tabulce 6.8 je ukázán maximální proudový odběr použitých integrovaných obvodů [1], [24], [10], [25], včetně následně vypočteného odběru celého zařízení. $I_{D\ MAX}$ značí maximální digitální proud, $I_{A\ MAX}$ maximální analogový proud, $I_{C\ MAX}$ je pak celkový odběr jednotlivých obvodů.

Tab. 6.8: Maximální proudový odběr použitých integrovaných obvodů.

	$I_{D\ MAX}$ [mA]	$I_{A\ MAX}$ [mA]	$I_{D+A\ MAX}$ [mA]	Počet [-]	$I_{C\ MAX}$ [mA]
AD1953	76,0	48,0	124,0	1,0	124,0
OP275	-	5,0	5,0	2,0	10,0
UDA1361TS	3,5	10,5	14,0	1,0	14,0
FT232BM	-	-	30,0	1,0	30,0
Σ	79,5	63,5	173,0	-	178,0

Dalším důležitým kriteriem pro návrh napájecí koncepce jsou zvolené vlastní požadavky. Mezi ně patří hlavně možnost použítí k napájení celého zařízení běžně dostupných stejnosměrných zdrojů se jmenovitým výstupním napětím 9 V, 12 V či 24 V. Druhým zvoleným kriteriem je co nejmenší velikost napájecí části a tím možnost její snadné implementace na desku plošných spojů společně se součástkami digitálního ekvalizéru.

K úpravě velikosti stejnosměrného napětí pro účely napájení elektronických obvodů je možno volit mezi několika řešeními. Vzhledem k poměrně nízkému

maximálnímu proudovému odběru našeho zařízení (178 mA) a vytyčeným požadavkům byl výběr zúžen na tři typy DC/DC měničů v provedení integrovaných obvodů. Jsou jimi:


- měniče s lineárními obvody, tj. obsahující lineární stabilizátory a to převážně nízkoúbytkové (LDO - Low-dropout),
- měniče bez indukčností, tj. se spínánými kondenzátory (nábojové pumpy),
- měniče s cívkami, vycházející z klasických zapojení spínaných zdrojů.

Tabulka 6.9 ukazuje základní rozdíly mezi těmito DC/DC měniči, které je třeba při návrhu napájecí části vzít v úvahu. Údaje v této tabulce jsou převzaty z literatury [26] a [27].

Tab. 6.9: Srovnání vlastností nábojových pump, nízkoúbytkových stabilizátorů (LDO) a spínaných měničů s cívkami.

Typ měniče	Výhody	Nevýhody
Nábojová pumpa	Žádné cívky a transformátory Snadný, časově nenáročný návrh Málo součástek - většinou dva kondenzátory Malá plocha na desce plošných spojů Malá spotřeba ve vypnutém stavu Možnost $U_{\text{OUT}} > U_{\text{IN}}$ Minimální vyzářování elektromagnetického rušení Existují i provedení s regulací napětí Malá hmotnost	Omezený výstupní výkon Omezený rozsah vstupních napětí V některých citlivých aplikacích působí problém zvlnění a šum
Nízkoúbytkový (LDO) stabilizátor	Žádné cívky a transformátory Snadný návrh Málo součástek Minimální šum Malá plocha na desce plošných spojů Nízká cena Rychlá odezva na změnu zátěže	Vzhledem k účinnosti omezen na nízké a střední zatížení Omezení kvůli úbytku $U_{\text{OUT}} - U_{\text{IN}}$ Stav $U_{\text{OUT}} > U_{\text{IN}}$ není možný
Spínaný měnič s cívkami	Vhodné pro široký rozsah vstupního napětí Vhodné i pro velké výstupní výkony Možnost galvanického oddělení Možné stavy $U_{\text{IN}} < U_{\text{OUT}}$ i $U_{\text{IN}} > U_{\text{OUT}}$ Vysoká účinnost	Nutný návrh indukčností nebo transformátorů Vyzářování rušivých signálů Větší počet součástek Větší plocha na desce plošných spojů Vyšší cena

Vzhledem k uvedeným vlastnostem jednotlivých DC/DC měničů a požadovaným napěťovým úrovním byla navržena koncepce napájecí části digitálního ekvalizéru, jejíž blokovou strukturu lze vidět na Obr. 6.8.



Obr. 6.8: Navržená základní koncepce napájecí části digitálního ekvalizéru

K dosažení co nejvyšší účinnosti je vstupní stejnosměrné napětí z rozsahu +8,0 až +25,0 V nejdříve převedeno snižujícím spínáným DC/DC měničem s indukčností na napětí +6,5 V. Toto napětí je dále přivedeno na nábojovou pumpu ve funkci invertoru a zároveň na nízkoúbytkový pozitivní stabilizátor s výstupním napětím +5,0 V. Z tohoto napětí je dalším nízkoúbytkovým pozitivním regulátorem odvozeno napětí +3,0 V. Výstupní záporné napětí z invertoru -6,5 V je dále stabilizováno nízkoúbytkovým negativním regulátorem s výstupním napětím -5,0 V.

Za účelem výběru co nevhodnějších integrovaných obvodů k realizaci této napájecí koncepce bylo provedeno srovnání vybraných parametrů těchto obvodů od předních výrobců a to Analog Devices, Texas Instruments, Linear Technology a Maxim Integrated Products.

Výběr spínaného DC/DC měniče s indukčností

Počátečním kriteriem pro výběr vhodného integrovaného obvodu ve spínaném DC/DC měniči s cívkou byla schopnost dodat výstupní proud v rozsahu 300 - 400 mA a také možnost měnit vstupní napětí z rozsahu 8 - 25 V. Porovnávanými parametry vyhovujících obvodů jsou krom minimálního vstupního napětí ($V_{IN(min)}$), maximálního vstupního napětí ($V_{IN(max)}$) a maximálního výstupního proudu ($I_{OUT(max)}$) také výstupní zvlnění ($V_R(typ)$), spínací kmitočet (f_{sw}), účinnost ($\eta(typ)$), počet externích součástek, typ pouzdra a také možnost objednání testovacích vzorků. Srovnání vlastností integrovaných obvodů je uvedeno v tabulce 6.10. Údaje v tabulce jsou převzaty z [28].

Tab. 6.10: Srovnání vlastností vyhovujících integrovaných obvodů předních světových výrobců ve spínaném DC/DC měniči s cívkou.

Výrobce	Typ	V_{IN} (min) [V]	V_{IN} (max) [V]	I_{OUT} (max) [mA]	V_R (typ) [mV]	f_{sw} [kHz]	η (typ) [%]	Počet externích součástek [-]	Pouzdro [-]	Vzorky [-]
Texas Instruments	LM2841X-ADJL	4,5	42	300	2,64	500	85	7	TSOT-6	ANO
Texas Instruments	LM2841Y-ADJL	4,5	42	300	4,23	1200	81	7	TSOT-6	ANO

Jako vhodný integrovaný obvod pro naše účely byl vybrán měnič firmy Texas Instruments LM2841X.

Výběr nízkoúbytkového pozitivního lineárního stabilizátoru na +5,0 V

Výběr nízkoúbytkového pozitivního lineárního stabilizátoru s výstupním napětím 5,0 V byl omezen na obvody schopné poskytnout výstupní proud v rozsahu 300 - 400 mA, s maximálním dovoleným vstupním napětím 20 V a s fixním výstupním napětím 5,0 V. Srovnávanými parametry jsou krom minimálního vstupního napětí, maximálního vstupního napětí a maximálním výstupním proudem také klidový proud (I_Q (typ)), výstupní šum (V_N (typ)) a také možnost objednání testovacích vzorků. Srovnání parametrů stabilizátorů na +5,0 V je uvedeno v tabulce 6.11. Údaje v tabulce jsou převzaty z [29], [30], [31], [32], [33], [34], [35].

Tab. 6.11: Srovnání vlastností vyhovujících nízkoúbytkových pozitivních lineárních stabilizátorů na +5,0 V.

Výrobce	Typ	V_{IN} (min)* [V]	V_{IN} (max) [V]	I_{OUT} (max) [A]	I_Q (typ)** [mA]	V_N (typ) [μ V _{RMS}]	Vzorky [-]
Texas Instruments	REG113NA-5/250	5,25	10	0,4	0,43	28	ANO
Linear Technology	LT1521CS8-5	5,50	20	0,3	0,012	-	ANO
Linear Technology	LT1962EMS8-5	5,27	20	0,3	0,03	20	ANO
Maxim Integrated Products	MAX1659ESA+	5,49	16,5	0,35	0,03	1767	ANO
Analog Devices	ADP333ARMZ-5-R7	5,23	12	0,3	0,07	45	ANO
Analog Devices	ADP3367	5,30	16,5	0,3	0,017	-	NE
Analog Devices	ADP7102ARDZ-5.0-R7	5,20	20	0,3	0,23	15	ANO

*Minimální vstupní napětí ke stabilizaci výstupního napětí na 5,0 V; odvozeno od typické hodnoty úbytkového napětí.

**Klidový proud při nezatíženém výstupu, popř. při velmi nízkém výstupním proudu.

Pro výslednou realizaci byl vybrán obvod firmy Linear Technology LT1962.

Výběr nízkoúbytkového pozitivního lineárního stabilizátoru na +3,0 V

Výběr nízkoúbytkového pozitivního lineárního stabilizátoru s výstupním napětím +3,0 V byl omezen na obvody s garantovaným výstupním proudem 50 mA, s maximálním dovoleným vstupním napětím 12 V a s fixním výstupním napětím +3,0 V. Srovnávané parametry jsou stejné jako u stabilizátoru na +5,0 V. Porovnání parametrů stabilizátorů na +3,0 V je uvedeno v tabulce 6.12. Údaje v tabulce jsou převzaty z [36], [37], [38], [39].

Tab. 6.12: Srovnání vlastností vyhovujících nízkoúbytkových pozitivních lineárních stabilizátorů na +3,0 V.

Výrobce	Typ	V_{IN} (min)* [V]	V_{IN} (max) [V]	I_{OUT} (max) [mA]	I_Q (typ)** [mA]	V_N (typ) [μ V _{RMS}]	Vzorky [-]
Texas Instruments	TPS79730DCKR	3,11	5,5	50	0,0012	600	ANO
Texas Instruments	TPS79030DBVR	3,06	10	50	0,017	56	ANO
Texas Instruments	TPS77030DBVR	3,06	10	50	0,017	190	ANO
Analog Devices	ADP3300ARTZ-3-RL7	3,08	12	50	0,055	30	ANO

*Minimální vstupní napětí ke stabilizaci výstupního napětí na 3,0 V

**Klidový proud při nezatíženém výstupu, popř. při velmi nízkém výstupním proudu.

Pro výslednou realizaci byl vybrán stabilizátor firmy Analog Devices ADP3300.

Výběr nábojové pumpy ve funkci invertoru

Počátečním kriteriem pro výběr nábojové pumpy byla schopnost dodat výstupní proud alespoň 20 mA, možnost zpracovat vstupní napětí o velikosti minimálně 7 V a spínací kmitočet větší než 20 kHz. Srovnávané parametry jsou obdobné jako u spínaného DC/DC měniče s indukčností, navíc s hodnotou typického napěťového úbytku (V_L (typ)). Srovnání těchto parametrů lze najít v tabulce 6.13, údaje jsou získány z [40], [41].

Tab. 6.13: Srovnání vlastností vyhovujících nabojevých pump pro funkci invertoru.

Výrobce	Typ	V_{IN} (min) [V]	V_{IN} (max) [V]	I_{OUT} (max) [mA]	V_L (typ)* [V]	I_Q (typ) [mA]	f_{sw} [kHz]	η (typ) [%]	Vzorky [-]
Linear Technology	LT1054CS8#PBF	3,5	15	100	0,4	3	25	-	ANO
Linear Technology	LT1054LCS8#PBF	3,5	7	125	0,4	3	25	-	ANO
Analog Devices	ADM660ARZ	1,5	7	100	0,2	0,6	25/120	80	NE
Analog Devices	ADM8660ARZ	1,5	7	100	0,2	0,6	25/120	80	NE

*Hodnota je pouze orientační, přibližně platí pro hodnotu výstupního proudu $I_{OUT} = 15$ mA.

Pro výslednou realizaci byl vybrán obvod firmy Linear Technology LT1054.

Výběr nízkoúbytkového negativního lineárního stabilizátoru na -5,0 V

Výběr nízkoúbytkového negativního lineárního stabilizátoru s výstupním napětím -5,0 V byl omezen na obvody schopné poskytnout výstupní proud nejméně 20 mA, s maximálním dovoleným vstupním napětím -20 V a s fixním výstupním napětím -5,0 V. Srovnávané parametry jsou obdobné jako u předchozích lineárních regulátorů. Porovnání jednotlivých obvodů lze vidět v tabulce 6.14, údaje jsou převzaty z [42], [43].

Tab. 6.14: Srovnání vlastností vyhovujících nízkoúbytkových negativních lineárních stabilizátorů na -5,0 V.


Výrobce	Typ	V_{IN} (min)* [V]	V_{IN} (max) [V]	I_{OUT} (max) [A]	I_Q (typ)** [μA]	V_N (typ) [μV _{RMS}]	Vzorky [-]
Maxim Integrated Products	MAX664CSA+	-5,18	-16,5	40	6	-	ANO
Linear Technology	LT1964ES5-5	-5,17	-20,0	200	30	30	NE

*Minimální vstupní napětí ke stabilizaci výstupního napětí na -5,0 V; odvozeno od typické hodnoty úbytkového napětí popř. z grafu závislosti úbytkového napětí na výstupním proudu.

**Klidový proud při nezatíženém výstupu, popř. při velmi nízkém výstupním proudu.

Vzhledem k nedostupnosti obvodu MAX664 byl vybrán stabilizátor firmy Linear Technology LT1964.

Výsledný blokový návrh napájecí části bude tedy vypadat následovně (*Obr. 6.9*):




Obr. 6.9: Výsledný blokový návrh napájecí části digitálního ekvalizéru

Návrh obvodového schématu napájecí části lze vidět na Obr. 6.10. K návrhu byla použita dokumentace jednotlivých integrovaných obvodů [28], [31], [39], [40], [43]. Při vytváření obvodového návrhu DC/DC měniče s indukčností byl navíc využit software Webench Designer, poskytující firma Texas Instruments na svých webových stránkách. V tabulce 6.15 lze najít popis jednotlivých prvků, použitých v obvodovém schématu napájecí části.

Tab. 6.15: Popis jednotlivých prvků, použitých v obvodovém schématu napájecí části.

Název prvku	VCC	VDD	AGND	DGND	+5V	+5V/1	GNDA	GNDI	+5V	PADxx	SJx
Popis	Kladná napěťová úroveň pro analogovou část obvodu	Kladná napěťová úroveň pro digitální část obvodu	Analogová zem pro obvody s napájecím napětím +3,0V	Digitální zem pro obvody s napájecím napětím +3,0V	Kladná napěťová úroveň pro analogovou část obvodu	Kladná napěťová úroveň pro digitální část obvodu	Analogová zem pro obvody s napájecím napětím +5,0V	Digitální zem pro obvody s napájecím napětím +5,0V	Záporná napěťová úroveň pro analogovou část obvodu	Konektory pro připojení vstupního stejnosměrného napětí	Propojky
Napětí [V]	+3,0	+3,0	0	0	+5,0	+5,0	0	0	-5,0	-	-




Obr. 6.10: Obvodový návrh napájecí části digitálního ekvalizéru

6.6 Schéma oscilátoru

Jako zdroj hodinového signálu nutného pro činnost obvodu UDA1361TS a AD1953 byl vybrán oscilátor firmy TXC s typovým označením 7W-12.288. Jeho nejdůležitější parametry jsou shrnuty v tabulce 6.16. Výsledné obvodové schéma je na Obr. 6.11, bylo přitom vycházeno z literatury [44].

Tab. 6.16: Parametry oscilátoru TXC 7W-12.288.

Výstupní frekvence [MHz]	Napájecí napětí [V]	Proudový odběr (max) [mA]	Frekvenční stabilita [ppm]	Fázová nejistota (max) [ps]
12,288	1,8 - 5,0	20	± 50	1



Obr. 6.11: Obvodové schéma oscilátoru s obvodem TXC 7W-12.288

6.7 Podklady pro výrobu digitálního ekvalizéru

Kompletní obvodový návrh digitálního ekvalizéru, včetně návrhu desky plošných spojů a seznamu součástek pro výrobu lze nalézt v **příloze A**. Vzhledem k tomu, že převodník USB \leftrightarrow UART s obvodem FT232BM lze objednat již jako hotový modul pod označením 'ZL1USB - RS232 \leftrightarrow USB converter' od firmy BTC Korporacija [25], nebyl tento převodník do výsledného návrhu desky plošných spojů zahrnut.


Pro integrované obvody UDA1361TS, OP275, LM2841, LT1962, ADP3300, LT1054, LT1964 a TXC 7W-12.288 byly v programu Eagle vytvořeny modely součástek, které byly přidány do knihoven příslušných výrobců těchto obvodů. Tyto knihovny, obohacené o vytvořené modely, lze nalézt na přiloženém CD.

7 OVLÁDACÍ PROGRAM AD1953

Kapitola je zaměřena na popis programového vybavení k úspěšnému řízení zpracování signálu v signálovém procesoru AD1953. Nejdříve je popsán číselný zlomkový formát dvojkového doplňku M.N. Zvláštní pozornost je pak věnována konkrétně formátu 2.20, který je použit v DSP pro uložení hodnot do příslušných SPI registrů v parametru RAM. Na základě toho byly vytvořeny funkce, které umožňují převod z desetinných čísel právě do tohoto formátu a naopak. Firma Analog Devices poskytuje uživatelům jejich signálových procesorů pro audio programovou podporu, a to grafický vývojový software s názvem SigmaStudio™ [19]. Tento software však neumožňuje komunikaci s procesory, pro než uživatel vytvořil svůj vlastní hardware. I přesto se ale SigmaStudio v našem programovém návrhu řídící aplikace využít dá, jak bude ukázáno v následující části. Nakonec bude představena samotná vytvořená řídící aplikace procesoru s názvem Ovládací program AD1953.

7.1 Číselný zlomkový formát dvojkového doplňku M.N


Zlomkový formát čísel ve dvojkovém doplňku může být obecně zapsaný jako M.N, kde symbol M značí počet bitů před desetinnou čárkou a symbol N počet bitů za ní. Pro uložení hodnot v SPI registrech parametru RAM, ovlivňující zpracování signálu v obvodu AD1953, je použit formát 2.20. Číslo ve formátu M.N zlomkového doplňku je reprezentováno polem bitů. Váha každého bitu je příslušná mocnina dvou, až na bit ve slově nejvíce vlevo, jehož váha je mocnina minus dvou. Toto pole bitů je obecně znázorněno na *Obr. 7.1*, spolu s příslušnými vahami jednotlivých bitů. Výsledná hodnota čísla (označeného ve vzorci jako w) je pak dána vzorcem (7.1) [20]. Symboly a s příslušným indexem zde reprezentují bity datového slova.



Obr. 7.1: Pole bitů čísla ve zlomkovém formátu dvojkového doplňku M.N

$$w = -a_{M-1} \cdot 2^{M-1} + \sum_{i=-N}^{M-2} a_i \cdot 2^i \quad (7.1)$$

Hodnota daného čísla je tedy dána součtem násobků jednotlivých bitů s jejich příslušnou vahou. Na *Obr. 7.2* je ukázáno pole bitů spolu s příslušnými vahami konkrétně pro formát 2.20.



Obr. 7.2: Pole bitů čísla ve zlomkovém formátu dvojkového doplňku 2.20

V následující tabulce 7.1 je uveden maximální rozsah hodnot, kterého lze dosáhnout za použití zlomkového formátu dvojkového doplňku M.N, a to v obecném a 2.20 tvaru.

Tab. 7.1: Maximální rozsah hodnot vyjádřitelný ve zlomkovém formátu dvojkového doplňku M.N.

Formát čísla	Minimální hodnota čísla	Maximální hodnota čísla
M.N	-2^{M-1}	$+2^{M-1} - 2^N$
2.20	-2,0	$+2,0 - 2^{-20}$

7.2 Funkce k převodu desetinných čísel do zlomkového formátu dvojkového doplňku M.N a naopak

K vytvoření funkcí k převodu desetinných čísel do zlomkového formátu dvojkového doplňku M.N a naopak bylo využito programové prostředí MATLAB (MATrix LABoratory) verze 7.0.1 od firmy MathWorks. Na následujících řádcích budou popsány možnosti obou funkcí a způsob jejich použití, kompletní zdrojový kód, včetně podrobného komentáře, je uveden v **příloze B**.

Hlavíčka první ze zmiňovaných funkcí s názvem *destozlom*, sloužící k převodu desetinného čísla do zlomkového formátu M.N dvojkového doplňku, vypadá následovně:

```
function [zlom] = destozlom(des,M,N)
```

Funkce *destozlom* obsahuje tři vstupní parametry (*des,M,N*) a jeden výstupní (*zlom*). Symbol *des* představuje příslušné desetinné číslo, které potřebujeme převést. Jako oddělovač desetinných míst je třeba zadávat desetinnou tečku. Symbol *M* reprezentuje počet bitů před desetinnou tečkou a symbol *N* počet bitů za ní. Vyžadujeme-li tedy převod určitého desetinného čísla do formátu 2.20, bude *M* = 2 a *N* = 20. Výstupní parametr *zlom* symbolizuje výsledné číslo ve zlomkovém formátu dvojkového doplňku M.N.

Hlavička druhé funkce s názvem *zlomtodes*, určená k převodu zlomkového čísla formátu M.N dvojkového doplňku na desetinné, vypadá takto:

```
function [des] = zlomtodes(zlom,M,N)
```

Funkce *zlomtodes* obsahuje tři vstupní parametry (*zlom*,*M*,*N*) a jeden výstupní (*des*). Symbol *zlom* představuje příslušné zlomkové číslo ve formátu M.N, které potřebujeme převést. Uživatel musí toto číslo uvést mezi hranaté závorky a jednotlivé bity oddělit mezerou či desetinnou čárkou. Stejně jako v předchozí funkci symbol *M* reprezentuje počet bitů před desetinnou tečkou a symbol *N* počet bitů za ní. Je třeba dbát na to, aby součet *M* a *N* byl shodný s počtem bitů zadaného čísla. Při nedodržení této podmínky funkce vrátí odpovídající chybovou hlášku. Výstupní parametr *des* reprezentuje převedené desetinné číslo. Zde je ukázka použití funkce *zlomtodes*, k převedení čísla zlomkového formátu 2.20 na číslo desetinné:

```
zlomtodes([1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1],2,20)
```


V případě, že uživatel zadá za *M* nebo *N* nulu, obě funkce vrátí chybové hlášení s příslušným upozorněním.

7.3 Využití software SigmaStudio v programovém návrhu řídící aplikace

Jak již bylo zmíněno, vývojové prostředí SigmaStudio neumožňuje komunikaci s procesory, pro než uživatel vytvořil svůj vlastní hardware. I přesto se ale SigmaStudio v programovém návrhu řídící aplikace využít dá. Ke stažení tohoto software z webových stránek Analog Devices [19] potřebuje uživatel tzv. Software Key. Po emailové konzultaci s techniky firmy byl tento 'softwarový klíč' obdržen a následně získána plná verze programu SigmaStudio 3.4. K seznámení se s prací v prostředí SigmaStudio lze využít jeho návodů.


Zde je popsán stručný postup, jak si lze pomocí software SigmaStudio opatřit nezbytné parametry, potřebné k úspěšnému řízení zpracování signálu v signálovém procesoru AD1953. Níže uvedeným postupem můžeme získat konkrétně hodnoty, potřebné pro nastavení zesílení jednoho bikvadratického filtru procesoru na 0 dB:

- 1) Spusťte SigmaStudio a vytvořte nový projekt (**File**, **New Project**). Objeví se pracovní prostor s názvem **Hardware Configuration**.
- 2) Přetáhněte blok **AD195x** z panelu **Tree ToolBox** do pracovního prostoru. Takováto sestava dosavadního programu je ukázána na *Obr. 7.3*.



Obr. 7.3: Pracovní prostor Hardware Configuration s blokem AD195x

- 3) Přepněte se do pracovního prostoru **Schematic**.
- 4) Z nabídky **IO** na panelu **Tree ToolBox** přetáhněte do pracovního prostoru bloky **Input** a **Output**. Z nabídky **Filters** do tohoto prostoru vložte blok **Medium Size Eq**.
- 5) Připojte výstupní modrý pin bloku **Input** k vstupnímu zelenému pinu bloku **Medium Size Eq**. Výstupní modrý pin tohoto bloku připojte k vstupnímu zelenému pinu bloku **Output**. Takováto konfigurace programu je ukázána na Obr. 7.4.



Obr. 7.4: Pracovní prostor Schematic s bloky Input, Output a Medium Size Eq

- 6) Klikněte na tlačítko **Link Compile Download**.
- 7) Po úspěšné komplikaci projektu je zpřístupněno tlačítko **Export System Files**. Po jeho stisknutí jsme programem dotázáni k určení jmen a umístění souborů, které se po stisku tlačítka **Save** vygenerují. Jsou to soubory *.params, *.hex, *.dat spolu s několika hlavičkovými soubory.

K zjištění námi hledaných parametrů můžeme využít soubory *.params nebo *.hex. Soubor *.params obsahuje mj. požadované hodnoty v hexadecimálním i binárním tvaru, spolu s názvy jednotlivých parametrů. V souboru *.hex můžeme vidět pouze hledané hodnoty a to jen v hexadecimálním tvaru. Výpis ze souboru *.params je uveden v **příloze C**.

Popsaným způsobem jsme zjistili, jaké hodnoty budou na datových pozicích ve výsledném bitovém slově, které budeme posílat na SPI rozhraní procesoru. Adresy jednotlivých bloků pro zpracování signálu je nutné zjistit z dokumentace k AD1953 [1]. Na základě získaných hodnot ze souboru *.params můžeme nastavit například první bikvadratický filtr levého kanálu obvodu AD1953. Koeficienty filtrů $b0, b1, b2, a1, a2$, určující funkci daného filtru, jsou postupně na adresách 0, 1, 2, 3, 4 v parametru RAM. S těmito údaji již známe všechny hodnoty bitů výsledného slova. K nastavení zesílení prvního bikvadratického filtru levého kanálu procesoru na 0 dB budeme na SPI rozhraní procesoru posílat postupně tyto hodnoty:

```
00000000 00000000 00010000 00000000 00000000
00000000 00000001 00000000 00000000 00000000
00000000 00000010 00000000 00000000 00000000
00000000 00000011 00000000 00000000 00000000
00000000 00000100 00000000 00000000 00000000
```


Obdobným způsobem lze postupovat při získávání parametrů i pro ostatní bloky zpracování signálu v obvodu AD1953.

Nevýhoda tohoto řešení spočívá v tom, že každé dílčí nastavení bloků je nejdříve nutné nakonfigurovat v prostředí SigmaStudio a teprve poté co získáme potřebné hodnoty, naimplementovat je do námi vytvořeného programu.

Signálový tok v procesoru AD1953

Procesor AD1953 umožňuje zpracování zvukového signálu v jednotlivých blocích popsaných v kapitole 2, nicméně neobsahuje továrně přednastavený program, určující tok signálu v procesoru. Je tedy nejdříve nutné vytvořit si vlastní signálový tok pomocí bloků v programu SigmaStudio a po získání příslušných dat je poslat na SPI rozhraní procesoru. Postup opatření si těchto nezbytných dat je obdobný výše uvedenému pro nastavení zesílení jednoho bikvadratického filtru procesoru na 0 dB. V pracovním prostoru **Schematic** si nyní namodelujeme nejen pouhý jeden filtr, nýbrž

celou signálovou cestu. Vytvořený signálový tok, reprezentující signálové zpracování popsáné v kapitole 2, lze vidět na *Obr. 7.5*.



Obr. 7.5: Vytvořený signálový tok v programu SigmaStudio

Nastavené hodnoty na jednotlivých blocích budou po nahrání programu přes SPI rozhraní procesoru brány jako počáteční.

Při vytváření vlastního signálového toku je mj. nutné vhodně nastavit parametry bikvadratických filtrů. Mimo samotného zesílení můžeme nastavovat střední frekvenci filtru a činitel jakosti. Mezi těmito dvěma parametry a šířkou pásma (pro pokles o 3 dB) platí vztah (7.2),

$$Q = \frac{f_0}{B} \quad (7.2)$$

kde symbol Q značí činitel jakosti, f_0 centrální frekvenci a B šířku pásma.

V následujících tabulkách Tab. 7.2, Tab. 7.3 jsou uvedeny zvolené střední kmitočty, šířky pásma a tomu odpovídající činitele jakosti pro filtry realizující 7pásmovou ekvalizaci a pro dvojici přídavných filtrů pro hlavní kanály. Hodnoty jsou vždy zvoleny tak, aby se co nejlépe pokrylo akustické pásmo kmitočtů 20 Hz - 20 kHz.

Tab. 7.2: Nastavení centrální frekvence, šířky pásma a činitele jakosti filtrů realizující 7pásmovou ekvalizaci.

f_0 [Hz]	60	180	430	1000	3000	7300	15000
B [Hz]	80	160	340	800	3200	5400	10000
Q [-]	0,75	1,13	1,27	1,25	0,94	1,35	1,5

Tab. 7.3: Nastavení centrální frekvence, šířky pásma a činitele jakosti dvojice přídavných filtrů pro hlavní kanály.

f_0 [Hz]	1000	11000
B [Hz]	1960	18040
Q [-]	0,51	0,61

Vhodné nastavení trojice přídavných filtrů kanálu subwooferu velmi závisí na použitém basovém reproduktoru. V našem případě bylo nastavení centrální frekvence, šířky pásma a jím odpovídající činitel jakosti těchto filtrů zvoleno tak, aby se obsáhlo pásmo kmitočtů v rozsahu od 20 Hz do 1760 Hz (pokles na těchto frekvencích o 3 dB). Toto nastavení lze vidět v tabulce 7.4.

Tab. 7.4: Nastavení centrální frekvence, šířky pásma a činitele jakosti pro trojici přídavných filtrů kanálu subwooferu.

f_0 [Hz]	40	150	1000
B [Hz]	40	180	1520
Q [-]	1,00	0,83	0,65

Po úspěšné komplikaci projektu s naším signálovým tokem a exportování souborů můžeme nezbytná data pro nahrání vlastního programu do obvodu AD1953 najít v souboru 'TxBuffer_IC_1.dat'. Tento soubor obsahuje adresy a k nim příslušná data, které je třeba v příslušném pořadí poslat přes SPI rozhraní do procesoru.

Výpis prvních čtyř řádků ze souboru 'TxBuffer_IC_1.dat', obsahující počátečních 11 bytů (z celkových 3359), vypadá následovně:

```
0x01, 0x00,          /* (0) */
0x04, 0x00,
0x02, 0x00,          /* (1) */
0x00, 0x00, 0x00, 0x01, 0x84,
```

Dva byty nalevo od znaků '/* (x) */' vždy označují adresu, následovanou příslušným počtem datových bytů. Zápis na SPI rozhraní procesoru je v tomto případě realizován v tzv. burst módu [1].

7.4 Ovládací program AD1953

Pro přístup k virtuálnímu sériovému portu PC a díky převodníku USB \leftrightarrow UART i k SPI rozhraní procesoru budeme využívat univerzálně použitelnou knihovnu PORT.DLL. Knihovnu je možno používat pod zcela odlišnými programovými systémy, například v Delphi, Visual Basicu i z programů v jazyce C. Ovládací program AD1953 byl vytvořen v grafickém vývojovém nástroji Delphi 7.0 od firmy Borland, umožňující používání jazyka Pascal v prostředí Windows.

Hlavním důvodem k použití Delphi je fakt, že řídící program digitálních potenciometrů v literatuře [12], využívající rovněž knihovnu PORT.DLL i převodník USB \leftrightarrow UART s obvodem FT232BM, byl napsán právě v tomto prostředí. Informace uvedené v této literatuře můžeme tedy pro naše účely využít také.

K programování v prostředí Delphi je využita literatura [21]. Podrobnější informace o dané problematice lze nalézt též v [22].

Abychom mohli využívat funkce poskytované knihovnou PORT.DLL, je třeba ji překopírovat do systémové složky Windows nebo adresáře námi vytvořeného programu. Také se na jednotlivé funkce knihovny musíme správně odkazovat. Všechny deklarace knihovny jsou umístěny do samostatného modulu, zde ve formě programové jednotky (unity) PORTINC.PAS. Jednotku PORTINC.PAS (v komplikované formě PORTINC.DCU) je třeba vložit do projektu našeho programu [13].

Po instalaci příslušných ovladačů k FT232BM dostupných na webových stránkách výrobce [23], se převodník USB ↔ UART s tímto integrovaným obvodem, připojený k USB portu PC, chová v počítači jako virtuální sériový port. Pro úspěšnou komunikaci programu s tímto portem je nutné, příslušný port nejdříve povolit, resp. otevřít. O jaké číslo portu se jedná můžeme zjistit například pomocí *Správce zařízení* Windows v nabídce položek *Porty*. Otevření portu realizuje funkce OpenCOM, pomocí níž se nejprve systému a knihovně DLL sdělí, který port COM se bude používat. Hlavička funkce OpenCOM je uvedena zde:


```
Function OPENCOM (S:PCHAR):Integer;stdcall; external 'PORT.DLL';
```

Důležité je správné číslo portu, ostatními parametry jsou přenosová rychlosť, parita atd. Konkrétní použití funkce, například pro otevření portu číslo 1, je následovné:

```
OpenCOM (Pchar('COM1:9600,N,8,1'));
```

Funkce vrací návratovou hodnotu 0, pokud port není dostupný nebo se na něj nelze připojit. V opačném případě navrací funkce OpenCOM hodnoty různou od nuly. Na základě těchto skutečností je třeba vytvořit vhodnou programovou obsluhu této funkce.

Vzhled vytvořené řídící aplikace Ovládací program AD1953 lze vidět na *Obr. 7.6. V příloze D* jsou uvedeny programové reakce na událost (tzv. procedures) stisku tlačítek na panelu **Nastavení připojení** a to *Najdi port* (Button5) a *Připojit* (Button4).



Obr. 7.6: Ovládací program AD1953

Pomocí ovládacího programu lze kromě samotného otevření portů řídit mezní frekvenci vstupního filtru, 7pásmovou ekvalizaci v levém a pravém kanálu spolu s nastavením dalších dvou filtrů, které mohou být použity například jako reproduktorová výhybka. Část výstupního signálu z ekvalizéru je vedena přes směšovač signálů levého a pravého kanálu na trojici těchto filtrů. Dále můžeme nastavit hlasitosti, přídavné zpoždění jednotlivých kanálů a také algoritmus rozšíření stereobáze levého a pravého kanálu. Dále lze ovládat a nastavovat dva kompresory/limitery, jeden pro stereo kanál, druhý pro kanál subwooferu. Poslední blok v programu nese název **Výstupní data - linka TxD**. Tato část slouží k výpisu jednotlivých bitových slov, vyslaných na linku TxD SPI rozhraní procesoru AD1953.

Dalšími částmi přílohy D jsou krom výše zmíněných také zdrojové kódy vytvořených procedur potřebných pro vysílání jednotlivých bytů na SPI rozhraní procesoru. Jedná se o procedury *start*, *stop* a *vystup*. Všechny tyto procedury v příloze jsou doprovázeny komentáři.

Za účelem přehledného programového kódu byla vytvořena knihovna *u_parametry.pas* (v komplikované formě *u_parametry.dcu*). Ta obsahuje hodnoty s příslušnými nastaveními bloků signálového procesoru, které je třeba posílat na SPI rozhraní procesoru. Všechny proměnné knihovny jsou ve tvaru pole bytů. Tyto proměnné jsou ve zdrojovém kódu knihovny definovány jako konstanty (uvzory klíčovým slovem **const**) a umístěny v části **interface**. Proměnné, týkající se jednoho bloku procesoru, jsou v knihovně vždy odděleny příslušným komentářem spolu s těmi, které označují jednotlivá nastavení bloku. Ukázka proměnné pro blok vstupního filtru procesoru typu horní propust spolu s jeho nastavením mezní frekvence 2,5 Hz je následující:

```
//---- High-Pass filter ----//
{2,5 Hz} HP_filter_2_5: array[1..5] of byte = (0,180,0,1,87);
```

Stejným způsobem jsou vytvořeny všechny proměnné v knihovně.

Na tyto příslušné proměnné se pak v řídicím programu odkazujeme pomocí funkce *vystup*. Ta má jako vstupní parametr jeden byte. Volání funkce *vystup* v řídicím programu může vypadat následovně:

```
for i:=1 to 5 do vystup(HP_filter_2_5[i]);
```

Obdobným způsobem byla vytvořena knihovna *u_program.pas* (v komplikované formě *u_program.dcu*), obsahující potřebné adresy a data k nahrání programu realizující příslušné signálové zpracování v procesoru. Tyto hodnoty jsou získány ze souboru 'TxBuffer_IC_1.dat'. V tomto souboru jsou potřebná data v hexadecimálním formátu, avšak funkce *vystup*, ze které se budeme v řídicím programu na knihovnu odkazovat, vyžaduje vstupní data v dekadickém formátu. Za účelem převodu poměrně velkého

počtu bytů souboru 'TxBuffer_IC_1.dat' byla v prostředí Turbo C++ od firmy Borland vytvořena funkce *hextodes*, převádějící tyto hodnoty z hexadecimálního formátu do dekadického. Výpis zdrojového kódu funkce lze nalézt v **příloze E**. Zde je uveden příklad volání této funkce z těla funkce *main* pro 10 bytů:


```
int main(void)
{
    int vst_velikost = 10;
    char *vst_pole[10000] = {"0x00", "0x00", "0x0F", "0xFE", "0xAB",
                            "0x20", "0x02", "0xA9", "0x0F", "0xFE"};
    hextodes(vst_pole,vst_velikost);
    return(0);
}
```

Převedená čísla v dekadickém formátu jsou ukládány do souboru 'hex.txt'.

8 KONSTRUKCE DIGITÁLNÍHO EKVALIZÉRU

Deska plošných spojů digitálního ekvalizéru byla vyrobena v technologické laboratoři na pracovišti Ústavu radioelektroniky fakulty elektrotechniky a komunikačních technologií VUT v Brně.

Deska byla nejdříve pokryta pájitelným ochranným lakem typ FLUX SK 10. Pro zapájení všech SMD součástek na desce byla využita pájecí stanicí Pro'Skit SS201. Použita byla cínová pájka s názvem S - CIN - 05 - 250 CU2. Výrobek byl instalován do krabičky s označením U-KP07. Destička převodníku USB ↔ UART s obvodem FT232BM (modul ZL1USB - RS232 ↔ USB converter) byla upevněna kovovými distančními sloupky (typ DA5M3X20) ve výšce 20 mm. Destička samotného digitálního ekvalizéru byla uchycena plastovými distančními sloupky (typ KDA6M3X40) nad desku převodníku a to ve výšce 40 mm. Výsledná realizace digitálního ekvalizéru lze vidět na *Obr. 8.1*.



Obr. 8.1: Výsledná realizace digitálního ekvalizéru - bez vrchního krytu, pohled shora

Na předním panelu jsou instalovány následující prvky: spínač napájení, dále žluté jednopólové tlačítko s aretací pro ztlumení hlasitosti (připojeno na plošky označené ve schématu jako PAD13, PAD14), červené jednopólové tlačítko s aretací sloužící k resetování procesoru (připojeno na plošky označené ve schématu jako

PAD15, PAD16), indikačními nízkopříkonovými LED diodami (proud v propustném směru přibližně 2 mA) a to zelenou pro indikaci zapnutí přístroje a dvěmi žlutými. První žlutá LED dioda slouží pro indikaci zápisu na SPI rozhraní procesoru a druhá pro indikaci čtení z SPI rozhraní. Dále na předním panelu můžeme vidět USB konektor sloužící k propojení digitálního ekvalizéru s PC. Vzhled předního panelu lze vidět na *Obr. 8.2*.



Obr. 8.2: Výsledná realizace digitálního ekvalizéru - přední panel


Na zadním panelu najdeme následující prvky: dvě přístrojové zdířky pro připojení napájecího napětí, pouzdro s rychlou proudovou pojistkou se jmenovitým proudem 200 mA a pět konektorů typu CINCH. Dva tyto zásuvkové konektory CINCH slouží jako vstupní (levý a pravý kanál) pro připojení zvukového stereo signálu, další tři jsou zapojeny jako výstupní (levý, pravý a subwoofer kanál). Vzhled zadního panelu lze vidět na *Obr. 8.3*.

Propojení mezi všemi periferiemi na panelech a jednotlivými deskami plošných spojů je realizováno kably o průměru 0,35 mm.

Další ukázky výsledné realizace lze vidět na *Obr. 8.4, Obr. 8.5, Obr. 8.6*.



Obr. 8.3: Výsledná realizace digitálního ekvalizéru - zadní panel



Obr. 8.4: Výsledná realizace digitálního ekvalizéru - bez vrchního krytu



Obr. 8.5: Výsledná realizace digitálního ekvalizéru - s vrchním krytem, pohled zepředu



Obr. 8.6: Výsledná realizace digitálního ekvalizéru - s vrchním krytem, pohled zezadu

9 MĚŘENÍ VLASTNOSTÍ DIGITÁLNÍHO EKVALIZÉRU

V kapitole je nejdříve stručně popsán postup oživení celého zařízení. Následuje popis výsledků měření modulové kmitočtové charakteristiky, harmonického zkreslení, linearity převodní charakteristiky kompresoru, přeslechů signálu mezi kanály, odstupu signálu od šumu a vstupního odporu.

9.1 Oživení zařízení

Před přivedením vstupního stejnosměrného napětí je výhodné nejprve rozpojit propojky ve schématu označenými jako SJ3, SJ4, SJ5. Po připojení vstupního napětí a kontrole příslušných napěťových úrovních můžeme propojky zapojit.

Ke správné funkci digitálního procesoru AD1953 je nutné zajistit na jeho příslušných pinech správné taktovací frekvence. Tyto piny spolu s požadovanými kmitočty jsou následovně:

- Na pin procesoru MCLK0 musí být přiveden signál o frekvenci $f_{MCLK0} = f_s * 256$ nebo $f_{MCLK0} = f_s * 512$. V našem případě to při použití vzorkovací frekvence $f_s = 48 \text{ kHz}$ znamená požadované kmitočty $f_{MCLK0} = 12,288 \text{ MHz}$ nebo $f_{MCLK0} = 24,576 \text{ MHz}$.
- Na pinu LRCLK0 musí být přítomen signál o frekvenci rovné vzorkovacímu kmitočtu, tedy $f_{LRCLK0} = 48 \text{ kHz}$.
- Na pinu BCLK0 je zapotřebí signál o kmitočtu $f_{BCLK0} = 64 * f_s$. V našem případě to tedy znamená frekvenci $f_{BCLK0} = 3,072 \text{ MHz}$.

Následující tabulka Tab. 9.1 přehledně ukazuje požadované kmitočty na jednotlivých pinech spolu s kmitočty naměřenými.

Tab. 9.1: Požadované a naměřené frekvence na pinech procesoru AD1953.

Pin	Požadovaná frekvence [kHz]	Naměřená frekvence [kHz]
MCLK0	12288,0	12240,0
LRCLK0	48,00	48,08
BCLK0	3072,0	3099,0

Použité přístroje:

- Zdroj Diametral P230R51D
- Osciloskop GW-INSTEK GDS - 806C


Lze vidět, že naměřené hodnoty frekvencí se od požadovaných liší jen

minimálně.


Po ověření frekvencí na příslušných pinech můžeme do procesoru nahrát námi vytvořený signálový tok. Pomocí ovládacího programu AD1953 se nejdříve připojíme na dostupný port a poté v nabídce menu programu vybereme Nastavení → Nahrát program → Kompletní.

9.2 Měření modulové frekvenční charakteristiky

Všechna měření modulových frekvenčních charakteristik jsou provedena při vstupní hodnotě napětí $U_{I(RMS)} = 775 \text{ mV}$. Na Obr. 9.1 a Obr. 9.2 je zobrazena frekvenční závislost modulu přenosu pro levý a pravý kanál při nastavení zesílení všech filtrů ekvalizéru na 0 dB. Zobrazené hodnoty jsou vztaženy k hodnotě při kmitočtu $f = 1 \text{ kHz}$ (0 dB).




Obr. 9.1: Frekvenční závislost modulu přenosu pro levý kanál při nastavení zesílení všech filtrů ekvalizéru na 0 dB



Obr. 9.2: Frekvenční závislost modulu přenosu pro pravý kanál při nastavení zesílení všech filtrů ekvalizéru na 0 dB

Naměřená frekvenční závislost modulu přenosu hlavních kanálů je poměrně vyrovnaná, zvlnění v měřeném pásmu kmitočtů nepřesahuje hodnoty ± 3 dB. Největších rozdílů oproti hodnotě 0 dB dosahuje modul přenosu na krajních frekvencích měřeného pásma.


Na *Obr. 9.3* je zobrazena frekvenční závislost modulu přenosu pro kanál subwooferu při nastavení zesílení všech filtrů ekvalizéru na 0 dB. Zobrazené hodnoty jsou vztaženy k hodnotě při kmitočtu $f = 315$ Hz (0 dB).



Obr. 9.3: Frekvenční závislost modulu přenosu pro kanál subwooferu při nastavení zesílení všech filtrů ekvalizéru na 0 dB


Pokles modulu přenosu o 3 dB pro kanál subwooferu je přibližně na frekvenci $f = 1$ kHz.

Na Obr. 9.4 je zobrazena frekvenční závislost modulu přenosu pro levý kanál při nastavení zesílení filtru s centrální frekvencí $f_0 = 1$ kHz na hodnotu +3 dB, ostatní filtry ekvalizéru mají zesílení nastaveno na hodnotu 0 dB. Zobrazené hodnoty jsou vztaženy k hodnotě při kmitočtu $f = 5$ kHz (0 dB).



Obr. 9.4: Frekvenční závislost modulu přenosu pro levý kanál při nastavení zesílení filtru s centrální frekvencí 1 kHz na hodnotu +3 dB, zesílení ostatních filtrov nastaveno na hodnotu 0 dB

Na Obr. 9.5 je dále zobrazena frekvenční závislost modulu přenosu pro levý kanál při nastavení zesílení filtru s centrální frekvencí $f_0 = 180$ Hz na hodnotu -3 dB, ostatní filtry ekvalizéru mají zesílení nastaveno na hodnotu 0 dB. Zobrazené hodnoty jsou vztaženy k hodnotě při kmitočtu $f = 1$ kHz (0 dB).



Obr. 9.5: Frekvenční závislost modulu přenosu pro levý kanál při nastavení zesílení filtru s centrální frekvencí 180 Hz na hodnotu -3 dB, zesílení ostatních filtrov nastaveno na hodnotu 0 dB

Použité přístroje:

- Zdroj MCP M10-DP-305E
- Generátor Agilent 33220A, 20 MHz
- Nf milivoltmetr MV-100


9.3 Měření harmonického zkreslení

Měření harmonického zkreslení, včetně faktorů pokřivení k_2 a k_3 , bylo provedeno při vstupní hodnotě napětí $U_{1(\text{RMS})} = 775 \text{ mV}$. Pro hlavní kanály byla frekvence vstupního signálu nastavena na $f = 1 \text{ kHz}$, pro kanál subwooferu pak na $f = 250 \text{ Hz}$. Naměřené hodnoty lze najít v tabulce Tab. 9.2. Symbol U_2 v tabulce značí napětí na příslušných výstupech.


Tab. 9.2: Naměřené hodnoty faktorů pokřivení k_2, k_3 , spolu s hodnotami harmonického zkreslení pro příslušné kanály.

Kanál	$U_1 [\text{mV}_{\text{RMS}}]$	$U_2 [\text{mV}_{\text{RMS}}]$	$f [\text{Hz}]$	$k_2 [\%]$	$k_3 [\%]$	$\text{THD+N} [\%]$
Levý	775	599	1000	0,0034	0,0073	0,0240
Pravý	775	599	1000	0,0029	0,0071	0,0240
Subwoofer (vstupní signál přiveden z levého kanálu)	775	344	250	0,0449	0,1174	0,1680


Na Obr. 9.6, Obr. 9.7 a Obr. 9.8 lze vidět změrenou závislost harmonického zkreslení příslušných kanálů na vstupním napětí.



Obr. 9.6: Závislost harmonického zkreslení $\text{THD}+N$ na velikosti vstupního napětí pro levý kanál



Obr. 9.7: Závislost harmonického zkreslení $THD+N$ na velikosti vstupního napětí pro pravý kanál




Obr. 9.8: Závislost harmonického zkreslení $THD+N$ na velikosti vstupního napětí pro kanál subwooferu

Použité přístroje:

- Zdroj MCP M10-DP-305E
- Generátor Agilent 33220A, 20 MHz
- Nf milivoltmetr MV-100

9.4 Měření linearity převodní charakteristiky kompresoru hlavního kanálu

Převodní charakteristika kompresoru byla měřena pro nastavení všech jeho bodů v look-up tabulce, určující lineární zesílení pro jednotlivé vstupní úrovně signálu, na 1,0. Měření bylo provedeno při frekvenci vstupního signálu $f = 1 \text{ kHz}$ pro kompresor hlavního kanálu. Výsledná převodní charakteristika je ukázána na *Obr. 9.9*.



Obr. 9.9: Převodní charakteristika kompresoru hlavního kanálu při nastavení jednotkového zesílení pro všechny úrovně vstupního signálu

Použité přístroje:

- Zdroj MCP M10-DP-305E
- Generátor Agilent 33220A, 20 MHz
- Nf milivoltmetr MV-100
-

9.5 Měření přeslechů signálu mezi kanály

Přeslech signálu mezi kanály byl určen tak, že vstupní signál z generátoru o velikosti $U_1 = 775 \text{ mV}$ byl přiveden na vybraný vstupní kanál (levý nebo pravý) a bylo změřeno výstupní napětí na druhém výstupním kanálu (naopak pravý nebo levý). Měření bylo provedeno pro tři různé kmitočty jak ukazuje tabulka Tab. 9.3.

Tab. 9.3: Naměřené hodnoty přeslechů signálu mezi hlavními kanály.

f [Hz]	L → P		P → L	
	U _{2P} [mV _{RMS}]	Přeslech [dB]	U _{2L} [mV _{RMS}]	Přeslech [dB]
100	0,0984	-77,93	0,0983	-77,93
1000	0,0884	-78,86	0,0831	-79,39
10000	0,3130	-67,88	0,3050	-68,10

Použité přístroje:

- Zdroj MCP M10-DP-305E
- Generátor Agilent 33220A, 20 MHz
- Nf milivoltmetr MV-100

9.6 Měření odstupu signálu od šumu

Odstup signálu od šumu hlavních kanálů byl určen jako podíl maximální hodnoty napětí, při které ještě výstupní signál není zkreslen a napěťové hodnoty šumu na výstupu bez zapojeného vstupního signálu podle vztahu (9.1). Naměřené a následně vypočtené hodnoty ukazuje tabulka Tab. 9.4. Nf milivolmetr byl při tomto měření nastavený na širokopásmové měření v pásmu 20- 22000 Hz.

$$SNR = 20 \cdot \log \left(\frac{U_{MAX}}{U_{SUM}} \right) \quad (9.1)$$

Tab. 9.4: Naměřené hodnoty odstupu signálu od šumu pro hlavní kanály.

Kanál	U _{SUM} [\mu V]	U _{MAX(RMS)} [V]	SNR [dB]
Levý	51,5	1,59	89,79
Pravý	92,1	1,59	84,74

Použité přístroje:

- Zdroj MCP M10-DP-305E
- Generátor Agilent 33220A, 20 MHz
- Nf milivoltmetr MV-100
- Osciloskop Agilent 54621A, 60 MHz

9.7 Měření vstupního odporu

Mezi generátor a digitální ekvalizér byl vložen cejchovaný proměnný odpor. Při nastavené hodnotě odporu 0Ω bylo nastaveno výstupní napětí $U_2 = 300 \text{ mV}$. Poté byl zvyšován vložený odpor, až výstupní napětí kleslo na polovinu, tj. na $U_2 = 150 \text{ mV}$. Na stupnici cejchovaného odporu pak můžeme přímo odečíst hodnotu hledaného vstupního odporu [45]. Naměřené hodnoty vstupních odporů levého a pravého kanálu ukazuje tabulka 9.5.

Tab. 9.5: Naměřený vstupní odpor levého a pravého kanálu.

$R_{VST\ L} [\text{k}\Omega]$	19,0
$R_{VST\ R} [\text{k}\Omega]$	19,2

Použité přístroje:

- Zdroj MCP M10-DP-305E
- Generátor Agilent 33220A, 20 MHz
- Nf milivoltmetr MV-100
- Cejchovaný proměnný odpor

9.8 Srovnání digitálního ekvalizéru s AD1953 s běžně dostupnými ekvalizéry

Tabulka 9.6 přehledně ukazuje srovnání parametrů digitálního ekvalizéru s obvodem AD1953 s běžně dostupnými ekvalizéry Omnitronic GEQ-215XL a MiniFBQ FBQ 800.

Tab. 9.6: Srovnání parametrů digitálního ekvalizéru s obvodem AD1953 s běžně dostupnými ekvalizéry.

Typ ekvalizéru	Napájení [V]	Vstupní odpor [$\text{k}\Omega$]	Frekvenční rozsah [Hz]	Harmonické zkreslení [%]	SNR [dB]
Digitální ekvalizér s AD1953	9 - 24 DC	19,0	20 - 20000	0,024	84,75
Omnitronic GEQ-215XL	115/230 AC	20,0	20 - 20000	0,010	98,00
MiniFBQ FBQ 800	230 AC / 9VDC	20,0	10 - 22000	0,003	95,00

10 ZÁVĚR

Na základě srovnání několika audio signálových procesorů byl pro realizaci digitálního ekvalizéru s kompresorem dynamiky zvolen digitální signálový procesor firmy Analog Devices AD1953, který vyhovuje požadavkům zadání i zvoleným podmínkám. V práci je uveden podrobný popis jednotlivých bloků pro signálové zpracování, včetně možnosti ovládání programovatelných parametrů těchto bloků uživatelem. Výběr vhodného A/D převodníku je proveden s ohledem na parametry použitého obvodu AD1953. Pro výslednou realizaci digitálního ekvalizéru byl k obvodu procesoru vybrán A/D převodník s označením UDA1361TS. Následuje popis sériového portu počítače a možností jeho použití k řízení signálového procesoru. K tomu je mj. využit převodník USB na linky sériového portu, založeném na obvodu s číselným označením FT232BM. Také je zde ukázána navržená bloková struktura výsledného zařízení. V práci byly též postupně představena výsledná obvodová zapojení jednotlivých bloků v návrhu digitálního ekvalizéru včetně návrhu napájecí části a zdroje hodinového signálu. Jsou zde také uvedeny kompletní podklady pro výrobu desky plošných spojů. Rovněž je představeno potřebné programové vybavení k úspěšnému řízení zpracování signálu v signálovém procesoru AD1953. Digitální ekvalizér byl realizován ve formě funkčního prototypu a následně byly odměřeny jeho vybrané parametry.

LITERATURA

- [1] Analog Devices. *AD1953: SigmaDSP™ 3-Channel, 26-Bit Signal Processing DAC* [online]. Data sheet, 36 s, 2003 [cit. 2011-02-20]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/AD1953.pdf>.
- [2] Analog Devices. *AD1954: SigmaDSP™ 3-Channel, 26-Bit Signal Processing DAC* [online]. Data sheet, 36 s, 2003 [cit. 2011-03-11]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/AD1954.pdf>.
- [3] Analog Devices. *AD1940_1941: SigmaDSP Multichannel 28-Bit Audio Processor* [online]. Data sheet, 36 s, 2004 - 2010 [cit. 2011-03-09]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/AD1940_1941.pdf>.
- [4] Freescale Semiconductor. *DSP56371* [online]. Data sheet, 68 s, 2007 [cit. 2011-03-15]. Dostupné z: <http://www.freescale.com/files/dsp/doc/data_sheet/DSP56371.pdf>.
- [5] Freescale Semiconductor. *DSP56374* [online]. Data sheet, 64 s, 2007 [cit. 2011-03-15]. Dostupné z: <http://www.freescale.com/files/dsp/doc/data_sheet/DSP56374.pdf>.
- [6] Texas Instruments. *TAS3004: Digital Audio Processor With Codec* [online]. Data sheet, 2001 [cit. 2011-03-10]. Dostupné z: <<http://focus.ti.com/lit/ds/symlink/tas3004.pdf>>.
- [7] Texas Instruments. *TAS3103: Digital Audio Processor With 3D Effects* [online]. Data sheet, 2004 [cit. 2011-03-02]. Dostupné z: <<http://focus.ti.com/lit/ds/symlink/tas3103.pdf>>.
- [8] Texas Instruments. *TAS3208: Digital Audio Processor With Analog Interface* [online]. Data sheet, 2007 - 2011 [cit. 2011-03-03]. Dostupné z: <<http://focus.ti.com/lit/ds/symlink/tas3208.pdf>>.
- [9] NUSL, Jaromír. *Deska A/D a D/A převodníků pro přípravek Digilent D2E*. Lešetice, 2008. Dostupné z: <https://dip.felk.cvut.cz/browse/pdfcache/nuslj2_2008bach.pdf>. Bakalářská práce. České vysoké učení technické v Praze, Fakulta elektrotechnická. Vedoucí práce Ing. Martin Novotný.
- [10] NXP SEMICONDUCTORS. *UDA1361TS: 96 kHz sampling 24-bit stereo audio ADC* [online]. Data sheet, 18 s, 2002 [cit. 2011-12-26]. Dostupné z: <http://www.nxp.com/documents/data_sheet/UDA1361TS.pdf>.
- [11] Analog Devices. *AD1871: Stereo Audio, 24-Bit, 96 kHz, Multibit - ADC* [online]. Data sheet, 28 s, 2002 [cit. 2011-12-26]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/AD1871.pdf>.

- [12] ŠEVČÍK, Břetislav. *Elektronicky řiditelný aktivní filtr 2. rádu*. Brno, 2009. Dostupné z: <https://www.vutbr.cz/www_base/zav_prace_soubor_verejne.php?file_id=16350>. Diplomová práce. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií. Vedoucí práce Ing. Roman Šotner.
- [13] KAINKA, Burkhard a Hans-Joachim BERNDT. *Využití rozhraní PC pod Windows: Měření, řízení a regulace pomocí standardních portů PC*. Ostrava-Plesná: HEL, 2000. ISBN 80-86167-13-5.
- [14] TTL (logika). In *Wikipedia : the free encyclopedia* [online]. St. Petersburg (Florida) : Wikipedia Foundation, 16. 5. 2007, last modified on 2. 11. 2011 [cit. 2011-12-28]. Dostupné z: <[http://cs.wikipedia.org/wiki/TTL_\(logika\)](http://cs.wikipedia.org/wiki/TTL_(logika))>.
- [15] Future Technology Devices International Ltd. *FT232BM USB UART I.C* [online]. Datasheet, 30 s, 2010 [cit. 2011-12-29]. Dostupné z: <http://www.ftdichip.com/Support/Documents/DataSheets/ICs/DS_FT232BM.pdf>.
- [16] Program MSDN Academic Alliance. [online]. [cit. 2011-12-30]. Dostupné z: <<http://msdnaa.feec.vutbr.cz/web/>>.
- [17] MIŠUREC, Jiří, ZEMAN Václav a ŠTĚPÁN Miroslav. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií. *Konstrukce elektronických zařízení - návrh plošných spojů*. Brno, 2002, 70 s.
- [18] STRAŠIL, Ivo. Ekvalizér a limiter digitálně. *Praktická elektronika: Amatérské Radio* [online]. 2004(07), 3 s [cit. 2011-12-30]. Dostupné z: <<http://www.strasil.net/pub/files/ekvadig.pdf>>.
- [19] Analog Devices : Forms: SigmaStudio Software Download. ANALOG DEVICES. *Analog Devices: Semiconductors and Signal Processing ICs* [online]. [cit. 2012-01-01]. Dostupné z: <https://form.analog.com/Form_Pages/sigmastudio/SSDownLoad.aspx>.
- [20] Two's complement. In *Wikipedia : the free encyclopedia* [online]. St. Petersburg (Florida) : Wikipedia Foundation, 29 August 2003, last modified on 16 December 2011 [cit. 2012-01-01]. Dostupné z: <http://en.wikipedia.org/wiki/Two's_complement>.
- [21] POŠTA, Jan. *Delphi - začínáme programovat*. Praha: Nakladatelství BEN, 2001, 176 s. ISBN 80-7300-034-2.
- [22] CANTU, Marco. *Delphi 4: Podrobný průvodce programátora*. Praha: GRADA Publishing, 1999, 640 s. ISBN 80-7169-800-8.
- [23] FTDI Chip Home Page. FUTURE TECHNOLOGY DEVICES INTERNATIONAL LTD. [online]. [cit. 2012-01-02]. Dostupné z: <<http://www.ftdichip.com/>>.
- [24] Analog Devices. OP275: *Dual Bipolar/JFET, Audio Operational Amplifier* [online]. Data sheet, 12 s, 2002 [cit. 2012-05-15]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/OP275.pdf>.

- [25] BTC KORPORACJA. *ZL1USB: RS232<->USB converter*. 4 s, [cit. 2012-05-15]. Dostupné z: <<http://www.kamami.com/>>.
- [26] HUMLHANS, Jan. *Nábojové pumpy: funkce, přehled a použití*. 1. vydání. Praha: Ben - technická literatura, 2002. ISBN 80-7300-046-6.
- [27] KREJČÍŘÍK, Alexandr. *DC/DC měniče*. 1. vydání. Praha: Ben - technická literatura, 2001. ISBN 80-7300-045-8.
- [28] Texas Instruments. LM2841: *100/300/600 mA Input Step-Down DC/DC Regulator in Thin SOT-23* [online]. Data sheet, 13 s, 2011 [cit. 2012-05-15]. Dostupné z: <<http://www.ti.com/lit/ds/symlink/lm2841.pdf>>.
- [29] Texas Instruments. REG113: *DMOS 400mA Low-Dropout Regulator* [online]. Data sheet, 11 s, 2005 [cit. 2012-05-16]. Dostupné z: <<http://www.ti.com/lit/ds/symlink/reg113-33.pdf>>.
- [30] Linear Technology. LT1521: *300mA Low Dropout Regulators with Micropower Quiescent Current and Shutdown* [online]. Data sheet, 16 s, 1995 [cit. 2012-05-16]. Dostupné z: <<http://cds.linear.com/docs/Datasheet/1521335fb.pdf>>.
- [31] Linear Technology. LT1962: *300mA, Low Noise, Micropower LDO Regulators* [online]. Data sheet, 16 s, 2000 [cit. 2012-05-16]. Dostupné z: <<http://cds.linear.com/docs/Datasheet/1962fas.pdf>>.
- [32] Maxim Integrated Products. MAX1658/MAX1659: *350mA, 16.5V Input, Low-Dropout Linear Regulators* [online]. Data sheet, 12 s, 1997 [cit. 2012-05-16]. Dostupné z: <<http://datasheets.maxim-ic.com/en/ds/MAX1658-MAX1659.pdf>>.
- [33] Analog Devices. ADP3333: *High Accuracy Ultralow IQ, 300 mA, anyCAP Low Dropout Regulator* [online]. Data sheet, 12 s, 2009 [cit. 2012-05-16]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/ADP3333.pdf>.
- [34] Analog Devices. ADP3367: *+5 V Fixed, Adjustable Low-Dropout Linear Voltage Regulator* [online]. Data sheet, 8 s, 1995 [cit. 2012-05-16]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/ADP3367.pdf>.
- [35] Analog Devices. ADP7102: *20 V, 300 mA, Low Noise, CMOS LDO* [online]. Data sheet, 28 s, 2011 [cit. 2012-05-16]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/ADP7102.pdf>.
- [36] Texas Instruments. TPS79730: *Ultra-Low IQ, 50mA LDO Linear Regulators with Power Good Output in SC70 Package* [online]. Data sheet, 10 s, 2012 [cit. 2012-05-16]. Dostupné z: <<http://www.ti.com/lit/ds/symlink/tps79730.pdf>>.
- [37] Texas Instruments. TPS79030: *ULTRALOW-POWER LOW-NOISE 50-mA LOW-DROPOUT LINEAR REGULATORS* [online]. Data sheet, 15 s, 2001 [cit. 2012-05-16]. Dostupné z: <<http://www.ti.com/lit/ds/symlink/tps79030.pdf>>.

- [38] Texas Instruments. TPS77030: *ULTRALOW-POWER 50-mA LOW-DROPOUT LINEAR REGULATORS* [online]. Data sheet, 14 s, 2001 [cit. 2012-05-16]. Dostupné z: <<http://www.ti.com/lit/ds/symlink/tps77030.pdf>>.
- [39] Analog Devices. ADP3300: *High Accuracy anyCAP® 50 mA Low Dropout Linear Regulator* [online]. Data sheet, 8 s, 2001 [cit. 2012-05-16]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/ADP3300.pdf>.
- [40] Linear Technology. LT1054: *Switched-Capacitor Voltage Converter with Regulator* [online]. Data sheet, 16 s, 2010 [cit. 2012-05-16]. Dostupné z: <<http://cds.linear.com/docs/Datasheet/1054lfg.pdf>>.
- [41] Analog Devices. ADP660/ADM8660: *CMOS Switched-Capacitor Voltage Converters* [online]. Data sheet, 11 s, 2011 [cit. 2012-05-16]. Dostupné z: <http://www.analog.com/static/imported-files/data_sheets/ADM660_8660.pdf>.
- [42] Maxim Integrated Products. MAX663/MAX664/MAX666: *Dual Mode 5V/Programmable Micropower Voltage Regulators* [online]. Data sheet, 8 s, 1996 [cit. 2012-05-16]. Dostupné z: <<http://datasheets.maxim-ic.com/en/ds/MAX663-MAX666.pdf>>.
- [43] Linear Technology. LT1954: *200mA, Low Noise, Low Dropout Negative Micropower Regulator* [online]. Data sheet, 16 s, 2001 [cit. 2012-05-16]. Dostupné z: <<http://cds.linear.com/docs/Datasheet/1964fb.pdf>>.
- [44] TXC. 7W: *12.288* [online]. Data sheet, 1 s, [cit. 2012-05-16]. Dostupné z: <<http://www.txccrystal.com/images/pdf/7w.pdf>>.
- [45] Korekční nízkofrekvenční zesilovač: *Nízkofrekvenční elektronika (BNFE, KNFE), Laboratorní úloha č. 2.* 7 s, [cit. 2012-05-16].

SEZNAM SYMBOLŮ, VELIČIN A ZKRATEK

Zkratky

DSP	Digitální Signálový Procesor
ESAI	Enhanced Serial Audio Interface
ESHI	Enhanced Serial Host Interface
GPIO	General Purpose Input/Output
SPI	Serial Peripheral Interface
TxD	Transmit Data
DTR	Data Terminal Ready
RTS	Request To Send
DSR	Data Set Ready
DLL	Dynamic Link Library
DGND	Digital Ground
DVDD	Digital VDD
TTL	Transistor-Transistor-Logic
FTDI	Future Technology Devices International Ltd.
EAGLE	Easily Applicable Graphical Layout Editor
MATLAB	MATrix LABoratory
LDO	Low-DropOut

Symboly

f_{VZ}	Vzorkovací frekvence
f_{CLK}	Frekvence hodinového signálu
t	Doba, čas

SEZNAM PŘÍLOH

A PODKLADY PRO VÝROBU DIGITÁLNÍHO EKVALIZÉRU

- A.1 Obvodový návrh digitálního ekvalizéru
- A.2 Deska plošných spojů - top
- A.3 Deska plošných spojů - bottom
- A.4 Osazovací plán - top
- A.5 Seznam součástek

B FUNKCE K PŘEVODU DESETINNÝCH ČÍSEL DO/Z FORMÁTU M.N

- B.1 Funkce *destozlom*
- B.2 Funkce *zlomtodes*

C VÝPIS ZE SOUBORU *.PARAMS

D VYTVOŘENÉ PROCEDURY V DELPHI

- D.1 Reakce na stisk tlačítka *Najdi port*
- D.2 Reakce na stisk tlačítka *Připojit*
- D.3 Procedure *start*
- D.4 Procedure *stop*
- D.5 Procedure *vystup*


E FUNKCE K PŘEVODU ČÍSEL V SOUBORU 'TX_BUFFER_IC_1.DAT' Z HEXADECIMÁLNÍHO FORMÁTU DO DEKADICKÉHO

F HODNOTY ZÍSKANÉ PŘI MĚŘENÍ VLASTNOSTÍ DIGITÁLNÍHO EKVALIZÉRU


- F.1 Měření modulové kmitočtové charakteristiky
- F.2 Měření harmonického zkreslení
- F.3 Měření linearity převodní charakteristiky kompresoru hlavního kanálu

A Podklady pro výrobu digitálního ekvalizéru

A.1 Obvodový návrh digitálního ekvalizéru




A.2 Deska plošných spojů - top




Rozměr desky 96,5 x 66,2 [mm], měřítko M 1:1

A.3 Deska plošných spojů - bottom



Rozměr desky 96,5 x 66,2 [mm], měřítko M 1:1

A.4 Osazovací plán - top



Rozměr desky 96,5 x 66,2 [mm], měřítko M 1:1

A.5 Seznam součástek

Součástka	Hodnota	Pouzdro SMD	Počet
C	100n	1206	13
C	1n	1206	4
C	2n7	1206	2
C	2n2	1206	3
C	270n	1206	1
C	27n	1206	1
C	560n	1206	1
C	56n	1206	1
C	6n8	1206	1
C	15n	1206	1
C	220n	1206	1
C	10n	1206	3
C	270p	0603	2
C	820p	0603	2
C	68p	0603	1
C	150n	0603	1
C	150p	0805	1
C	4,7u	0805	1
C	27p	0805	1
C	1u	1210	2
C	10u	1210	2

Součástka	Hodnota	Pouzdro SMD	Počet
C-elektrolyt	15u	C	1
C-elektrolyt	47u	C	7
C-elektrolyt	100u	C	4
C-elektrolyt	1u	C	1
C-elektrolyt	4,7u	C	1
C-elektrolyt	10u	C	1
C-elektrolyt tantal	100u	D	2
C-elektrolyt tantal	2u	C	1
L	10u	1210	4
Jumper - zkratovací propojka, rozteč 2,54 mm			5
Kolíky - pro jumpery			12
R	10k	0603	4
R	1k	0603	3
R	1k5	0603	3
R	820	0603	2
R	2k7	0603	2
R	3k	0603	3
R	510	0603	2
R	560	0603	2
R	11k	0603	2
R	12k	0603	2
R	5k6	0603	2
R	620	0603	1
R	220	0603	1
R	47k	0603	4
R	3k6	0603	1
R	16k4	0603	1
R	6k8	0603	1
R	330k	0603	1
R	1	0603	2
R	0	0603	9
UDA1361TS	-	SSOP16	1
AD1953	-	48-LEAD LQFP	1
OP275	-	SO8	2
LM2841	-	TSOT-6	1
LT1962	-	MSOP8	1
ADP3300	-	SOT23-6	1
LT1054	-	S8	1
LT1964	-	TSOT23-6	1
TXC 7W-12.288	-	SMALL SMD	1

B Funkce k převodu desetinných čísel do/z formátu M.N

B.1 Funkce *destozlom*

*%----FUNKCE K PŘEVODU DESETINNÉHO ČÍSLA DO ZLOMKOVÉHO FORMÁTU M.N
DVOJKOVÉHO DOPLŇKU----*

```
function [zlom] = destozlom(des,M,N)

%vektor zlom musí mít M+N míst a M,N se nesmí rovnat nule!

if M == 0 | N == 0
    zlom = 'M,N se nesmí rovnat nule!';
else
    K = M; L = N; cislo = des;
    %uložení vstupních hodnot funkce do pomocných proměnných
    poz = 1; %pomocné proměnné
    zlom = zeros(1, (M+N));
    %vytvoření vektoru výsledku, prozatím tvořený jen nulami

    %PŘEVOD KLADNÉHO ČÍSLA
    if cislo >= 0
        poz = poz + 1;
    %zvýšení proměnné, ukazující na pozici ve výsledku

        %PŘEVOD ČÁSTI KLADNÉHO ČÍSLA PŘED DESETINNOU ČÁRKOU
        for i=(K-2):-1:0
            if cislo >= 2^(i)
                zlom(poz) = 1;
                poz = poz + 1;
                cislo = cislo - 2^(i);
            else
                poz = poz + 1;
            end
        end
```

```

%PŘEVOD ČÁSTI Kladného čísla za desetinnou čárkou
for j=(-1):(-1):(-L)
    if cislo >= 2^(j)
        zlom(poz) = 1;
        poz = poz + 1;
        cislo = cislo - 2^(j);
    else
        poz = poz + 1;
    end
end

%PŘEVOD Záporného čísla
else
    zlom(poz) = 1;
    poz = poz + 1;
%zvýšení proměnné, ukazující na pozici ve výsledku

%PŘEVOD ČÁSTI Záporného čísla před desetinnou čárkou
pom = -(2^(K-1));      %pomocná proměnná
for k=(K-2):(-1):0
    if (pom+(2^(k))) <= cislo
        zlom(poz) = 1;
        poz = poz + 1;
        pom = pom + (2^(k));
    else
        poz = poz + 1;
    end
end

```

```
%PŘEVOD ČÁSTI ZÁPORNÉHO ČÍSLA ZA DESETINNOU ČÁRKOU
for l=(-1):-1:(-L)
    if (pom+(2^(l))) <= cislo
        zlom(poz) = 1;
        poz = poz + 1;
        pom = pom + (2^(l));
    else
        poz = poz + 1;
    end
end
end
```

B.2 Funkce *zlomtodes*

-----FUNKCE K PŘEVODU ZLOMKOVÉHO ČÍSLA FORMÁTU M.N DVOJKOVÉHO DOPLŇKU NA ČÍSLO DESETINNÉ-----

```
function [des] = zlomtodes(zlom,M,N)
%vektor zlom musí mít M+N míst a M,N se nesmí rovnat nule!

if M == 0 | N == 0
    des = 'M,N se nesmí rovnat nule!';
else
    if length(zlom) ~= (M+N)
        des = 'vektor zlom musí mít M+N míst';
    else
        y = 1; des = 0; %definice pomocných proměnných
        K = M; %uložení vstupní hodnoty funkce M do proměnné K

        %PŘEVOD ZNAMÉNKOVÉHO BITU
        if zlom(1)==1
            des = zlom(1)*(-(2^(K-1)));
            K = K - 1;
        else
            K = K - 1;
        end
    end
end
```

```

%PŘEVOD ČÁSTI PŘED DESETINNOU ČÁRKOU
if M > 1
    for i=2:1:M
        if zlom(i)==1
            des = des + zlom(i)*((2)^(K-1));
            K = K - 1;
        else
            K = K - 1;
        end
    end
else;
end

%PŘEVOD ČÁSTI ZA DESETINNOU ČÁRKOU
for j=(M+1):1:N
    if zlom(j)==1
        des = des + zlom(j)*2^(-y);
        y = y + 1;
    else
        y = y + 1;
    end
end
end

```

C Výpis ze souboru *.params

```
Cell Name      = Mid EQ1
Parameter Name = EQAlg10B1
Parameter Address = 0
Parameter Value = 1
Parameter Data :
0x10 , 0x00 , 0x00 ,

Cell Name      = Mid EQ1
Parameter Name = EQAlg11B1
Parameter Address = 1
Parameter Value = 0
Parameter Data :
0x00 , 0x00 , 0x00 ,

Cell Name      = Mid EQ1
Parameter Name = EQAlg12B1
Parameter Address = 2
Parameter Value = 0
Parameter Data :
0x00 , 0x00 , 0x00 ,

Cell Name      = Mid EQ1
Parameter Name = EQAlg11A1
Parameter Address = 3
Parameter Value = 0
Parameter Data :
0x00 , 0x00 , 0x00 ,

Cell Name      = Mid EQ1
Parameter Name = EQAlg12A1
Parameter Address = 4
Parameter Value = 0
Parameter Data :
0x00 , 0x00 , 0x00 ,
```

D Vytvořené procedury v Delphi

D.1 Reakce na stisk tlačítka *Najdi port*

```
procedure TForm1.Button5Click(Sender: TObject);

var i,n,pocet: Integer;
    port_nastaveni_najdi,volne_porty: String;

begin
najdi_pouziti:=1;
n:=6;    //maximální počet portů
pocet:=0; //deklarace pomocné proměnné pocet
port_nastaveni_najdi:='COM'+IntToStr(1)+':9600,N,8,1'; //počáteční deklarace

for i:=1 to n do
begin
    port_nastaveni_najdi:='COM'+IntToStr(i)+':9600,N,8,1';
    //Neúplný podmíněný příkaz - bez větve else
    if (OpenCom(Pchar(port_nastaveni_najdi))) <> 0 then
        begin
            if (pocet = 0) then
                begin
                    volne_porty:=IntToStr(i);
                    ComboBox1.text:=IntToStr(i);
                    //Nastavení prvního volného portu do výběru ComboBoxu1
                    pocet:=pocet + 1;
                    //Informace o tom, zda je volný alespoň jeden port (zároveň i informace o počtu volných portů)
                end
            else
                begin
                    volne_porty:=volne_porty+', '+IntToStr(i);
                    pocet:=pocet + 1;
                end;
        end;
end;
```

```

if (pocet=0)
    then
        Application.MessageBox('Žádný port není dostupný.', 'Informace o volných portech', MB_OK)
    else
        begin
            Application.MessageBox('Nalezeny dostupné porty.', 'Informace o volných portech', MB_OK);
            Label24.Caption:=volne_porty;
            Label24.Font.Color:=clGreen;
        end;
    end;

```

D.2 Reakce na stisk tlačítka *Připojit*

```

procedure TForm1.Button4Click(Sender: TObject);

var stav,j,pocet_2,m: Integer;
    port_nastaveni,port_nastaveni_2,volne_porty_2: String;

begin
    port_nastaveni:='COM'+ComboBox1.text+':9600,N,8,1';
    stav:=OpenCom(Pchar(port_nastaveni));
    m:=6; //maximální počet portů
    pocet_2:=0; //deklarace pomocné proměnné pocet
    port_nastaveni_2:='COM'+IntToStr(1)+':9600,N,8,1'; //počáteční deklarace

    if stav <> 0 then
        begin
            if (najdi_pouziti=1) then
                begin //ComboBox1.text nelze použít přímo v argumentu MessageBox - jsou to nekompatibilní typy
            case StrToInt(ComboBox1.Text) of
                1:Application.MessageBox('Připojeno na port COM'+1+'.', 'Informace o připojení', MB_OK);
                2:Application.MessageBox('Připojeno na port COM'+2+'.', 'Informace o připojení', MB_OK);
                3:Application.MessageBox('Připojeno na port COM'+3+'.', 'Informace o připojení', MB_OK);
                4:Application.MessageBox('Připojeno na port COM'+4+'.', 'Informace o připojení', MB_OK);
                5:Application.MessageBox('Připojeno na port COM'+5+'.', 'Informace o připojení', MB_OK);
                6:Application.MessageBox('Připojeno na port COM'+6+'.', 'Informace o připojení', MB_OK);
            
```

```

end;
Label22.Caption:='Připojeno';
Label22.Font.Color:=clGreen;
end

//Pokud nebylo stisknuto tlačítko "Najdi port" před stiskem tlačítka "Připojit" - provede se zobrazení
dostupných portů

else
begin
//ComboBox1.text nelze použít přímo v argumentu MessageBox - jsou to nekompatibilní typy
case StrToInt(ComboBox1.Text) of
 1:Application.MessageBox('Připojeno na port COM'+1.','Informace o připojení',MB_OK);
 2:Application.MessageBox('Připojeno na port COM'+2.','Informace o připojení',MB_OK);
 3:Application.MessageBox('Připojeno na port COM'+3.','Informace o připojení',MB_OK);
 4:Application.MessageBox('Připojeno na port COM'+4.','Informace o připojení',MB_OK);
 5:Application.MessageBox('Připojeno na port COM'+5.','Informace o připojení',MB_OK);
 6:Application.MessageBox('Připojeno na port COM'+6.','Informace o připojení',MB_OK);
end;

for j:=1 to m do
begin
port_nastaveni_2:='COM'+IntToStr(j)+':9600,N,8,1';
//Neúplný podmíněný příkaz - bez větve else
if (OpenCom(Pchar(port_nastaveni_2))) = 1 then
begin
if (pocet_2 = 0) then
begin
  volne_porty_2:=IntToStr(j);
  pocet_2:=pocet_2 + 1;
//Informace o tom, zda je volný alespoň jeden port (zároveň i informace o počtu volných portů)
end
else
begin
  volne_porty_2:=volne_porty_2+' '+IntToStr(j);
  pocet_2:=pocet_2 + 1;
end;
end;

```

```

end;
Label24.Caption:=volne_pory_2;
Label24.Font.Color:=clGreen;
Label22.Caption:='Připojeno';
Label22.Font.Color:=clGreen;
end;
end
else
begin //ComboBox1.text nelze použít přímo v argumentu MessageBox - jsou to nekompatibilní typy
case StrToInt(ComboBox1.Text) of
  1:Application.MessageBox('Nelze se připojit na port COM''1.','Informace o připojení',MB_OK);
  2:Application.MessageBox('Nelze se připojit na port COM''2.','Informace o připojení',MB_OK);
  3:Application.MessageBox('Nelze se připojit na port COM''3.','Informace o připojení',MB_OK);
  4:Application.MessageBox('Nelze se připojit na port COM''4.','Informace o připojení',MB_OK);
  5:Application.MessageBox('Nelze se připojit na port COM''5.','Informace o připojení',MB_OK);
  6:Application.MessageBox('Nelze se připojit na port COM''6.','Informace o připojení',MB_OK); end;
Label22.Caption:='Nepřipojeno';
Label22.Font.Color:=clRed;
end;
end;

```

D.3 Procedure start

```

procedure start;
begin
  RTS(1);      //CLATCH = 0 - začátek vysílání
  DTR(1);      //CLK = 0 - nastavení CLK na nula (abychom měli jistotu, že na CLK je opravdu 0)
                //Kvůli čtení dat z SPI při změně 0->1
end;

```

D.4 Procedure stop

```

procedure stop;
begin
  RTS(0);      //CLATCH = 1 - konec vysílání
end;

```

D.5 Procedure *vystup*

```
procedure vystup (hodnota : Byte);
var vaha_bitu, n: Byte;
    prom_cdata: Integer; //pomocná proměnná k zápisu do mema

begin
    vaha_bitu := 128;
    pocet_byte := pocet_byte + 1;
    memo_byte := memo_byte+' ';

    for n:= 1 to 8 do
        begin
            if (hodnota and vaha_bitu) = vaha_bitu then
                begin
                    TXD(0); //CDATA = 1
                    prom_cdata := 1;
                end
            else
                begin
                    TXD(1); //CDATA = 0
                    prom_cdata := 0;
                end;
            DTR(1); //CLK = 0
            DTR(0); //CLK = 1
            vaha_bitu := vaha_bitu div 2;
            memo_byte := memo_byte + IntToStr(prom_cdata);
        end; //Pokud je počet bytů ve slově 5, zapíšeme celé slovo do mema a vynulujeme proměnné pocet_byte
        a memo_byte
    if (pocet_byte = 5) then
        begin
            Form1.Memo1.Lines.Add(memo_byte);
            pocet_byte := 0;
            memo_byte := "";
        end;
end;
```

E Funkce k převodu čísel v souboru 'Tx_Buffer_IC_1.dat' z hexadecimálního formátu do dekadického

```
#include <stdlib.h>
#include <stdio.h>

int hextodes(char *pole[10000], int velikost){
    char *endptr;
    long lnumber;
    int i,pom;
    FILE *fw;
    fw = fopen("hex.txt", "w");

    /* Zápis prvních dvou bytů (adresních) */
    for (i=0; i<2; i++)
    {
        lnumber = strtol(pole[i], &endptr, 16);
        fprintf(fw, "%ld,", lnumber);
    }
    pom = 4;

    /* Zápis zbývajících bytů, vždy 5 na jeden řádek */
    for (i=2; i<(velikost); i++)
    {
        lnumber = strtol(pole[i], &endptr, 16);
        if (pom == 4)
        {
            fprintf(fw, "\n", lnumber);
            fprintf(fw, "%ld,", lnumber);
            pom = 0;
        }
    }
}
```

```
    else
    {
        fprintf(fw, "%ld,", lnumber);
        pom++;
    }
}
fclose(fw);
return(0);
}
```


F.2 Měření harmonického zkreslení

Levý kanál (pro f = 1000 Hz)				
U_1 [mV _{RMS}]	U_2 [mV _{RMS}]	k_2 [%]	k_3 [%]	THD+N [%]
10	7,73	0,0136	0,0155	0,532
20	15,5	0,0091	0,0061	0,274
50	38,6	0,0031	0,0031	0,109
100	77,2	0,0033	0,0034	0,056
200	155	0,0037	0,0022	0,032
500	387	0,0025	0,0038	0,015
775	599	0,0031	0,0072	0,024
1000	773	0,0032	0,0066	0,019
1200	928	0,0029	0,0056	0,016
1500	1160	0,0029	0,0040	0,013
1750	1350	0,0032	0,0028	0,011

Pravý kanál (pro f = 1000 Hz)				
U_1 [mV _{RMS}]	U_2 [mV _{RMS}]	k_2 [%]	k_3 [%]	THD+N [%]
10	7,8	0,0137	0,0161	0,625
20	15,6	0,0094	0,0066	0,313
50	39	0,0038	0,0041	0,129
100	78	0,0025	0,0046	0,064
200	156	0,0040	0,0013	0,035
500	390	0,0015	0,0031	0,016
775	604	0,0031	0,0069	0,025
1000	780	0,0033	0,0061	0,020
1200	935	0,0038	0,0050	0,016
1500	1170	0,0040	0,0035	0,013
1750	1360	0,0042	0,0022	0,012

Kanál s subwooferu (pro f = 250 Hz)				
U_1 [mV _{RMS}]	U_2 [mV _{RMS}]	k_2 [%]	k_3 [%]	THD+N [%]
10	4,46	0,0432	0,0550	0,521
20	8,92	0,0170	0,0332	0,248
50	22,3	0,0094	0,0151	0,163
100	44,6	0,0147	0,0146	0,066
200	89,1	0,0224	0,0427	0,137
500	223	0,0323	0,1011	0,135
775	345	0,0437	0,1355	0,141
1000	445	0,0546	0,1530	0,175
1200	556	0,0633	0,1353	0,174
1500	667	0,0757	0,1513	0,171
1750	778	0,0849	0,1480	0,179

F.3 Měření linearity převodní charakteristiky kompresoru hlavního kanálu

Vypnuty kompresor (všechna lineární zesílení nastavena na 1,0)			
Levý kanál		Pravý kanál	
U_1 [mV _{RMS}]	U_2 [mV _{RMS}]	U_1 [mV _{RMS}]	U_2 [mV _{RMS}]
100	79,8	100	80,5
200	160	200	160
400	319	400	319
600	478	600	478
800	638	800	638
1000	798	1000	797
1200	957	1200	957
1400	1120	1400	1120
1600	1280	1600	1280
1800	1440	1800	1440