Zobrazovací adapter ve vývojovém modulu SPARTAN 3E

Jiří Bocheza

Diplomová práce

Dipslay Adapter in Disign Kit SPARTAN 3E

Anotace:

Tato diplomová práce se zabývá oživením a otestováním VGA adaptéru na vývojovém modulu SPARTAN-3E. Návrh a realizace byly tvořeny pro rozlišení VGA adaptéru 640x480 pixelů. Navržený číslicový systém testuje oživený VGA adaptér pomocí monochromatického grafického a textového režimu zobrazení dat na monitoru. V textovém režimu je možné zobrazit 80 znaků na řádek a 30 řádků. Realizace je provedena vytvořením návrhu v programovacím jazyku VHDL a nahráním vytvořeného návrhu do FPGA prvku SPARTAN-3E. Možnosti návrhu a realizace byly omezeny především z hlediska dostupné interní blokové paměti BRAM v FPGA prvku.Vytvořený návrh pro oživení a otestování VGA adaptéru na vývojovém modulu byl prakticky odzkoušen a lze ho využít v rozsáhlejších číslicových systémech, kde je potřeba zobrazovat data na monitoru připojeném přes VGA rozhraní.

Abstract:

The diploma thesis deals with activation and testing of VGA adapter on starter kit SPARTAN-3E. The project and the realization have been designed for resolution of VGA adapter of 640x480 pixel. Digital system, which has been designed, tests revived VGA adapter with the help of monochromatic graphics and text mode on a screen. It is possible to display 80 characters in a row and 30 rows in the the text mode. The realization is made by designing a project in VHDL programming language and by recording this project into FPGA device of SPARTAN-3E. The means of the project and the realization have mainly been restricted due to the available internal block memory BRAM in FPGA device.The project designed to revive and test VGA adapter on starter kit has been practically tested and it is possible to use it on large digital systems, where there is a necessity to display data on a screen connected over VGA interface.

Keywords

zobrazovací adaptér, VGA rozhraní, časování, synchronizace, VGA signály, znaková sada, entita, návrh, grafický a textový režim, paměť, vývojový modul, FPGA, SPARTAN-3E, jazyk VHDL, Xilinx, číslicový systém, display adapter, VGA interface, timing, synchronization, VGA signals, font, entity, project, graphics and text mode, memory, starter kit, programming language VHDL, digital system

Jazyk práce: čeština

Datum vytvoření / odevzdání či podání práce: 2010

Obhajoba závěrečné práce

• Vedoucí: Jaroslav Zdrálek
• Oponent: Lukáš Kapičák

Vysoká škola báňská - Technická univerzita Ostrava

Fakulta elektrotechniky a informatiky

Magisterský studijní program / obor:
Informační a komunikační technologie / Telekomunikační technika