

# VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY

# FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION

## ÚSTAV RADIOELEKTRONIKY

DEPARTMENT OF RADIO ELECTRONICS

# MODEL TRANZISTORU MOSFET V PROGRAME SYSTEMVISION

MODEL OF MOSFET TRANSISTOR IN PROGRAM SYSTEMVISION

## **BAKALÁRSKA PRÁCA** BACHELOR'S THESIS

AUTOR PRÁCE AUTHOR Branislav Michálek

VEDÚCI PRÁCE SUPERVISOR prof. Dr. Ing. Zdeněk Kolka

KONZULTANT PRÁCE CONSULTANT

Ing. Milan Krkoška

BRNO 2016

### VYSOKÉ UČENÍ FAKULTA ELEKTROTECHNIKY TECHNICKÉ A KOMUNIKAČNÍCH V BRNĚ TECHNOLOGIÍ

## Bakalářská práce

bakalářský studijní obor Elektronika a sdělovací technika Ústav radioelektroniky

Student: Branislav Michálek Ročník: 3

*ID:* 164338 *Akademický rok:* 2015/16

NÁZEV TÉMATU:

#### Model tranzistoru MOSFET v programu SystemVision

#### POKYNY PRO VYPRACOVÁNÍ:

Seznamte se s prostředím simulátoru SystemVision firmy Mentor Graphics. Prozkoumejte možnosti modelování tranzistoru typu MOSFET včetně modelování vlivu výrobních tolerancí a teploty. Použité matematické vztahy mezi parametry modelu a elektrickými charakteristikami tranzistoru ověřte v některém matematickém programu (Matlab, Mathcad) porovnáním se simulací pomocí PSpice.

Vytvořte modely pro stejnosměrnou analýzu alespoň tří tranzistorů MOSFET, vybraných podle pokynu vedoucího, včetně výrobních tolerancí a vlivu teploty s použitím katalogových údajů výrobce. Proveď te srovnání výsledků simulací s použitím vytvořených modelů a katalogových údajů výrobce.

#### DOPORUČENÁ LITERATURA:

[1] ANTOGNETTI, P., MASSOBRIO, G. Semiconductor Device Modeling with SPICE. New York: McGraw-Hill, 1993.

[2] System Vision An Introductory Training Course. Wilsonville, OR USA: Mentor Graphics, 2009.

Termín zadání: 8.2.2016

Vedoucí práce: prof. Dr. Ing. Zdeněk Kolka Konzultant bakalářské práce: Ing. Milan Krkoška Termín odevzdání: 26. 5. 2016

doc. Ing. Tomáš Kratochvíl, Ph.D., předseda oborové rady

**UPOZORNĚNÍ:** 

Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

Fakulta elektrotechniky a komunikačních technologií, Vysoké učení technické v Brně / Technická 3058/10 / 616 00 / Brno

## ABSTRAKT

Táto bakalárska práca sa zaoberá modelovaním tranzistora MOS. Súčasťou teoretickej časti sú rozbor základnej štruktúry a fungovania MOS tranzistora, základy modelovania vo všeobecnosti, popis SPICE modelov LEVEL1 a LEVEL3 a spôsob získavania modelových parametrov pomocou optimalizačnej metódy. Realizačná časť je venovaná vytvoreniu statických modelov pre DC analýzu troch konkrétnych tranzistorov v podobe netlistu pre simulátory SPICE s použitím parametrov, ktoré boli získané optimalizačnou metódou v programe Matlab. Platnosť realizovaných modelov je následne overená porovnaním ich simulovaných charakteristík v programe SystemVision s charakteristikami uvedenými v datasheetoch tranzistorov.

# KĽÚČOVÉ SLOVÁ

MOSFET, modelovanie MOSFETu, extrakcia parametrov, optimalizácia, SPICE, SystemVision

## ABSTRACT

This bachelor thesis deals with modeling of MOS transistor. The theoretical part of the thesis is dedicated to analysis of basic MOSFET structure and operation, basics of modeling in general, descriptions of SPICE models LEVEL1 and LEVEL3 and model parameters extraction by using the optimization technique. The realization part is dedicated to creation of static models for DC analysis for three specific MOS transistors in the form of netlist used in SPICE circuit simulators, using the model parameters, which have been obtained by using the optimization technique in Matlab. Validity of realized models is then verified by comparing of its characteristics, obtained from simulation in SystemVision program, with characteristics from transistor's datasheets.

## **KEYWORDS**

MOSFET, MOSFET modeling, parameter extraction, optimization, SPICE, SystemVision

MICHÁLEK, B. *Model tranzistora MOSFET v programe SystemVision*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav radioelektroniky, 2016. 29s., 2 s. príloh. Bakalárska práca. Vedúci práce: prof. Dr. Ing. Zdeněk Kolka. Konzultant práce: Ing. Milan Krkoška.

# PREHLÁSENIE

Prehlasujem, že svoju bakalársku prácu na tému Model tranzistora MOSFET v programe SystemVision som vypracoval samostatne pod vedením vedúceho bakalárskej práce a s použitím odbornej literatúry a ďalších informačných zdrojov, ktoré sú všetky citované v práci a uvedené v zozname literatúry na konci práce.

Ako autor uvedenej bakalárskej práce ďalej prehlasujem, že v súvislosti s vytvorením tejto bakalárskej práce som neporušil autorské práva tretích osôb, najmä som nezasiahol nedovoleným spôsobom nezasiahol do cudzích autorských práv osobnostných a/alebo majetkových a som si plne vedomý následkov porušenia ustanovení § 11 a nasledujúcich zákona č. 121/2000 Sb., o práve autorskom, o právach súvisiacich s právom autorským a o zmene niektorých zákonov (autorský zákon), v znení neskorších predpisov, vrátane možných trestnoprávnych dôsledkov vyplývajúcich z ustanovenia časti druhej, hlavy VI. Diel 4 Trestného zákonníka č. 40/2009 Sb.

V Brne dňa .....

.....

(podpis autora)

# POĎAKOVANIE

Ďakujem pedagogickému vedúcemu prof. Dr. Ing. Zdeňkovi Kolkovi a externému konzultantovi mojej bakalárskej práce Ing. Milanovi Krkoškovi za účinnú metodickú, pedagogickú a odbornú pomoc a ďalšie cenné rady pri spracovaní tejto bakalárskej práce. Taktiež ďakujem firme Honeywell za poskytnutie pracoviska, na ktorom som mohol na tejto práci pracovať. Ďakujem aj mojej rodine a priateľom za vytrvalé povzbudzovanie, trpezlivosť a podporu a v neposlednom rade Pánu Bohu za pomoc a silu počas celej doby riešenia tejto bakalárskej práce.

V Brne dňa .....

.....

(podpis autora)

## OBSAH

Zo	znam obra	ázkov	viii
Zo	znam tabı	uliek	ix
Úv	od		1
1	MOS tra	anzistor	2
	1.1	História	2
	1.2	Štruktúra	2
	1.3	Delenie	3
	1.3.	.1 Na základe vodivosti kanálu	3
	1.3.	.2 Na základe existencie kanála pri nulovom napätí $U_{\text{GS}}$	3
	1.4	Schematické značky	4
	1.5	Pracovné režimy	5
	1.5	.1 Vznik vodivého kanálu	5
	1.5	.2 Lineárny režim	5
	1.5	.3 Režim saturácie	5
2	Modelov	vanie tranzistora MOS	7
	2.1	Modely pre obvodovú analýzu	7
	2.2	SPICE model LEVEL1	
	2.2	.1 Rovnice a parametre modelu LEVEL1 [8], [9]	9
	2.2	2.2 Vplyv odporov $R_{\rm D}$ a $R_{\rm S}$	
	2.3	SPICE model LEVEL3	11
	2.3	Rovnice modelu LEVEL3 [8], [9]	11
	2.4	Modelovanie vplyvu výrobných tolerancií	
	2.4	.1 Worst Case Files	14
	2.4	Analýza Monte Carlo [5]	14
	2.5	Modelovanie vplyvov teploty	15
	2.5	5.1 Teplotná závislosť <i>KP</i>	15
	2.5	5.2 Teplotná závislosť $U_{\rm TH}$	15
3	Optimal	lizácia parametrov	16
	3.1	Princíp optimalizačnej metódy	16

	3.2	Matematická definícia [1]	16
	3.3	Ošetrenie záporných hodnôt	17
4	Realizáci	ia modelov	18
	4.1	Optimalizácia v programe Matlab	19
	4.1.	1 Extrakcia hodnôt z A-V charakteristík	
	4.1.	2 Minimalizácia funkcie errorI.m	
	4.1.	3 Počiatočný odhad parametrov	
	4.2	Modely pre program SystemVision	
5	Simuláci	ia tranzistorov	24
	5.1	Výstupné charakteristiky	24
	5.2	Prenosové charakteristiky	25
	5.3	Prenosové charakteristiky s teplotnou závislosťou	
6	Záver		29
Li	teratúra		30
Zo	znam sym	ıbolov, veličín, skratiek	32
A	Zdrojovo	é kódy Matlab	34
	A.1	optimalizacia.m	
	A.2	errorI.m	
B	Modely (	tranzistorov SPICE	35

# ZOZNAM OBRÁZKOV

Obrázok 1	Štruktúra tranzistora: a) NMOS b) PMOS3
Obrázok 2	Príklad schematických značiek diskrétnych MOS tranzistorov s prepojeným bulk a source: a) NMOS s indukovaným kanálom b) PMOS s indukovaným kanálom c) NMOS s trvalým kanálom d) PMOS s trvalým kanálom
Obrázok 3	Štruktúra tranzistora NMOS v počiatku režimu saturácie
Obrázok 4	Výstupná charakteristika tranzistora NMOS6
Obrázok 5	Prevodná charakteristika tranzistora NMOS6
Obrázok 6	Náhradná schéma tranzistora MOS pre statický model8
Obrázok 7	Napätia prítomné na vonkajších a vnútorných svorkách MOS tranzistora 11
Obrázok 8	Porovnanie výstupnej charakteristiky tranzistora FDMC89521L z datasheetu so simuláciou výrobcom dodávaného modelu BSIM3 v programe PSpice19
Obrázok 9	Princíp fungovania optimalizačného programu19
Obrázok 10	Vzorkovanie výstupnej A-V charakteristiky tranzistora FDMC89521L v programe WebPlotDigitizer
Obrázok 11	Výstupná charakteristika tranzistora DMG2305UX prevzatá z [16]22
Obrázok 12	Schematické značky tranzistora NMOS (vľavo) a PMOS (vpravo) vytvorené v editore SystemVision
Obrázok 13	Simulácia výstupnej charakteristiky tranzistora FDMC89521L24
Obrázok 14	Simulácia výstupnej charakteristiky tranzistora MSGF2N02EL24
Obrázok 15	Simulácia výstupnej charakteristiky tranzistora DMG2305UX25
Obrázok 16	Simulácia prenosovej charakteristiky tranzistora FDMC89521L26
Obrázok 17	Simulácia prenosovej charakteristiky tranzistora MGSF2N02EL26
Obrázok 18	Simulácia prenosovej charakteristiky tranzistora DMG2305UX27
Obrázok 19	Simulácia prenosovej charakteristiky tranzistora MGSF2N02EL s krokovaním teploty

# **ZOZNAM TABULIEK**

Tabuľka 1	Prehl'ad delenia MOS tranzistorov4
Tabuľka 2	Prehľad vybraných parametrov využívaných SPICE modelom LEVEL1 [10]-[12]10
Tabuľka 3	Prehľad vybraných parametrov využívaných SPICE modelom LEVEL3 [10]-[12]13
Tabuľka 4	Vybrané informácie o modelovaných tranzistoroch [14]-[16] 18
Tabuľka 5	Počiatočné hodnoty parametrov tranzistorov
Tabuľka 6	Parametre tranzistorov po optimalizácii
Tabuľka 7	Prehľad nominálnych hodnôt vybraných parametrov a ich absolútnych tolerancií

# ÚVOD

Úlohou tejto práce je preštudovať metódy modelovania tranzistora riadeného poľom s hradlovou oxidovou vrstvou (z angl. *metal-oxide-semiconductor field-effect transistor*, skr. *MOSFET*) a vybratú metódu použiť pre vytvorenie modelov troch diskrétnych výkonových tranzistorov, zadaných firmou Honeywell, určených pre obvodový simulátor SystemVision firmy Mentor Graphics.

Význam počítačového modelovania elektrických obvodov a simulácie ich funkcií v obvodových analyzátoroch má význam predovšetkým vo fáze návrhu, pretože s ich pomocou je možné redukovať až eliminovať finančné a časové náklady vznikajúce pri prístupe typu pokus-omyl. Druhý veľký význam je neefektívnosť analýzy obvodov s použitím ručných výpočtov, keďže sú často zdĺhavé a často obsahujú množstvo zjednodušení, s ktorými nie je možné dosiahnuť dostatočne presné výsledky.

Okrem týchto výhod umožňuje počítačové modelovanie a simulácie relatívne jednoduché využívanie pokročilejších typov analýz, ako napr. tolerančná, citlivostná, či teplotná analýza, vďaka ktorým je možné obvod lepšie prispôsobovať požiadavkám daným pred návrhom.

Mnoho výrobcov elektronických súčiastok, vrátane tranzistorov MOS, však vždy neposkytuje modely ku všetkým svojím výrobkom, resp. nimi poskytované modely nemusia vždy vyhovovať požiadavkám návrhára, ktorý musí byť schopný si tento model vytvoriť sám, s použitím dostupných údajov od výrobcu. Zdrojom takýchto údajov je v prípade MOS tranzistorov najmä ich datasheet a v ňom prítomné výstupné, či prenosové charakteristiky, informácie o jeho teplotnej závislosti a výrobných toleranciách. Cieľom tejto bakalárskej práce je identifikovať modely zadaných MOS tranzistorov práve na základe týchto údajov.

## **1 MOS TRANZISTOR**

V tejto kapitole je popísaná história vzniku, štruktúra a základné vlastnosti tranzistora MOSFET.

## 1.1 História

Koncept MOSFETu bol predstavený a patentovaný J. E. Lilienfeldom už v roku 1928, avšak technológia pre jeho výrobu a všeobecné poznatky o polovodičoch boli dostatočne rozvinuté až začiatkom šesť desiatych rokov, kedy D. Kahng a M. M. Atalla predstavili prvý funkčný prototyp [1].

O výrobu poľom-riadených súčiastok sa po druhej svetovej vojne neúspešne pokúšali aj výskumníci z Bellových laboratórií, paradoxne pri týchto pokusoch boli svedkami iného fenoménu, dnes známeho ako *tranzistorový jav*, čo neskôr viedlo k zrodu bipolárneho tranzistora

Významnosť MOS tranzistorov však prudko vzrástla v roku 1963, kedy C. T. Sah a F. M. Wanlass predstavili technológiu *CMOS* (z angl. *complementary metal oxide semiconductor*). Nízke tepelné straty charakteristické pre CMOS integrované obvody umožnili stať sa MOS tranzistoru najpoužívanejšou polovodičovou súčiastkou od 80. rokov dvadsiateho storočia [2].

## 1.2 Štruktúra

MOS tranzistor (obr. 1) sa skladá z polovodičového, zvyčajne kremíkového substrátu, na ktorom sa nachádza tenká vrstva izolačného oxidu (SiO<sub>2</sub>).o hrúbke 80 až 1000 Å (8-100  $\mu$ m) [1]. Na vrstve izolantu je nanesená vodivá kovová vrstva, tvoriaca elektródu nazývanú *hradlo* (z angl. *gate*). Vzhľadom na to, že v súčasnosti sa pre izoláciu vrstvy gate, aj kontaktovanie používajú aj iné materiály, súhrnne sa MOS tranzistory označujú aj ako *IGFET* (z angl. *insulated gate FET*) [3]. Z každej strany hradla sú v substráte difúziou vhodnej prímesi vytvorené dve silne dotované oblasti opačnej vodivosti, ako je vodivosť substrátu, nazývané *source* a *drain*. Priestor medzi nimi tvorí oblasť vytvorenia vodivej vrstvy – *kanálu*. Keďže štruktúra je symetrická, o tom, ktorá z oblastí predstavuje source, a ktorá drain rozhodujú až napätia, ktoré sú privedené na ich svorky.

V normálnom pracovnom režime napätie  $U_{GS}$  medzi gate a source vytvára elektrické pole, ktoré riadi priechod voľných nosičov náboja cez kanálu tranzistora. Keď napätie  $U_{GS}$  prekročí úroveň nazývanú *prahové napätie* (z angl. *threshold voltage*), v blízkosti rozhrania oxid-polovodič vznikne inverzná vrstva minoritných nosičov náboja hrúbky okolo 100 Å [2]. Táto vrstva prepojí oblasti drain a source, vďaka čomu tranzistorom môže prechádzať prúd. V prípade, že je napätie  $U_{GS} < U_{TH}$ , tranzistor sa nachádza v tzv. *podprahovom* (z angl. *subthreshold*) režime. V tomto režime tranzistorom prechádza iba veľmi malý prúd, ktorý je zvyčajne uvažovaný ako nulový.



Obrázok 1 Štruktúra tranzistora: a) NMOS b) PMOS.

## 1.3 Delenie

### 1.3.1 Na základe vodivosti kanálu

Typ vodivosti kanálu určuje typ v ňom prítomných nosičov náboja. Podľa toho sa MOS tranzistory delia na tranzistory s kanálom typu n - NMOS, a s kanálom typu p - PMOS. Nosiče náboja tranzistora NMOS tvoria elektróny, v prípade tranzistora PMOS sú to diery. Prechod prúdu zabezpečuje u každého druhu iba jeden druh nosičov, čím sa MOSFET radí medzi *unipolárne* tranzistory, na rozdiel od bipolárneho tranzistora, ktorého činnosť zabezpečujú oba typy nosičov náboja.

Substrát tranzistora NMOS tvorí slabšie dotovaný polovodič typu p, do ktorého sú technologickým procesom difúzie alebo iónovej implantácie [4] vytvorené silne dotované oblasti typu n – source a drain, kým substrát tranzistora PMOS tvorí slabšie dotovaný polovodič typu n, a oblasti source a drain tvorí silne dotovaný polovodič typu p. Pre vytvorenie vodivej vrstvy medzi oblasťou source a drain – kanála, musí mať napätie privedené na gate takú polaritu, aby pod ním došlo k zhromažďovaniu minoritných nosičov náboja. Kladné napätie  $U_{GS}$  vytvorí kanál vodivosti n v substráte vodivosti p a záporné napätie  $U_{GS}$  vytvorí kanál vodivosti n. Prehľad tohto delenia sa nachádza v tabuľke 1.

### 1.3.2 Na základe existencie kanála pri nulovom napätí UGS

V predchádzajúcej podkapitole bol uvážený len prípad, že vodivý kanál medzi oblasťou drain a source vznikne až po privedení kladného napätia pre tranzistor NMOS, resp. záporného napätia pre PMOS medzi gate a source a po dosiahnutí prahového napätia  $U_{\text{TH}}$ . Takýto typ tranzistora sa nazýva tranzistor s *indukovaným kanálom*, resp. tranzistor *obohacovací* (z angl. *enhancement-mode*) [3] – kanál musí byť pre dosiahnutie vodivosti obohatený o minoritné nosiče pritiahnuté zo substrátu.

Vodivý kanál však môže byť vytvorený už pri výrobe tranzistora, ktorý sa nazýva

tranzistor s *trvalým kanálom*, resp. tranzistor *ochudobňovací* (z angl. *depletion-mode*). V tomto prípade sa napätím  $U_{GS}$  znižuje koncentrácia nosičov v kanále, ako prahové napätie sa označuje napätie, kedy dôjde k uzavretiu kanála. Prehľad tohto delenia MOS tranzistorov je uvedený v tabuľke 1, skratka ON značí otvorený režim, kedy je vytvorený vodivý kanál a tranzistorom môže prechádzať prúd, skratka OFF naopak režim, kedy je tranzistor uzavretý a prechádzajúci prúd je blízky nule.

Typ kanálu	Typ nosičov náboja	Vodivosť kanálu	Vodivosť substrátu	Režim pri $U_{\rm GS} = 0 \ { m V}$	Vplyv $U_{\rm GS}$
Indukayané	elektróny	п	р	OFE	+ $U_{\rm GS} \rightarrow {\rm ON}$
пицкоvану	diery	р	п	OFF	$-U_{\rm GS} \rightarrow { m ON}$
Truchi	elektróny	п	р		$-U_{\rm GS} \rightarrow {\rm OFF}$
Trvaty	diery	р	п		+ $U_{\rm GS} \rightarrow \rm OFF$

#### Tabul'ka 1Prehl'ad delenia MOS tranzistorov.

## 1.4 Schematické značky

Schematické značky MOSFETu (obr. 2) reflektujú jeho základnú štruktúru, a to gate fyzicky izolovaný od oblastí drain a source. Typ vodivosti kanálu je znázornený orientáciou šípky na vývode substrátu, v angličtine nazývaného *bulk*. Keďže ide o schematické značky diskrétnych tranzistorov, ktoré nemajú bulk fyzicky vyvedený zo svojho puzdra, v schematickej značke sú bulk a source pevne spojené. V prípade, že v schematickej značke nie je prítomný vývod substrátu, je šípka súčasťou vývodu source. Orientácia šípky znázorňuje polaritu prechodu *pn* na rozhraní substrát-source resp. substrát-drain pričom smeruje od oblasti *p* k oblasti *n* prechodu. Ochudobňovací MOSFET má oblasti drain a source prepojené plnou čiarou pre naznačenie existencie trvalého vodivého kanálu.





## 1.5 Pracovné režimy

V tejto podkapitole je podrobnejšie popísaný vznik vodivého kanálu a princíp činnosti MOSFETu na príklade tranzistora NMOS s indukovaným kanálom (obr. 3).

## 1.5.1 Vznik vodivého kanálu

- Po pripojení kladného napätia U<sub>GS</sub> najprv dochádza k odtlačeniu majoritných nosičov – dier pod rozhraním oxid-polovodič. Kladný náboj prítomný na gate je kompenzovaný záporným nábojom ionizovaných atómov vo vzniknutej vyprázdnenej oblasti (z angl. *depletion region*).
- Pri ďalšom zvyšovaní napätia U<sub>GS</sub> až nad úroveň U<sub>TH</sub> sú zo substrátu pritiahnuté minoritné nosiče elektróny, ktoré pod gate vytvoria tenkú vodivú vrstvu kanál, ktorý prepojí oblasti drain a source.

## 1.5.2 Lineárny režim

Pre malé napätia  $U_{\rm DS}$  prúd  $I_{\rm D}$  rastie lineárne – tranzistor sa správa ako lineárny rezistor riadený napätím  $U_{\rm GS}$  Pri zvyšovaní napätia  $U_{\rm DS}$  dochádza k znižovaniu potenciálu medzi kanálom a elektródou gate zo strany oblasti drain, pričom sa v tejto oblasti zníži koncentrácia minoritných nosičov, vzrastá odpor kanálu a zároveň sa zväčšuje depletičná oblasť. Na výstupnej charakteristike (obr. 4) a prevodnej charakteristike (obr. 5) je oblasť, v ktorej sa tranzistor nachádza v tomto režime ohraničená prerušovanou čiarou.



Obrázok 3 Štruktúra tranzistora NMOS v počiatku režimu saturácie.

## 1.5.3 Režim saturácie

Nastane, keď napätie medzi drain a source dosiahne úroveň saturačného napätia  $U_{DSsat}$ , ktoré je definovaného ako

$$U_{\rm DSsat} = U_{\rm GS} - U_{\rm TH},\tag{1.1}$$

Dôjde k zaškrteniu kanálu v oblasti drain a koncentrácia minoritných nosičov tu klesne k nule. V ideálnom prípade prúd takto zaškrteným kanálom saturuje, teda ďalej nerastie. Pri ďalšom zvyšovaní napätia  $U_{\text{DS}}$  sa však zároveň skracuje dĺžka kanálu *L*, čo spôsobuje ďalší mierny nárast prúdu  $I_{\text{D}}$  s napätím  $U_{\text{DS}}$  (obr. 4), čo sa nazýva modulácia dĺžky kanálu.



Obrázok 4 Výstupná charakteristika tranzistora NMOS.



Obrázok 5 Prevodná charakteristika tranzistora NMOS.

## **2** MODELOVANIE TRANZISTORA MOS

Za model zariadenia sa vo všeobecnosti pokladá určitá reprezentáciu tohto zariadenia, ktorá z hľadiska skúmaných vlastností nahrádza modelované zariadenie. [5]. V prípade MOSFETu sa skúmajú jeho vlastnosti a chovanie na jeho vonkajších svorkách a technologické procesy súvisiace s pohybom nosičov náboja, ktoré sa odohrávajú v jeho vnútri. Je preto potrebné rozdeľovať modely do dvoch skupín:

- Modely založené na fyzickej štruktúre zariadenia.
- Modely založené na elektrických vlastnostiach zariadenia.

Model založený na fyzickej štruktúre obsahuje podrobnú definíciu geometrie zariadenia, koncentračný profilov prímesí polovodiča, materiálové charakteristiky a rovnice popisujúce pohyb nosičov náboj. Modelovanie MOSFETu takýmto spôsobom predstavuje dvoj-dimenzionálny problém, keď že elektrické pole, mimo ostatných fyzikálnych parametrov, prítomne vo vodivom kanáli MOSFETu sa mení vo vertikálnej aj horizontálnej rovine [2]. Tieto problémy sa riešia numericky pomocou takzvaných *device* simulátorov, ktoré sú využívané pri hlbšom štúdiu fyziky MOSFETov a ich návrhu, avšak pre obvodovú simuláciu sa device simulátory nehodia z dôvodu veľkej zložitosti výpočtu obvodových veličín.

Model založený na elektrických vlastnostiach zariadenia je zložený z matematických rovníc, ktoré sú odvodené z tzv. ekvivalentného náhradného obvodu, ktorý tvoria obvodové prvky ako rezistory, kapacitory, riadené zdroje atď. [1]. Na úrovni obvodovej simulácie takýto model popisuje vzťahy medzi svorkovými veličinami (napätia a prúdy) [5]. Prvky náhradného obvodu sú pre polovodičové zariadenia, vrátane MOSFETov, značne nelineárne a ich hodnoty sú silne závislé na pracovnom bode, frekvencii, úrovni spracovávaného signálu a teplote.

## 2.1 Modely pre obvodovú analýzu

Pre potreby troch základných druhov obvodových analýz sa využívajú tieto tri typy modelov [1]:

- **Statický model** pre jednosmernú **DC analýzu**, resp. pre výpočet pracovného bodu. Model počíta prúd prechádzajúci zariadením pre napätie na jeho svorkách, ktoré sa nemení s časom, v dôsledku čoho sú zanedbané dynamické javy ako napr. časové oneskorenie spôsobené prítomnosť ou akumulačných prvkov
- Veľkosignálový model určený pre prechodovú Transient analýzu v časovej oblasti. Pri jeho používaní nie sú kladené žiadne požiadavky na úrovne spracovávaných napätí. Prúd prechádzajúci zariadením je v tomto prípade súčtom jednosmerného prúdu a prúdov vznikajúcich pri prechodných javoch, ktoré spôsobuje nabíjanie a vybíjanie akumulačných prvkov, najmä kapacít.
- **Malosignálový model** pre striedavú **AC analýzu**, ktorý počíta prúd prechádzajúci zariadením pri premennom napätí na jeho svorkách. Zmena tohto napätia však musí byť dostatočne malá, aby výsledná malá zmena prúdu mohla byť vyjadrená ako lineárna závislosť. Model je určený pre analýzu vo frekvenčnej oblasti.

### 2.2 SPICE model LEVEL1

SPICE MOSFET model LEVEL1, určený pre obvodové simulátory rodiny SPICE (simulačný program s dôrazom na integrované obvody, z angl. *Simulation Program with Integrated Circuit Emphasis*). V týchto simulátoroch sa využívajú modely 2. kategórie (viď začiatok kapitoly 2), v ktorých sú vlastnosti zariadenia vyjadrené ekvivalentným náhradným obvodom (obr. 5). Jadro tohoto obvodu tvorí riadený zdroj prúdu, ktorý modeluje vnútorný (*intrinzický*) MOSFET s využitím modelových rovníc a elektrických parametrov. Ostatné prvky v obvode modelujú parazitné vlastnosti tranzistora.

Jeho rovnice boli prvý krát odvodené C. T. Sahom v roku 1964 [2] zjednodušením zložitejších rovníc obsahujúcich množstvo technologických parametrov a zložitých matematických operácií a v roku 1968 [6] použité H. Schichmanom a A. Hodgesom, ktorí sú autormi tohto modelu. Pre svoju jednoduchosť je vhodný pre ručné výpočty a pre modelovanie diskrétnych tranzistorov, alebo vo všeobecnosti v prípadoch, kedy sa nevyžaduje vysoká presnosť.

Pre modelovanie tranzistorov na úrovni integrovaných obvodov je tento model nedostatočný keďže neuvažuje množstvo javov prítomných v tranzistoroch s malými rozmermi, ako napr. obmedzenú rýchlosť nosičov náboja, degradáciu mobility nosičov, šumové rovnice a ďalšie, ktoré sú zahrnuté v komplexnejších BSIM modeloch vyvíjaných na americkej Univerzite v Berkeley [4], [7]. Tieto tzv. empirické modely obsahujú aj množstvo parametrov, ktoré nemajú jasne definovaný fyzikálny význam, ale len zabezpečujú presnejšie priblíženie sa reálnym vlastnostiam tranzistora, napr. použitím polynomiálnych rovníc, či tabuľkových funkcií.



Obrázok 6 Náhradná schéma tranzistora MOS pre statický model.

#### 2.2.1 Rovnice a parametre modelu LEVEL1 [8], [9]

SPICE model LEVEL1 využíva dve rôzne rovnice pre výpočet prúd  $I_D$ . V lineárnom režime, kedy  $U_{GS} > U_{TH}$  a  $U_{DS} < U_{GS} - U_{TH}$  platí rovnica:

$$I_{\rm D} = KP \frac{W}{L} \left[ (U_{\rm GS} - U_{\rm TH}) U_{\rm DS} - \frac{U_{\rm DS}^2}{2} \right] (1 + \lambda U_{\rm DS})$$
(2.1)

kde W je šírka a L dĺžka kanála tranzistora a KP transkonduktančný parameter definovaný ako:

$$KP = \mu_0 C_{\rm ox} = \mu_0 \frac{\varepsilon_{\rm ox}}{t_{\rm ox}}$$
(2.2)

kde  $\mu_0$  pohyblivosť nosičov náboja,  $C_{\text{ox}}$  kapacita izolačného oxidu medzi substrátom a hradlom,  $\varepsilon_{\text{ox}}$  permitivita oxidu a  $t_{\text{ox}}$  hrúbka oxidu. Prahové napätie  $U_{\text{TH}}$  je možné vypočítať pomocou rovnice:

$$U_{\rm TH} = C + \gamma \left( \sqrt{2\phi_{\rm p} - U_{\rm BS}} - \sqrt{2\phi_{\rm p}} \right)$$
(2.3)

kde  $\gamma$  je tzv. *body-effect* parameter vyjadrujúci závislosť napätia  $U_{\text{TH}}$  na napätí  $U_{\text{BS}}$  medzi bulk a source.  $U_{\text{T0}}$  je tzv. *zero-bias threshold voltage*, čiže napätie  $U_{\text{TH}}$  pri  $U_{\text{BS}} = 0$  V. Tato podmienka je u diskrétnych tranzistorov, ktoré majú bulk pevne prepojený so source platná vždy a body effect sa neuplatňuje.  $\Phi_{\text{p}}$  predstavuje potenciál substrátu. Napätie  $U_{\text{T0}}$ je možné ďalej rozviesť do tvaru:

$$U_{\rm T0} = U_{\rm FB} + \gamma \sqrt{2\phi_{\rm p}} \tag{2.4}$$

kde  $U_{\text{FB}}$  je tzv. *flat-band* napätie. Ide o veličinu súvisiacu s fyzikálnym popisom tranzistora. Jej veľkosť závisí najme na šírke zakázaného pásu polovodiča  $E_g$ , jeho intrinzickej koncentrácii nosičov  $n_i$ , koncentrácii dopantu  $N_A$  a teplote. Body-effect parameter  $\gamma$  je možné vypočítať pomocou rovnice:

$$\gamma = \frac{\sqrt{2q\varepsilon_{\rm s}N_{\rm A}}}{C_{\rm ox}} \tag{2.5}$$

kde q je elementárny elektrický náboj a  $\varepsilon_s$  permitivita kremíka.

Člen  $(1 + \lambda U_{\text{DS}})$  je korekcia nenulovej vodivosti v saturačnej oblasti, ktorú zapríčiňuje modulácia dĺžky kanálu (viď kapitola 1.5.3). Bez uváženia tohto člena je prúd  $I_{\text{D}}$  kvadratickou funkciou napätia  $U_{\text{DS}}$  s priebehom tvaru paraboly s vrcholom v bode  $U_{\text{DS}} = U_{\text{GS}} - U_{\text{TH}} = U_{\text{DSsat}}$ . V tomto bode tranzistor prechádza z lineárneho režimu do režimu saturácie, kde pre prúd  $I_{\text{D}}$  platí rovnica:

$$I_{\rm D} = \frac{1}{2} K P \frac{W}{L} (U_{\rm GS} - U_{\rm TH})^2 (1 + \lambda U_{\rm DS})$$
(2.6)

Z vyššie uvedených rovníc je zrejmé, že model LEVEL1 pracuje s množstvom parametrov. Tieto parametre je možné rozdeliť do dvoch skupín:

- Elektrické parametre priamo súvisia s elektrickými vlastnosť ami tranzistora.
- Procesné parametre všetky parametre, ktoré popisujú tranzistor z hľadiska použitej technológie, geometrie, prípadne parazitných javov. Nazývajú sa aj primárne, pretože sa z nich počítajú odvodené, elektrické parametre.

V modeloch tranzistorov je možné špecifikovať elektrické aj procesné parametre. V prípade konfliktu (napr. súčasne špecifikované parametre *KP* a  $\mu_0$ ) je použitá v rovniciach vždy modelom špecifikovaná hodnota elektrického parametra a nepočíta sa z procesných parametrov. V nasledujúcej tabuľke je výber procesných a elektrických parametrov používaných modelom LEVEL1.

Symbol	SPICE názov	Jednotka	Názov	Druh
$U_{ m T0}$	VTO	V	Zero-bias prahové napätie	elektrický
KP	KP	$A/V^2$	Transkonduktančný parameter	elektrický
γ	GAMMA	$V^{0,5}$	Body-effect parameter	elektrický
$2 \Phi_{ m p}$	PHI	V	Inverzný potenciál	elektrický
λ	LAMBDA	$V^{-1}$	Parameter modulácie dĺžky kanálu	elektrický
L	L	m	Dĺžka kanálu	procesný
W	W	m	Šírka kanálu	procesný
$\mu_0$	UO	$cm^2/(V \cdot S)$	Pohyblivosť nosičov	procesný
$C_{\mathrm{ox}}$	COX	F/m <sup>2</sup>	Kapacita hradlového oxidu	procesný
tox	TOX	m	Hrúbka oxidu	procesný
$N_{ m A}$	NSUB	cm <sup>-3</sup>	Koncentrácia dopantu	procesný
$R_{\rm S}$	RS	Ω	Odpor oblasti source	procesný
R <sub>D</sub>	RD	Ω	Odpor oblasti drain	procesný

Tabuľka 2Prehľad vybraných parametrov využívaných SPICE modelom LEVEL1 [10]-[12].

#### **2.2.2** Vplyv odporov $R_D$ a $R_S$ .

Prítomnosť sériových odporov  $R_D$  a  $R_S$  oblastí drain a source spôsobuje, že prechodom prúdu  $I_D$  týmito odpormi, ktoré sú v sérii s kanálom tranzistora, na nich vznikajú úbytky napätia, v dôsledku ktorých sú napätia  $U_{GS}$  a  $U_{DS}$ , prítomné na termináloch vnútorného (*intrinzického*) tranzistora menšie, než napätia  $U_D$  a  $U_G$  prítomné na jeho vonkajších svorkách (viď obr. 7). Napätia  $U_{GS}$  a  $U_{DS}$  sú preto rovné:

$$U_{\rm DS} = U_{\rm D} - I_{\rm D}(R_{\rm S} + R_{\rm D})$$
(2.7)

$$U_{\rm GS} = U_{\rm G} - I_{\rm D} R_{\rm S} \tag{2.8}$$



Obrázok 7 Napätia prítomné na vonkajších a vnútorných svorkách MOS tranzistora

### 2.3 SPICE model LEVEL3

Pôvodne bol vyvinutý pre simulácie tranzistorov s malou dĺžkou kanálu L (až do 2 µm), teda tranzistory na úrovni integrovaných obvodov. Bežne sa však využíva aj pre modelovanie diskrétnych tranzistorov. Vychádza z modeli LEVEL2, s ktorým má veľa rovníc spoločných. Za účelom zvýšenia presnosti a taktiež zníženia výpočtového času je však veľa rovníc použitých v tomto modeli empirických, s ktorými súvisí aj prítomnosť empirických parametrov, ktorých prehľad je uvedený v tabuľke 3.

### 2.3.1 Rovnice modelu LEVEL3 [8], [9]

Prúd I<sub>D</sub> je vyjadrený nasledujúcim vzťahom:

$$I_{\rm D} = \frac{1}{2} \mu_{\rm eff} C_{ox} \frac{W}{L} \left( U_{\rm GS} - U_{\rm TH} - \frac{1 + F_{\rm B}}{2} U_{\rm DS} \right) U_{\rm DS}$$
(2.9)

kde F<sub>B</sub> je tzv. koeficient Taylorovho rozvoja náboja substrátu. Ten sa vypočíta

nasledujúcou rovnicou:

$$F_{\rm B} = \frac{\gamma F_{\rm s}}{4\sqrt{2\phi_{\rm p} - U_{\rm BS}}} + F_{\rm n} \tag{2.10}$$

kde  $F_s$  a  $F_n$  sú korekčné členy vyjadrujúce efekty krátkeho a úzkeho kanála na vlastnosti tranzistora. Pri diskrétnych výkonových tranzistoroch sa tieto efekty neuplatňujú, preto je možné v rovnici 2.10, i nasledujúcich vzťahoch možné uvažovať  $F_s = 1$  (parameter  $X_j = 0$ ) a  $F_n = 0$  (parameter  $\delta = 0$ ).

Pre prahové napätie U<sub>TH</sub> platí rovnica:

$$U_{\rm TH} = U_{\rm FB} + 2\phi_{\rm p} - \sigma U_{\rm DS} + \gamma F_{\rm s} \sqrt{2\phi_{\rm p} - U_{\rm BS}} + F_{\rm n} (2\phi_{\rm p} - U_{\rm BS})$$
(2.11)

ktorá sa po dosadení z rovnice 2.4, položením  $U_{BS} = 0$  V,  $F_s = 1$  a  $F_n = 0$  zjednoduší na:

$$U_{\rm TH} = V - \sigma U_{\rm DS} \tag{2.12}$$

kde  $\sigma$  vyjadruje závislosť napätia  $U_{\text{TH}}$  na napätí  $U_{\text{DS}}$ , ktorú spôsobuje jav DIBL (*drain-induced barrier lowering*) [1]. Parameter  $\sigma$  je rovný:

$$\sigma = \eta \frac{8.15 \cdot 10^{-22}}{C_{\text{ox}}L}$$
(2.13)

kde  $\eta$  predstavuje empirický parameter tzv. statickej spätnej väzby na prahové napätie.

 $\mu_{\rm eff}$  predstavuje efektívnu pohyblivosť nosičov, pre ktorú platí rovnica:

$$\mu_{\rm eff} = \frac{\frac{\mu_0}{1 + \theta(U_{\rm GS} - U_{\rm TH})}}{1 + \frac{\mu_0}{1 + \theta(U_{\rm GS} - U_{\rm TH})} \frac{U_{\rm DS}}{v_{\rm max}L}}$$
(2.14)

kde  $\theta$  je tzv. parameter modulácie pohyblivosti vplyvom elektrického poľa v okolí elektródy gate a  $v_{max}$  maximálnu (saturačná) rýchlosť nosičov náboja. V modeli LEVEL3 sa počíta s hypotézou, že saturačného napätia je dosiahnuté vtedy, keď nosiče dosiahnu rýchlosť  $v_{max}$ . Pohyblivosť teda klesá v lineárnom režime s rastúcim napätím  $U_{DS}$ , čo má za následok pokles prúdu  $I_D$  a "mäkší" prechod medzi lineárnou a saturačnou oblasťou na výstupnej charakteristike. Saturačné napätie je potom rovné:

$$U_{\rm DSsat} = \frac{U_{\rm GS} - U_{\rm TH}}{1 + F_{\rm B}} + \frac{v_{\rm max}L}{\mu_{\rm s}} - \sqrt{\left(\frac{U_{\rm GS} - U_{\rm TH}}{1 + F_{\rm B}}\right)^2 + \left(\frac{v_{\rm max}L}{\mu_{\rm s}}\right)^2}$$
(2.15)

Po jeho dosiahnutí prechádza tranzistorom saturačný prúd  $I_{\text{Dsat}}$  (vypočíta sa dosadením  $U_{\text{DSsat}}$  do rovnice 2.9), ktorý ale pri ďalšom zvyšovaní napätia  $U_{\text{DS}}$  ďalej rastie vplyvom zmeny dĺžky kanálu podľa rovnice [11]:

$$I_{\rm D} = \frac{I_{\rm Dsat}}{1 - \frac{\Delta L}{L}} \tag{2.16}$$

kde zmena dĺžky kanálu  $\Delta L$  sa vypočíta podľa rovnice:

$$\Delta L = -\frac{E_{\rm p} X_{\rm d}^2}{2} + \left[ \left( \frac{E_{\rm p} X_{\rm d}^2}{2} \right)^2 + K X_{\rm d}^2 (U_{\rm DS} - U_{\rm DSsat}) \right]^{\frac{1}{2}}$$
(2.17)

kde X<sub>d</sub> je koeficient šírky depletičnej oblasti definovaný ako:

$$X_{\rm d} = \sqrt{\frac{2\varepsilon_{\rm s}}{qN_{\rm A}}} \tag{2.18}$$

a  $E_p$  laterálne elektrické pole bode zaškrtenia kanálu (z angl. *pinch-off point*). Činiteľ saturačného poľa K je empirický parameter slúžiaci k prispôsobeniu úrovne sklonu výstupnej charakteristiky v saturačnej oblasti.

Tabuľka 3Prehľad vybraných parametrov využívaných SPICE modelom LEVEL3 [10]-[12].

Symbol	SPICE názov	Jednotka	Názov	Druh
$X_{ m j}$	XJ	m	Hĺbka <i>pn</i> prechodu	procesný
$v_{\rm max}$	VMAX	m/s	Maximálna rýchlosť nosičov	elektrický
$\delta$	DELTA	-	Parameter efektu úzkeho kanála	empirický
η	ETA	-	Parameter závislosti $U_{\rm TH}$ na $U_{\rm DS}$	empirický
$\theta$	THETA	$V^{-1}$	Parameter modulácie pohyblivosti	empirický
Κ	KAPPA	-	Činiteľ saturačného poľa	empirický

## 2.4 Modelovanie vplyvu výrobných tolerancií

Pri hromadnej výrobe MOS tranzistorov dochádza, podobne ako pri výrobe iných polovodičových súčiastok, k nepresnostiam, ktoré môžu byť spôsobené rôznymi procesnými javmi, ako sú napr. nedokonalé leptanie a podleptanie, nedokonalé zarovnanie fotomasky pri fotolitografii a podobne. V dôsledku týchto javov dochádza k odchýlkam viacerých procesných parametrov od hodnôt, aké boli pre tranzistor navrhnuté, resp. vypočítané. Sú to najmä rozmery kanála – šírka *W* a dĺžka *L*, hrúbka hradlového oxidu, plošný odpor, prahové napätie a iné [1]. Zmeny týchto parametrov sa premietnu do zmien s nimi korelovaných elektrických parametrov a celkových vlastností

tranzistora – jeho statických a dynamických charakteristík, preto je potrebné tieto zmeny, ktoré sú určené toleranciou daného parametra brať do úvahy pri návrhu a simulácii elektrických obvodov. Obvykle sa sledujú zmeny jednej konkrétnej veličiny, resp. jej citlivosť na zmeny parametrov, na ktorých závisí, napr. citlivosť prúdu  $I_D$ , pri daných napätiach  $U_{DS}$  a  $U_{GS}$ , na zmenu prahového napätia alebo pomeru W/L.

### 2.4.1 Worst Case Files

Pre MOS tranzistory sa často identifikujú tzv. *Worst Case Files* [1], teda také hodnoty parametrov, ktoré majú na sledovanú funkciu tranzistora najhorší, resp. najlepší dopad. Súbory týchto parametrov sa delia do troch skupín:

- T (*Typical*): Súbor typických (nominálnych) parametrov, ktoré reflektujú najpravdepodobnejšie vlastnosti tranzistora.
- F (*Fast*): Súbor parametrov, ktoré predstavujú *best-case* najlepší prípad, ktorý môže nastať pri danej odchýlke parametrov od ich typických hodnôt, napr. oproti počítaniu s typickými parametrami sa dosiahne vyšší prúd *I*<sub>D</sub> pri rovnakých napätiach *U*<sub>DS</sub> a *U*<sub>GS</sub>. Zároveň z hľadiska dynamických vlastností bude tranzistor rýchlejší.
- S (*Slow*): Súbor parametrov, ktoré predstavujú *worst-case* najhorší prípad, ktorý môže nastať pri danej odchýlke parametrov od ich typických hodnôt. Zároveň z hľadiska dynamických vlastností bude tranzistor pomalší.

Vyššie uvedené rozdelenie je však len teoretické a v praxi môžu nastať v závislosti na aplikácii situácie, kedy je skupina *Fast* v skutočnosti *worst-case* a naopak [13].

Hodnoty *worst-case/best-case* parametrov sa zvyčajne nachádzajú na okrajoch ich tolerančných intervalov  $\pm 3\sigma$  ( $\sigma$  – smerodajná odchýlka od strednej, resp. typickej hodnoty). V prípade, že citlivosť sledovanej veličiny na daný parameter je kladná, znamená to, že s rastúcou hodnotou tohto parametra sa zlepšuje funkcia tranzistora a parameter bude patriť do súboru *best-case*. Opačne to platí pre parameter *worst-case*.

### 2.4.2 Analýza Monte Carlo [5]

Monte Carlo je štatistická analýza, ktorú je možné robiť v rámci simulácie v programoch SPICE. Princípom tejto analýzy je náhodný výber hodnôt parametrov z ich tolerančného pásma, pričom tolerancie parametrov sú priamo súčasťou modelu tranzistora. Je možné použiť dve rôzne rozloženia hustoty pravdepodobnosti náhodného výberu:

- Rovnomerné (z angl. *uniform*) každá hodnota z tolerančného intervalu  $\pm \sigma$  je rovnako pravdepodobná.
- Normálne (Gaussovo) pravdepodobnosť je najväčšia v okolí strednej hodnoty a smerom k okrajom intervalu  $\pm 3\sigma$  prudko klesá.

Tolerancie niektorých parametrov, napríklad napätia  $U_{\text{TH}}$  je možné nájsť priamo v datasheete príslušného tranzistora.

### 2.5 Modelovanie vplyvov teploty

Keďže vlastnosti každého MOS tranzistora sú silno závislé na teplote, ich funkčnosť je špecifikovaná v určitom teplotnom rozsahu. Z pohľadu statického modelu sa skúma teplotná závislosť prúdu *I*<sub>D</sub>. V závislosti na privedených napätiach môže byť jeho teplotný koeficient kladný, záporný, ale i nulový.

Kladný teplotný koeficient má tranzistor v podprahovom režime a spôsobuje ho najmä nárast koncentrácie nosičov v dôsledku ich tepelnej generácie. Nulový teplotný koeficient má tranzistor len za podmienky, že napätie  $U_{GS}$  je veľmi blízke prahovému napätiu  $U_{TH}$  [1]. Mimo týchto špeciálnych prípadov má MOS tranzistor záporný teplotný koeficient. Túto závislosť je možné popísať teplotnou závislosť ou dvoch najdôležitejších parametrov – transkonduktančného parametra *KP* a prahového napätia  $U_{TH}$ . V prípade tranzistorov na úrovni integrovaných obvodov je potrebné brať do úvahy aj teplotné závislosti ďalších parametrov, napríklad maximálnej rýchlosti nosičov.

#### 2.5.1 Teplotná závislosť KP

Súvisí so silnou teplotnou závislosťou pohyblivosti nosičov  $\mu_0$ . Na popis tejto závislosti je možné použiť viacero rôznych matematických funkcií, avšak bolo odpozorované [1], že pohyblivosť nosičov pri akejkoľvek teplote *T* z intervalu 200-400 K (-73-127 °C), je možné vyjadriť vzťahom:

$$\mu_0(T) = \mu_0(T_0) \left(\frac{T}{T_0}\right)^{-m}$$
(2.19)

kde  $T_0$  je referenčná (nominálna) teplota, pri ktorej bola nameraná hodnota  $\mu_0$  a *m* je empirická konštanta predstavujúca *teplotný exponent pohyblivosti*. Jeho predvolená hodnota, ktorá sa využíva v simulátoroch SPICE je 1,5 [10]-[12]. V prípade, že procesný parameter  $\mu_0$  nie je špecifikovaný, počíta sa priamo teplotná závislosť *KP* pomocou podobného vzťahu [12]:

$$KP(T) = KP(T_0) \left(\frac{T}{T_0}\right)^{-m}$$
(2.20)

#### 2.5.2 Teplotná závislosť U<sub>TH</sub>

Podobne ako u *KP*, aj teplotná závislosť prahového napätia  $U_{\text{TH}}$  je spôsobená teplotnou závislosť ou veličín, ktoré ho definujú, a to najmä flat-band napätia  $U_{\text{FB}}$  a potenciálu substrátu  $\Phi_{\text{p}}$ . V konečnom dôsledku je táto závislosť pre všetky typy MOS tranzistorov lineárna [1], preto je v praxi používaný a aj v datasheetoch výrobcov uvádzaný tzv. *teplotný koeficient prahového napätia*  $\Delta U_{\text{TH}}/\Delta T$ . Jeho hodnota môže byť kladná i záporná a zvyčajne je rovná rádovo jednotkám mV/K. Lineárna závislosť sa potom definuje ako:

$$U_{\rm TH}(T) = U_{\rm TH}(T_0) + \frac{\Delta U_{\rm TH}}{\Delta T}(T - T_0)$$
(2.21)

## **3 OPTIMALIZÁCIA PARAMETROV**

### 3.1 Princíp optimalizačnej metódy

Pod optimalizačnou metódou sa rozumie numerická technika, ktorá sa snaží o čo najlepšie priblíženie sa dát vypočítaných pomocou rovníc modelu, ku dátam získaných v experimentálnom meraní. Jej výsledkom je súbor parametrov, použitých v týchto rovniciach, kedy je dosiahnutý najmenší súčet kvadratických odchýlok vypočítaných dát od dát zmeraných [5].

Pred jej použitím je potrebné určiť počiatočný odhad parametrov, z ktorým sa po početných iteráciách určia parametre optimálne. Poznať správny, ideálne čo najpresnejší počiatočný odhad parametrov je dôležité, pretože jeho čisto náhodná voľba môže viesť k predĺženiu času výpočtu alebo k takému výsledku, kedy je síce dosiahnuté dobré priblíženie vypočítaných dát ku zmeraným, ale súbor optimalizovaných parametrov obsahuje fyzikálne nereálne hodnoty.

## 3.2 Matematická definícia [1]

Súbor parametrov modelu, ktoré majú byť optimalizované, predstavuje n-rozmerný vektor **p**, definovaný ako:

$$\mathbf{p} = \left[p_1, p_2, \cdots, p_j, \cdots p_n\right]^T \tag{3.1}$$

kde  $p_j$  je hodnota *j*-teho parametra, *n* je celkový počet parametrov. Funkciu, ktorá vyjadruje svojou hodnotou mieru nesúladu medzi nameranými a simulovanými dátami nazývame *účelová* funkcia  $F(\mathbf{p})$  [5]. Optimálne hodnoty parametrov sa nachádzajú v bode  $\mathbf{p}^*$ , kedy dosahuje *F* svojho globálneho minima. Keďže priebeh účelovej funkcie  $F(\mathbf{p})$  nie je zvyčajne dopredu známy, nemožno jednoznačne určiť, či nájdené minimum je skutočne globálne. V praxi je pre to optimalizácia opakuje niekoľko krát, každý raz s iným počiatočným odhadom parametrov  $\mathbf{p}$  a hľadá sa taký súbor optimalizovaných parametrov, z ktorého vychádza najmenšia hodnota funkcie  $F(\mathbf{p})$ .

Pre účely získania optimálnych parametrov modelu sa ako účelová funkcia najčastejšie využíva funkcia počítajúca *súčet kvadratických odchýlok* (z angl. *least-square function*) definovaná ako:

$$F(\mathbf{p}) = \sum_{i=1}^{m} w_i [r_i(\mathbf{p})]^2.$$
 (3.2)

*r*<sub>i</sub> je *chybová* funkcia počítajúca *absolútnu* odchýlku:

$$r_i(\mathbf{p}) = y(\mathbf{p}, \mathbf{x}_i) - y_{\text{mer}}(i)$$
(3.3)

 $w_i$  je váha, pomocou ktorej je možné priradiť údajom z určitej oblasti väčšiu váhu, ako ostatným, čím sa model v tejto oblasti stáva presnejším.  $y_{mer}(i)$  predstavuje nameranú hodnotu veličiny, v bode *i* a  $y(\mathbf{p}, \mathbf{x}_i)$  hodnoty vypočítané modelom, ktorého vstupmi sú vektor parametrov  $\mathbf{p}$  a nezávislá vstupná premenná  $\mathbf{x}_i$ . Vydelením rovnice (3) hodnotou  $y_{mer}(i)$  vznikne vzťah pre chybovú funkciu  $r_i$  počítajúcu *relatívmu* odchýlku, definovanú vzťahom:

$$r_i(\mathbf{p}) = \frac{y(\mathbf{p}, \mathbf{x}_i) - y_{\text{mer}}(i)}{y_{\text{mer}}(i)}$$
(3.4)

Po minimalizácii účelovej funkcie je možné vypočítať celkovú chybu, podľa rovnice:

$$E = \sqrt{\frac{F(\mathbf{p})}{m}} \tag{3.5}$$

kde *m* je počet zmeraných bodov. Chyba vypočítaná podľa rovnice 3.5 predstavuje odmocninu z strednej hodnoty kvadratických odchýlok, ktorá je objektívnym kritériom pre kvantitatívne vyjadrenie miery nezhody medzi nameranými a simulovanými dátami.

Moderné softvérové nástroje určené pre optimalizáciu parametrov modelu, zvané *optimalizátory* (z angl. *optimizer*), využívajú pre samotné hľadanie minima účelovej funkcie robustné algoritmy, napr. *metódu najstrmšieho zostupu, Levenberg – Marquardtovu metódu, Gauss – Newtonovu metódu* a iné. Rozbor týchto algoritmov nie je súčasťou tejto práce.

## 3.3 Ošetrenie záporných hodnôt

V niektorých prípadoch, napriek všetkej snahe nájsť vhodný počiatočný odhad parametrov, môže nastať situácia, že po optimalizácii má niektorý z parametrov zápornú hodnotu, aj keď tá nemá žiadny fyzikálny význam (napr. záporná hodnota odporu  $R_D$  či  $R_S$ ). Tejto situácii možno ľahko predísť transformáciou daného parametra p  $\rightarrow \ln(p)$ . Optimalizačný algoritmus teda hľadá optimálnu hodnotu logaritmu daného parametra, ktorá sa pred použitím v rovniciach modelu v každej iterácii opäť prevedie pomocou exponenciálnej funkcie do pôvodnej podoby. Obor hodnôt exponenciálnej funkcie množina kladných reálnych čísel, a teda aj parameter p bude z tejto množiny.

# 4 REALIZÁCIA MODELOV

Na základe zadania firmy Honeywell boli realizované modely pre tieto tri tranzistory:

- FDMC89521L (NMOS) firmy Fairchild Semiconductor.
- MGSF2N02EL (NMOS) firmy ON Semiconductor.
- DMG2305UX (PMOS) firmy Diodes Incorporated.

Všetky sa radia medzi diskrétne tranzistory obohacovacieho typu, t. j. s indukovaným kanálom. Určené sú pre rôzne druhy výkonových aplikácií, napr. spínanie záťaží, DC-DC meniče, power management a iné. Výpis ich najdôležitejších parametrov je uvedený v nasledujúcej tabuľke 4

			FDMC89521L	MGSF2N02EL	DMG2305UX
$U_{ m DSmax}$	- [17]		60	20	-20
$U_{ m GSmax}$			±20	$\pm 8$	$\pm 8$
<i>I</i> <sub>Dmax</sub>	[ 4 ]	kontinuálny	8,2	2,8	-4,2
	[A]	pulzný	40	5,0	-10
$U_{ m TH}$	[V]	minimálne	1	0,5	-0,5
		typické	1,9	-	-
		maximálne	3	1,0	-0,9
$\frac{\Delta U_{\rm TH}}{\Delta T}$	[mV/°C]		-6	-2,3	-

Tabuľka 4Vybrané informácie o modelovaných tranzistoroch [14]-[16].

Výrobcovia týchto tranzistorov umožňujú na svojich stránkach stiahnutie originálnych modelov, tie však často nie sú dostatočne presné. Simulácie s použitím týchto modelov potom nezodpovedajú hodnotám a charakteristikám, ktoré sú uvedené v datasheetoch. Napr. simulovaním výstupných charakteristík tranzistora FDMC89521L s použitím výrobcom dodávaného BSIM3 modelu v programe PSpice (obr. 8) sa ukázalo, že rozdiel medzi hodnotami prúdu  $I_D$  zo simulácie a datasheetu môže dosiahnuť až takmer 5 A.

Pri výbere vhodného modelu pre riešenie v tejto práci pripadali do úvahy SPICE model LEVEL1 a semi-empirický SPICE model LEVEL3. S modelom LEVEL3 napriek tomu, že obsahuje viac stupňov voľnosti, a teda by s ním zrejme bolo možné dosiahnuť presnejšie priblíženie sa meraným charakteristikám, nebol dosiahnutý požadovaný výsledok, preto je riešenie postavené na modeli LEVEL1.



Obrázok 8 Porovnanie výstupnej charakteristiky tranzistora FDMC89521L z datasheetu so simuláciou výrobcom dodávaného modelu BSIM3 v programe PSpice.

## 4.1 Optimalizácia v programe Matlab

Optimalizácia parametrov je riešená jednoduchým kódom v programe Matlab. Jeho princíp a štruktúra (obr. 9) sú podobné ako v profesionálnych optimalizačných nástrojoch. Zdrojové kódy sú uvedené v prílohe A.



Obrázok 9 Princíp fungovania optimalizačného programu.

#### 4.1.1 Extrakcia hodnôt z A-V charakteristík

Jedným zo vstupov pre optimalizačný program je sada výstupných A-V charakteristík tranzistora, teda závislosť prúdu  $I_D$  na napätí  $U_{DS}$ , pri rôznych napätiach  $U_{GS}$ . Tieto charakteristiky sú dostupné v podobe grafov v datasheete výrobcu každého tranzistora. Hodnoty z týchto grafov boli získané manuálnym "navzorkovaním" vo voľne dostupnom programe WebPlotDigitizer [17]. Príklad vzorkovania výstupnej charakteristiky tranzistora FDMC89521L je na obr. 10.

WebPlotDigitizer umožňuje uložiť hodnoty z každej krivky do samostatného textového súboru. Tieto sú následne zjednotené do jediného súboru data.txt, kde 1. stĺpec obsahuje hodnoty napätia  $U_D$ , 2. stĺpec prúd  $I_D$  a 3. napätie  $U_G$ .



Obrázok 10 Vzorkovanie výstupnej A-V charakteristiky tranzistora FDMC89521L v programe WebPlotDigitizer.

#### 4.1.2 Minimalizácia funkcie errorI.m

Funkcia errorI.m predstavuje účelovú funkciu (viď kapitola 3.2), ktorej návratová hodnota je súčet absolútnych kvadratických odchýlok prúdu  $I_D$  vypočítaného pomocou modelových rovníc 2.1 a 2.2 od hodnôt v súbore data.txt. Pre minimalizáciu funkcie účelovej funkcie errorI.m je použitá vstavaná funkcia programu Matlab – fminsearch, ktorá využíva Nelder-Meadov algoritmus.

Je dôležité, aby bol prúd  $I_D$  počítaný z takých napätí  $U_{DS}$  a  $U_{GS}$ , ku ktorým sa viaže navzorkovaný prúd vo vstupnom súbore. Tieto napätia však nie sú známe, pretože hodnoty z datasheetu patria napätiam prítomných na vonkajších svorkách tranzistora. Je preto potrebné ich najprv vypočítať pomocou vzťahov 2.3 a 2.4, čím je zároveň zohľadnený vplyv odporov  $R_D$  a  $R_S$ . Táto úprava spôsobí, že ostatné parametre budú mať po optimalizácii také hodnoty, ako by mal mať tranzistor väčšiu strmosť, pretože sa porovnáva de facto rovnaký prúd  $I_D$ , ale pri nižších napätiach  $U_{DS}$  a  $U_{GS}$ . Toto ale v simulátore kompenzuje práve prítomnosť odporov  $R_D$  a  $R_S$ . Aby nenastal prípad, že po optimalizácii bude mať niektorý z odporov zápornú hodnotu, je využitá transformácia exponenciálnou funkciou (viď kapitola 3.3).

#### 4.1.3 Počiatočný odhad parametrov

Pre odhad počiatočných hodnôt parametrov *KP* a  $U_{\text{TH}}$  bola použitá metóda ich extrakcie z prenosovej charakteristiky v saturačnej oblasti [8]. Úpravou rovnice 2.1, zanedbaním  $\lambda$  a položením W = L môže byť prúd  $I_{\text{D}}$  vyjadrený nasledovne:

$$\sqrt{I_{\rm D}} = \sqrt{\frac{KP}{2}} \left( U_{\rm GS} - U_{\rm TH} \right) \tag{4.1}$$

čo predstavuje lineárnu závislosť, z ktorej je možné vyriešením sústavy odvodiť vzťah pre napätie  $U_{\text{TH}}$ :

$$U_{\rm TH} = \frac{U_{\rm GS1} - \sqrt{\frac{I_{\rm D1}}{I_{\rm D2}}} U_{\rm GS2}}{1 - \sqrt{\frac{I_{\rm D1}}{I_{\rm D2}}}}$$
(4.2)

kde  $I_{D1}$  a  $I_{D2}$  je vhodné vybrať také, aby platilo  $I_{D2} = 4I_{D1}$ . Po nájdení hodnoty  $U_{TH}$  je možné dosadením do rovnice 4.1 získať aj hodnotu *KP*.

Počiatočný odhad parametra  $\lambda$  je možné získať extrakciou zo saturačnej oblasti výstupnej charakteristiky ( $U_{DS} > U_{DSsat}$ ) použitím vzťahu [4]:

$$\lambda \simeq \frac{1}{r_{\rm DS}I_{\rm D}} = \frac{g_{\rm DS}}{I_{\rm D}} = \frac{\frac{\Delta I_{\rm D}}{\Delta U_{\rm DS}}}{I_{\rm D}}$$
(4.3)

Počiatočné hodnoty parametrov získané vyššie uvedenými postupmi pre všetky tri modelované tranzistory sú uvedené v tabuľke 5. Počiatočné hodnoty odporov  $R_D$  a  $R_S$  boli odhadnuté experimentálne, rádovo v jednotkách až desiatkach m $\Omega$ . V tabuľke 6 sú uvedené výsledné parametre po optimalizácii.

Tabuľka 5Počiatočné hodnoty parametrov tranzistorov.

		FDMC89521L	MGSF2N02EL	DMG2305UX
$U_{ m TH}$	[V]	2,41	1,09	-0,63
KP	$[A/V^2]$	23	11	13
λ	[V <sup>-1</sup> ]	0,047	0,014	0,02

		FDMC89521L	MGSF2N02EL	DMG2305UX
$U_{ m TH}$	[V]	2,738	1,054	-0,632
KP	$[A/V^2]$	59,50	14,41	21,46
λ	$[V^{-1}]$	0,051	0,054	0,01*
$R_{\rm D}$	[0]	1,554.10-14	2,503	12,27
$R_{\rm S}$	[11122]	10,722	49,188	17,23

Tabuľka 6Parametre tranzistorov po optimalizácii.

Predpokladom pre správnu optimalizáciu sú relevantné údaje z datasheetu. Výstupná charakteristika tranzistora DMG2305UX (obr. 11) je však zjavne chybná, pretože krivky pre prúd  $I_D$  v saturácii pri napätiach  $U_{GS}$  -1,2 a -1,5 V majú kladný sklon, pri napätí  $U_{GS}$  1,8 V nulový sklon pri  $U_{GS}$  -2 V dokonca záporný. Tieto chybné hodnoty teda neboli pri optimalizácii použité. Keďže ide o oblasť saturácie, optimalizačný program nemal dostatok údajov pre správne určenie parametra  $\lambda$ , preto bola pri tomto tranzistore jeho hodnota určená experimentálne.



Obrázok 11 Výstupná charakteristika tranzistora DMG2305UX prevzatá z [16].

## 4.2 Modely pre program SystemVision

Jadrom programu SystemVision je SPICE simulátor Eldo. Modely súčiastok je preto potrebné do neho vkladať v textovej podobe v jazyku SPICE. Pri ich vytváraní sa vychádzalo z dokumentácie programu SystemVision [10].

SystemVision neumožňuje pre model LEVEL1 špecifikovať teplotný koeficient prahového napätia  $\Delta U_{\text{TH}}/\Delta T$  [10] a ani silne teplotne závislých odporov  $R_{\text{D}}$  a  $R_{\text{S}}$ , teda zmeny vplyvom teploty sú vyjadrené len zmenou parametra *KP* podľa rovnice 2.20.

Výrobné tolerancie sú špecifikované pre prahové napätie  $U_{\text{TH}}$  a väčší z odporov  $R_{\text{D}}$  a  $R_{\text{S}}$ , pri ktorom sa predpokladá rovnaký tolerančný interval, ako parametra  $r_{\text{DS(on)}}$ , ktorý je uvádzaný v datasheetoch. Keďže je použité normálne rozloženie hustoty pravdepodobnosti, ktoré počíta s veľkosťou tolerančného intervalu  $\pm 3\sigma$ , sú hodnoty tolerancií z datasheetu vydelené tromi. Prehľad je uvedený v nasledujúcej tabuľke.

		FDMC89521L		MGSF2N02EL		DMG2305UX	
		NOM	TOL	NOM	TOL	NOM	TOL
$U_{\rm TH}$	V	2,738	0,33	1,054	0,17	-0,632	-0,13
$R_{\rm D}$	$m\Omega$	1,554.10-14	-	2,503	-	12.27	-
$R_{\rm S}$	$m\Omega$	10,722	2	49,188	3,33	17.23	4

Tabuľka 7Prehľad nominálnych hodnôt vybraných parametrov a ich absolútnych tolerancií.

Výsledná textová podoba modelov tranzistorov je uvedená v prílohe **B**. Každý tranzistor je umiestnený vo vlastnom samostatnom makroobvode čo je potrebné, aby mohol byť priradený troj-vývodovej schematickej značke, nakoľko definícia .model počíta s tým, že tranzistor má vyvedený aj bulk, ktorý je u diskrétnych tranzistorov pevne spojený so source. V rámci makroobvodu sú source a bulk zapojené do spoločného uzla číslo 3.



Obrázok 12 Schematické značky tranzistora NMOS (vľavo) a PMOS (vpravo) vytvorené v editore SystemVision.

# 5 SIMULÁCIA TRANZISTOROV

Správnosť vytvorených modelov bola overená simuláciami v programe SystemVision a porovnaním príslušných charakteristík s datasheetovými údajmi. V nasledujúcich grafoch sú vždy čiernou farbou vykreslené krivky z datasheetu, červenou zo simulácie.

## 5.1 Výstupné charakteristiky



Obrázok 13 Simulácia výstupnej charakteristiky tranzistora FDMC89521L.



Obrázok 14 Simulácia výstupnej charakteristiky tranzistora MSGF2N02EL.



Obrázok 15 Simulácia výstupnej charakteristiky tranzistora DMG2305UX.

Na základe výsledkov simulácií je možné konštatovať, že realizované modely NMOS tranzistorov FDMC89521L a MSGF2N02EL sú správne, nakoľko bolo dosiahnuté veľmi dobré priblíženie sa ich simulovanej výstupnej charakteristiky k hodnotám z datasheetu (obr. 13 a 14). Prítomné odchýlky najmä v oblasti prechodu medzi lineárnym a saturačným režimom možno pripísať jednoduchosti použitého modelu a teda nízkemu počtu stupňov voľnosti.

U PMOS tranzistora DMG2305UX je naopak priblíženie nedostatočné (obr. 15), najmä pri prvých dvoch krivkách pri napätí  $U_{GS} = -1,2$  a -1,5 V. Dôvodom môže byť okrem spomínanej jednoduchosti modelu LEVEL1 taktiež pochybná relevantnosť výstupnej charakteristiky v datasheete tranzistora (viď obr. 11), na základe ktorej boli identifikované parametre modelu.

## 5.2 Prenosové charakteristiky

U prenosových charakteristík bol dosiahnuté uspokojivého priblíženia len v prípade NMOS tranzistora FDMC89521L (obr. 16). U prenosovej charakteristiky tranzistora NMOS MGSF2N02EL (obr. 17) a PMOS DMG2305UX (obr. 18) je evidentný posun simulovanej krivky voči krivke z datasheetu po napäťovej ose, čo možno vysvetliť tým, že v ich datasheete je uvedená prenosová charakteristika získaná meraním iného kusu rovnakého tranzistora, ktorý má v rámci výrobnej tolerancie iné prahové napätie  $U_{TH}$  ako kus, meraním ktorého bola získaná výstupná charakteristika a z ktorej boli optimalizáciou získané parametre modelu tranzistora. Na celkovú odchýlku má taktiež vplyv jednoduchosť modelu LEVEL1.



Obrázok 16 Simulácia prenosovej charakteristiky tranzistora FDMC89521L.



Obrázok 17 Simulácia prenosovej charakteristiky tranzistora MGSF2N02EL.



Obrázok 18 Simulácia prenosovej charakteristiky tranzistora DMG2305UX.

## 5.3 Prenosové charakteristiky s teplotnou závislosťou



Obrázok 19 Simulácia prenosovej charakteristiky tranzistora MGSF2N02EL s krokovaním teploty.

Overenie vplyvu teploty na prenosovú charakteristiku tranzistora bolo vykonané simuláciou tranzistora MGSF2N02EL (obr. 19). Simuláciou sa potvrdil predpoklad, že

vplyv teploty je u realizovaných modelov tranzistorov zahrnutý nedostatočne, nakoľko program SystemVision neumožňuje špecifikovať pre model LEVEL1 teplotný koeficient prahového napätia  $\Delta U_{\text{TH}}/\Delta T$  a teplotné koeficienty odporov  $R_{\text{D}}$  a  $R_{\text{S}}$ .

## 6 ZÁVER

Úlohou tejto bakalárskej práce bolo preštudovať metódy modelovania tranzistoru MOS, vrátane vplyvu výrobných tolerancií a teploty, a vybranú metódu použiť pre vytvorenie SPICE modelov pre DC analýzu troch konkrétnych tranzistorov pre použitie v programe SystemVision.

Bol zvolený model SPICE LEVEL1 s uvážením matematických vzťahov popisujúcich chovanie vnútorného tranzistora a dvoch parazitných javov – modulácia dĺžky kanálu a nenulový odpor oblastí drain a source.

Parametre týchto rovníc (*KP*,  $U_{\text{TH}}$ ,  $\lambda$ ,  $R_{\text{S}}$ ,  $R_{\text{D}}$ ) boli získané optimalizačnou metódou v programe Matlab – hľadaním minima účelovej funkcie počítajúcej súčet absolútnych kvadratických odchýlok prúdu  $I_{\text{D}}$ , vypočítaného pomocou modelových rovníc, od výrobcami udávaných A-V charakteristík dostupných v datasheetoch daných tranzistorov. S použitím týchto parametrov boli vytvorené 3 samostatné modely v podobe netlistu pre simulátory SPICE, s uvážením vplyvu výrobných tolerancií a teploty tak, ako to umožňuje použitý model a program SystemVision.

Simuláciami v programe SystemVision bolo zistené, že realizované modely NMOS tranzistorov sú veľmi presné z hľadiska priblíženia sa simulovanej výstupnej charakteristiky, ku výstupným charakteristikám uvádzaným v datasheetoch. Naopak, simulované výstupné charakteristiky zadaného tranzistora PMOS nezodpovedajú priebehom z jeho datasheetu. Dôvodom môže byť prílišná jednoduchosť použitého modelu, ktorý nepopisuje všetky javy týkajúce sa tohto tranzistora, ale aj možnosť, že údaje v datasheete sú chybné, na základe čoho boli identifikované chybné parametre.

Z hľadiska modelovania vplyvu teploty na vlastnosti tranzistora nie sú realizované modely uspokojivé, nakoľko v modeli LEVEL1 nie je možné špecifikovať teplotné koeficienty všetkých jeho teplotne závislých parametrov, najmä prahového napätia  $U_{\rm TH}$ , ktorého teplotný koeficient je dostupný v datasheetoch.

Na druhú stranu je jednoduchosť použitého modelu LEVEL1 v tom, že identifikácia modelových parametrov tranzistora je veľmi rýchla a potrebným vstupom je len zmeraná, resp. v datasheete prítomná výstupná charakteristika

Predpokladom pre ďalšie zvyšovanie presnosti a platnosti realizovaných modelov je každopádne použitie komplexnejšieho modelu, napríklad SPICE LEVEL3, resp. jeho modifikovanú verziu SystemVision LEVEL13, ktorý okrem pokročilejšej technike modelovania prúdu *I*<sub>D</sub> tranzistora obsahuje aj širšie možnosti modelovania teplotných závislostí.

# LITERATÚRA

- [1] ARORA, N. *MOSFET Modeling for VLSI Simulation: Theory and Practice*. Singapore: World Scientific Publishing, 2007, 633 s. ISBN 978-981-256-862-5
- [2] LIOU, J. J., ORTIZ-CONDE, A., GARCIA-SANCHEZ, F. Analysis and design of MOSFETs: modeling, simulation and parameter extraction. Boston, MA: Kluwer Academic Publishers, 1998, xiv, 349 s. ISBN 0-412-14601-0.
- [3] BOUŠEK, J., KOSINA, P., MOJROVÁ, B. *Elektronické součástky* [elektronické skriptum]. Vysoké učení technické, Fakulta elektrotechniky a komunikačních technologíí, 2015. 209 s. [cit. 2015-12-14]. Dostupné z: https://www.vutbr.cz/elearning/mod/resource/view.php?id=309039
- [4] KLEDROWETZ, V., HÁZE, J. Návrh analogových integrovaných obvodů [elektronické skriptum]. Vysoké učení technické, Fakulta elektrotechniky a komunikačních technologíí, 2015. 122 s. [cit. 2015-12-14]. Dostupné z: https://www.vutbr.cz/elearning/file.php/148722/Haze\_Kledrowetz\_BNAO.pdf
- [5] KOLKA, Z. Počítačové řešení elektronických obvodů [elektronické skriptum]. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií. 2007, 196 s. [cit. 2015-12-14]. Dostupné z: https://moodle.vutbr.cz/file.php/160635/skripta/BREO.pdf.
- [6] SHICHMAN, H., HODGES, D. A. Modeling and simulation of insulated-gate field-effect transistor switching circuits. *IEEE Journal of Solid-State Circuits* [online]. USA: IEEE, 9680, 3(3): 285-289 [cit. 2015-12-16]. DOI: 10.1109/JSSC.1968.1049902. ISSN 0018-9200. Dostupné z: https://ieeexplore.ieee.org/iel5/4/22505/01049902.pdf
- [7] Portál BSIM Group [online]. [cit. 2015-12-14]. Dostupné z: http:// http://bsim.berkeley.edu/
- [8] MASSOBRIO, G., ANTOGNETTI, P. Semiconductor Device Modeling With SPICE. Second Edition. New York: McGraw-Hill, 1993, 479 s. ISBN 978-0071349550.
- [9] VLADIMIRESCU, A., L. The Simulation of MOS Integrated Circuit Using SPICE2 [online]. Berkeley, CA: University of California, College of Engineering, 1980, 66 s., [cit. 2016-05-19]. Dostupné z: http://www.eecs.berkeley.edu/Pubs/TechRpts/1980/ERL-80-7.pdf
- [10] SystemVision SPICE Reference, Software Version 5.7. Wilsonville, OR: Mentor Graphics Corporation, 2010, 367 s., [cit. 2015-12-14]. Dostupné ako súčasť dokumentácie programu SystemVision.
- [11] Star-Hspice Manual [online]. Fremont: Avant! Corporation, 1998, 1714 s. [cit. 2015-12-14]. Dostupné z: http://www.seas.harvard.edu/courses/es154/Star-Hspice.pdf
- [12] PSpice A/D Reference Guide. San Jose: Cadence Design Systems. 2014, 552 s., [cit. 2015-12-14]. Dostupné ako súčasť dokumentácie softwareového balíka Orcad Capture.
- [13] TERRYSSW. Re: SS, TT, FF corner [prispevok v diskusnim fóre]. V: What are the differences between SS, TT, FF corners? [online]. 06. 02. 2005, 11:09 [cit. 2016-05-18]. Dostupné z: http://www.edaboard.com/thread31030.html#post143725
- [14] Fairchild Semiconductor, "Dual N-Channel PowerTrench® MOSFET", FDMC89521L datasheet, Júl 2013 [online]. [cit. 2015-12-16]. Dostupné z: https://www.fairchildsemi.com/datasheets/FD/FDMC89521L.pdf

- [15] ON Semiconductor, "Power MOSFET", MGSF2N02EL datasheet, Január 2014, Rev. 4. [online]. [cit. 2016-05-25]. Dostupné z: http://www.onsemi.com/pub\_link/Collateral/MGSF2N02EL-D.PDF
- [16] Diodes Incorporated, "P-CHANNEL ENHANCEMENT MODE MOSFET", DMG2305UX datasheet, Apríl 2016, Rev. 5. [online]. [cit. 2016-05-25]. Dostupné z: http://www.diodes.com/\_files/datasheets/DMG2305UX.pdf
- [17] ROHATGI, A. *WebPlotDigitizer* [software]. Verzia: 3.8 [cit. 2016-03-05]. Dostupné z: http://arohatgi.info/WebPlotDigitizer

# ZOZNAM SYMBOLOV, VELIČÍN, SKRATIEK

$I_{\rm D}$	Elektrický prúd drain prechádzajúci tranzistorom.
$U_{ m BS}$	Napätie medzi bulk a source.
$U_{ m GS}$	Napätie medzi gate a source vnútorného tranzistora.
$U_{ m DS}$	Napätie medzi drain a source vnútorného tranzistora.
$U_{ m DSsat}$	Saturačné napätie tranzistora.
$U_{ m G}$	Napätie prítomné na vonkajšom termináli gate.
$U_{\mathrm{D}}$	Napätie prítomné na vonkajšom termináli drain.
$U_{ m TH}$	Prahové napätie tranzistora.
$U_{ m T0}$	Prahové napätie tranzistora pri $UBS = 0$ V.
$U_{ m FB}$	Flat-band napätie.
$arPhi_{ m p}$	potenciál substrátu.
$\mu_0$	Pohyblivosť nosičov náboja.
$C_{\mathrm{ox}}$	Kapacita izolačného oxidu.
KP	Transkonduktančný parameter.
W	Šírka kanálu tranzistora.
L	Dĺžka kanálu tranzistora.
$N_{ m A}$	Koncentrácia dopantu.
ni	Intrinzická koncentrácia nosičov.
$X_{ m j}$	Hĺbka <i>pn</i> prechodu.
V <sub>max</sub>	Maximálna rýchlosť nosičov.
γ	Body-effect parameter.
λ	Parameter modulácie dĺžky kanálu.
$\delta$	Parameter efektu úzkeho kanála.
η	Parameter závislosti $U_{\text{TH}}$ na $U_{\text{DS}}$ .
$\theta$	Parameter modulácie pohyblivosti.
Κ	Činiteľ saturačného poľa.
Rs	Odpor oblasti source.
$R_{\rm D}$	Odpor oblasti drain.
m	Teplotný exponent pohyblivosti.

- *T* Aktuálna teplota.
- *T*<sub>0</sub> Nominálna teplota.
- *E*<sub>p</sub> Laterálne elektrické pole.
- *F*<sub>B</sub> Koeficient Taylorovho rozvoja náboja substrátu.
- *F*<sub>s</sub> Člen vyjadrujúci efekt krátkeho kanála.
- $F_{\rm n}$  Člen vyjadrujúci efekt úzkeho kanála.
- MOSFET Tranzistor riadený poľom s hradlovou oxidovou vrstvou.
- CMOS Technológia Complementary Metal Oxide Semiconductor.
- NMOS MOS tranzistor s kanálom vodivosti typu n.
- PMOS MOS tranzistor s kanálom vodivosti typu p.
- IGFET Tranzistor riadený poľom s izolovaným hradlo.
- SPICE Simulation Program with Integrated Circuit Emphasis.

# A ZDROJOVÉ KÓDY MATLAB

## A.1 optimalizacia.m

```
%data z datasheetu
data = load('MGSF2N02EL.txt');
N = size(data,1);
%pociatocny odhad
M0(1) = 13; %KP
M0(2) = 0.7; %VT0
M0(3) = log(0.02); %LAMBDA
M0(4) = log(0.010); %ln(RS)
M0(5) = log(0.010); %ln(RD)
[M,F] = fminsearch('errorI',M0,options,data);
%zobrazenie
PlotI(data,M);
```

## A.2 errorI.m

```
function [e] = errorI(M, data)
e = 0;
N = size(data, 1);
Vd = data(:,1);
Id = data(:,2);
Vg = data(:,3);
KP = M(1);
VT0 = M(2);
LAMBDA = \exp(M(3));
RS = exp(M(4));
RD = exp(M(5));
Vds = Vd - Id.*(RS+RD);
Vqs = Vq - Id.*RS;
for i = 1:N
        if Vds(i) < (Vqs(i)-VT0) %linearna oblast</pre>
            I = KP*(Vqs(i) - VT0 - (Vds(i)/2))*Vds(i)*(1+LAMBDA*Vds(i));
            abs = I - Id(i);
            e = e + (abs^{2});
        else
                                          %saturacna oblast
            I = (KP/2) * ((Vgs(i) - VT0)^2) * (1+LAMBDA*Vds(i));
            abs = I - Id(i);
            e = e + (abs^{2});
        end
end
```

## **B** MODELY TRANZISTOROV SPICE

```
.SUBCKT MGSF2N02EL 1 2 3
M1 1 2 3 3 mosfet
.MODEL mosfet NMOS (
+ KP=14.41
+ VTO=1.054 dev/gauss=0.17
+ LAMBDA=0.054
+ RS=49.188m dev/gauss=3.33m
+ RD=2.503m )
.ENDS
.SUBCKT FDMC89521L 1 2 3
M1 1 2 3 3 mosfet
.MODEL mosfet NMOS (
+ KP=59.5
+ VTO=2.738 dev/gauss=0.33
+ LAMBDA=0.051
+ RS=10.722m dev/gauss=2m
+ RD=1.554e-17 )
.ENDS
.SUBCKT DMG2305UX 1 2 3
M1 1 2 3 3 mosfet
.MODEL mosfet PMOS (
+ KP=22.03
+ VTO=-0.63 dev/gauss=0.13
+ LAMBDA=0.01
+ RS=17.23m dev/gauss=4m
+ RD=12.27m )
.ENDS
```