Výukový systém s hradlovým polem pro předmět Číslicová a mikroprocesorová technika I

Petr Dvořák

Bakalářská práce

Development System for Subject Digital and Microprocesors Technique I

Anotace:

Cílem této bakalářské práce bylo navrhnout a realizovat laboratorní stanoviště s hradlovým polem pro předmět Číslicová a mikroprocesorová technika I. První část této práce je zaměřena na teoretické seznámení s problematikou hradlových polí. Následuje rozbor jednotlivých bloků laboratorního stanoviště a v poslední části jsou zpracovány návody a rozbory laboratorních úloh pro výuku předmětu Číslicová a mikroprocesorová technika I.

Abstract:

The aim of this thesis was to suggest and build a laboratory station with a grate array for the subject of Digital and Microprocesors Technique I. The first part of this thesis focuses on the theoretical presentation of the topic of gate arrays. An analysis of the individual blocks of the laboratory station follows and the last part presents manuals and analyses of laboratory tasks for teaching the subject of Digital and Microprocesors Technique I.

Klíčová slova

A/D převodník, Čítač, D/A převodník, FPGA, Kombinační logické obvody, Sekvenční logické obvody, Vývojové prostředí.

Keywords

A/D Converter, Counter, D/A Converter, FPGA, Combinational Logic Circuits, Sequential Logic Circuits, Integrated Development Environment.

Jazyk práce: čeština

Datum vytvoření / odevzdání či podání práce: 29. 4. 2016

Obhajoba závěrečné práce

• Obhajoba proběhla 31. 5. 2016
• Vedoucí: Martin Sobek
• Oponent: Petr Palacký

VŠB - Technická univerzita Ostrava

Fakulta elektrotechniky a informatiky

Bakalářský studijní program / obor:
Elektrotechnika / Aplikovaná elektronika