Digitální modulace a demodulace s podporou hradlovými poli FPGA

Ing. Jiří SVĚTLÍK

Diplomová práce

Digital modulation and demodulation with support gate array FPGA

Anotace:

Práce se zabývá digitální modulací a demodulací s podporou hradlovými poli FPGA. V začátku práce je rozebrána digitální modulace PCM včetně zrychlení pomocí adaptivních metod a robustního kódování. Dále je v práci uveden rozbor vlastností kódových zabezpečení cyklických kódů pro opravování plánovaného počtu chyb a rozbor systematického cyklického kódu (12,8). Dále je zde popisováno zapojení kodéru a dekodéru pro systematický cyklický kód (12,8). Následně je tento kodér a dekodér realizovaný v prostředí Quartus II od firmy Altera. V závěru práce je uvedeno ověření funkčnosti kodéru a dekodéru pro kód (12,8).

Abstract:

This work deals with digital modulation and demodulation with the support of gate arrays FPGAs. In the beginning of the work is analyzed PCM digital modulation, including acceleration techniques using adaptive and robust coding. Next part is about characteristics of code security analysis of cyclic codes for renovation of the planned number of mistakes and analysis of the systematic cyclic code (12.8). Next part work is about integration the encoder and decoder for a systematic cyclic code (12.8). After described integration is encoder and decoder implemented in development environment of Quartus II from Altera Company. In conclusion it is shown testing the functionality of the encoder and decoder for the code (12.8).

Klíčová slova

Pulzní kódová modulace, Meggitův dekodér, systematický cyklický kód, digitální modulace, digitální demodulace, FPGA, LSFR

Jazyk práce: čeština

Datum vytvoření / odevzdání či podání práce: 7. 6. 2010

Identifikátor: 16558

Obhajoba závěrečné práce

• Obhajoba proběhla 21. 6. 2010
• Vedoucí: prof. Ing. Karel Vlček, CSc.

Univerzita Tomáše Bati ve Zlíně

Fakulta aplikované informatiky

Magisterský studijní program / obor:
Inženýrská informatika / Počítačové a komunikační systémy