Digitální modulace a demodulace s podporou hradlovými poli FPGA

Ing. Jiří SVĚTLÍK

Master's thesis

Digital modulation and demodulation with support gate array FPGA

Abstract:

Práce se zabývá digitální modulací a demodulací s podporou hradlovými poli FPGA. V začátku práce je rozebrána digitální modulace PCM včetně zrychlení pomocí adaptivních metod a robustního kódování. Dále je v práci uveden rozbor vlastností kódových zabezpečení cyklických kódů pro opravování plánovaného počtu chyb a rozbor systematického cyklického kódu (12,8). Dále je zde popisováno zapojení kodéru a dekodéru pro systematický cyklický kód (12,8). Následně je tento kodér a dekodér realizovaný v prostředí Quartus II od firmy Altera. V závěru práce je uvedeno ověření funkčnosti kodéru a dekodéru pro kód (12,8).

Abstract:

This work deals with digital modulation and demodulation with the support of gate arrays FPGAs. In the beginning of the work is analyzed PCM digital modulation, including acceleration techniques using adaptive and robust coding. Next part is about characteristics of code security analysis of cyclic codes for renovation of the planned number of mistakes and analysis of the systematic cyclic code (12.8). Next part work is about integration the encoder and decoder for a systematic cyclic code (12.8). After described integration is encoder and decoder implemented in development environment of Quartus II from Altera Company. In conclusion it is shown testing the functionality of the encoder and decoder for the code (12.8).

Keywords

Pulzní kódová modulace, Meggitův dekodér, systematický cyklický kód, digitální modulace, digitální demodulace, FPGA, LSFR

Language used: Czech

Date on which the thesis was submitted / produced: 7. 6. 2010

Identifier: 16558

Thesis defence

• Date of defence: 21. 6. 2010

Tomas Bata University in Zlín

Faculty of Applied Informatics

Master programme / field:
Engineering Informatics / Computer and Communication Systems