Implementace laditelného číslicového filtru do obvodu FPGA – Matěj Štěpán
Matěj Štěpán
Bachelor's thesis
Implementace laditelného číslicového filtru do obvodu FPGA
Jazyk práce: Czech
Datum vytvoření / odevzdání či podání práce: 24. 5. 2023
Obhajoba závěrečné práce
Plný text práce
Obsah online archivu závěrečné práce
Zveřejněno v Theses:- světu
Vysoké učení technické v Brně
Bachelor programme:
Mikroelektronika a technologie
Práce na příbuzné téma
- Žádné práce na příbuzné téma.
Názov
Vložil
Vložené
Práva
Složky
Soubory
-
Co je jinak přidání souboru
Soubor nebo složku lze nahrát pomocí tlačítka Přidat. -
Co je jinak další operace se soubory
Podrobnosti lze zjistit označením příslušného řádku. -
Co je jinak pohled pro experty
Pro častou práci je možné zvolit režim Více možností. -
Co je nové vyhledávání souborů
Vyhledávaný výraz můžete zadat přímo do adresního řádku. -
Co je nové rychlý přístup k souborům
Pomocí funkce Nedávné je možné se rychle vrátit k právě prohlíženým souborům. Oblíbené soubory je také možné označit Hvězdičkou. -
Co se chystá
Připravujeme další vylepšení pro mobilní zařízení.