Pokročilá vyčítací elektronika založená na FPGA pro stripové detektory

Yesid MORA SIERRA

Doctoral thesis

Abstract:

In recent years semiconductor detectors have proven to be excellent tools to measure ionizing radiation. Hybrid pixel detectors, latest development stage of semiconductor detectors, due to their high cost per area and the typically small unit size, are usually not employed for large scale applications. Here strip detectors, technology before pixel, provide a cheaper way of particle tracking, counting, and with the latest generation of ASICs also spectroscopy and timing. Additional advantage is that the front-end ASIC by design is located next to the sensor, where it can be shielded from primary irradiation easily. Also there is typically no mentionable heat transfer between sensor and ASIC and, in case of damage, the sensor or ASICs can simply be exchanged. The aim of this thesis was to investigate the performance of strip detectors as spectroscopes by measuring typical sources of ionizing particles, such as photons or alpha-particles, having a well-defined energy. To this end a 128-strip low noise FPGA-based readout system was fabricated alongside a corresponding dedicated software tool and connected to a Si strip sensor. In addition, adequate equalization and calibration methods were developed in order to get a more uniform response from the channels and hence better energy resolution. In order to read all 128 channels of the sensor employed, 4 independent readout ASICs, featuring 32 channels each, had to be used. In the current investigation a sigma of 1.6 keV was obtained for the mean of all channels within the energy range of 15-60 keV, outperforming comparable Si hybrid-pixel detectors typically having a sigma of 2.3 keV [1]. Using a 6-sigma distance to the electronic noise level it was still obtained a system threshold level of 3 keV. This research provides valuable information for multiple applications in which strip detectors could be used efficiently to replace hybrid-pixel detectors.

Abstract:

V posledních letech se polovodičové detektory ukázaly jako vynikající nástroje pro měření ionizujícího záření. Hybridní pixelové detektory, nejnovější vývojový stupeň polovodičových detektorů, vzhledem k jejich vysokým nákladům na plochu a typicky malé jednotkové velikosti, nejsou obvykle používány pro aplikace ve velkém měřítku. Zde stripové detektory, technologie před pixely, poskytují levnější způsob sledování, počítání částic, a s poslední generací ASIC čipů také spektroskopii a časová měření. Další výhodou je, že front-end ASIC je umístěn vedle senzoru, kde může být snadno chráněn před primárním ozářením. Obvykle také neexistuje žádný přenos tepla mezi senzorem a ASIC a v případě poškození lze senzor nebo ASIC jednoduše vyměnit. Cílem této práce bylo zkoumat schopnosti stripových detektorů jako spektroskopů měřením tradičních zdrojů ionizujících částic, jako jsou fotony nebo alfa-částice, které mají dobře definovanou energii. K tomuto účelu byl vyvinut 128 stripový nízko šumový měřící systém založený na FPGA, společně s potřebným programovým vybavením, připojený ke křemíkovému stripovému detektoru. Kromě toho byly vyvinuty adekvátní metody vyrovnání různých hladin šumu a kalibrace tak, aby se dosáhlo rovnoměrnější odezvy z kanálů a tím i lepšího rozlišení energie. Aby bylo možné číst všech 128 kanálů použitého snímače, musely být použity 4 nezávislé ASIC čipy, z nichž každý obsahoval 32 kanálů. V průběhu měření bylo získáno sigma 1.6 keV pro průměr všech kanálů v energetickém rozsahu 15-60 keV, které překonaly srovnatelné Si hybridní pixelové detektory typicky mající sigma 2.3 keV [1]. Pomocí 6-sigma vzdálenosti k elektronické hladině šumu bylo stále dosaženo systémové prahové úrovně 3 keV. Tento výzkum poskytuje cenné informace pro více aplikací, ve kterých by mohly být stripové detektory efektivně použity jako náhrada hybridních pixelových detektorů.

Keywords

Ionizující záření, dioda s opačným biasem, pár elektron-díra, stripový detektor, vyčítací elektronika, tvarovací čas, spektroskopie, ASIC, FPGA, VHDL.

Language used: English

Date on which the thesis was submitted / produced: 11. 6. 2019

Accessible from:: 31. 12. 2999

Thesis defence

• Supervisor: Doc. Dr. Ing. Vjačeslav Georgiev

University of West Bohemia

Faculty of Electrical Engineering

Doctoral programme / field:
Electrical Engineering and Informatics / Electronics