SMT Solving for the Theory of Ordering Constraints using Vertex Elimination

Bc. Richard Jandušík

Diplomová práce

Anotace:

Problém rozhodnúť splniteľnosť pre formule logiky prvého rádu nad špecifickou teóriou, Splniteľnosť Modulo Teórie (SMT), je dôležitý v mnohých oblastiach formálnej verifikácie. V tejto práci sa sústredíme na splniteľnosť pre teóriu obmedzení usporiadania. Táto teória je zaujímavá najmä v kontexte symbolickej analýzy paralelných programov, keďže obmedzenia usporiadania je možné využiť na popis rôznych problémov súvisiacich s paralelizmom. S využitím prirodzenej grafovej reprezentácie týchto obmedzení a techniky eliminácie vrcholov, navrhujeme nový prístup na riešenie problému splniteľnosti pre teóriu obmedzení usporiadania. Náš prístup priamo prekladá vstupnú formulu do výrokovej logiky, aby bolo možné použiť efektívny solver splniteľnosti výrokovej logiky (SAT) na riešenie tohto problému. Túto metódu implementujeme a porovnávame jej výkon s moderným SMT solverom. Naša experimentálna evaluácia ukazuje pozitívne výsledky, keďže náš prístup prekonal existujúci algoritmus na veľkej väčšine benchmarkov.

Abstract:

The problem to decide satisfiability of a first-order logic formula over a specific theory, Satisfiability Modulo Theories (SMT), is important in many areas of formal verification. In this thesis, we focus on satisfiability over the theory of ordering constraints. This theory is particularly interesting in context of symbolic analysis of concurrent programs, as ordering constraints can be used to describe various problems related to parallelism. Utilizing a natural graph representation of ordering constraints and the technique of vertex elimination, we propose a new approach for the problem of satisfiability modulo ordering constraints. In our approach, we directly translate the input formula into propositional logic, so that an efficient propositional satisfiability (SAT) solver can be employed to solve it. We implement this method and compare its performance with a state-of-the-art SMT solver. The experimental evaluation shows positive results, as our approach outperforms the existing one for the majority of the benchmarks.

Keywords

Satisfiability Modulo Theories, SMT, Theory of Ordering Constraints, Ordering Constraints, Vertex Elimination

Jazyk práce: angličtina

Datum vytvoření / odevzdání či podání práce: 19. 5. 2026

Obhajoba závěrečné práce

• Obhajoba proběhla 16. 6. 2026
• Vedoucí: RNDr. Martin Jonáš, Ph.D.
• Oponent: doc. RNDr. Vojtěch Řehák, Ph.D.

Masarykova univerzita

Fakulta informatiky

Magisterský studijní program / obor:
Teoretická informatika / Formální analýza počítačových systémů