Mgr. Rajesh Chandrakant Mehta

Master's thesis

Integration of SHA-2 FPGA implementation with RISC-V core

Integration of SHA-2 FPGA implementation with RISC-V core
Anotácia:
V moderních dnech je většina vývoje upřednostňována volný, uvolnit open source. V tomto směru akademie zahájila práci zdarma open source instrukční sada architektury (ISA) pro design a rozvoj procesoru. Taková činnost pokračuje na IIT v Chennai pod jménem SHAKTI [1] s podporou od UC, Berkeley. Je založen na technologii RISC V Core. Cílem této práce je integrovat implementace SHA-2 [2] FPGA s SHAKTI …viac
Abstract:
In modern days, most of the developments are preferred over free open source. In this direction, academia has initiated the work in free open source Instruction Set Architecture (ISA) for design and development of processor. Such an activity is progressing at IIT, Chennai under the name of SHAKTI [1] with the support from UC, Berkeley. It is based on RISC V Core. The objective of this thesis is to …viac
 
 
Jazyk práce: English
Datum vytvoření / odevzdání či podání práce: 14. 12. 2017

Obhajoba závěrečné práce

  • Obhajoba proběhla 1. 2. 2018
  • Vedúci: prof. Ing. Václav Přenosil, CSc.
  • Oponent: Prof. Veezhinathan Kamakoti, Ph.D.

Citační záznam

Plný text práce

Obsah online archivu závěrečné práce
Zveřejněno v Theses:
  • světu
Jak jinak získat přístup k textu
Instituce archivující a zpřístupňující práci: Masarykova univerzita, Fakulta informatiky

Masaryk University

Faculty of Informatics

Master programme / odbor:
Informatics / Information Technology Security (eng.)

Práce na příbuzné téma