Simulace číslicových systémů

Jan LÜFTNER

Bakalářská práce

Digital Electronics Systems Simulations

Anotace:

Tato kvalifikační práce se zabývá rešerší volně dostupných programů pro simulaci číslicových obvodů. V teoretické části je seznam dvanácti vybraných programů, popis metodiky testování a pro každý program existuje vlastní podkapitola. Ta obsahuje stručný popis programu, plusy a minusy nalezené při testování programu, odůvodnění, zda je program použitelný pro účely doplnění cvičení či nikoliv. K textu je vždy přiložen náhled programu. Ze všech testovaných programů byl pak vybrán jeden program. Konkrétně Cedar Logic Simulator, ve kterém byly realizovány úlohy pro studenty. V praktické části práce se nachází pět vytvořených úloh. Ke každé úloze je vytvořeno zadání a řešení včetně popisu funkce a schémat. V samotné práci je úloha vždy jen stručně popsána. Závěrem práce je porovnání volně dostupných programů pro simulaci číslicových systémů a podklady pro doplnění výuky.

Abstract:

The aim of this thesis is to find the best free simulation software for digital circuits. The theoretical part contains a list of twelve chosen softwares and a description of testing methodology. Each software has its own dedicated subchapter, which contains a brief description of the software, the pros and cons found during the testing, conclusion of whether the software is usable for augmenting the exercise or not. A preview of the software is always included along with the text. One software was chosen from all tested programs. Specifically, Cedar Logic Simulator, in which tasks for students were implemented. In the practical part of the work there are five created tasks. Assignments and solutions are created for each task, including a description of the function and diagrams. In the work itself, the task is always only briefly described. In the conclusion of this thesis are the researched softwares compared, with regards for using them to augment the teaching.

Klíčová slova

zpoždění signálů, hazardní stavy, metastabilita, simulátor číslicových obvodů, simulátor digitálních obvodů, Cedar Logic Simulator

Jazyk práce: čeština

Datum vytvoření / odevzdání či podání práce: 26. 5. 2022

Zveřejnit od: 31. 12. 2999

Obhajoba závěrečné práce

• Vedoucí: Ing. Jaroslav Fiřt, Ph.D.

ZÁPADOČESKÁ UNIVERZITA V PLZNI

Fakulta elektrotechnická

Bakalářský studijní program / obor:
Elektrotechnika a informatika / Elektronika a telekomunikace