Using low cost FPGAs for realtime video processing

Bc. Filip Roth

Master's thesis

Abstract:

Tato práce popisuje možnosti použití současně dostupných obvodů hradlových polí (FPGA) pro zpracování videa v reálném čase. Jsou diskutovány možnosti vybrané rodiny FPGA (Altera Cyclone IV) vzhledem k požadavkům algoritmů pro zpracování videa. V práci jsou navrženy a popsány IP komponenty (deinterlacer, alpha blender a převodník snímkové frekvence) ilustrující použití FPGA pro zpracování videa. Navržená IP jádra jsou implementována v reálném hardwarovém systému. Navržený systém je popsán společně s jednotlivými částmi FPGA zajišťujícími vstup a výstup videosignálu a ostatní systémové funkce.

Abstract:

This thesis describes the use of current day low cost Field Programmable Gate Arrays (FPGAs) for realtime broadcast video processing. Capabilities of selected device family (Altera Cyclone IV) are discussed with regard to video processing. Example IP cores (deinterlacer, alpha blender and frame rate converter) are designed in Verilog HDL and the design flow is described. The IP cores are implemented in real hardware system. The overall hardware system is described, together with individual FPGA components providing video input/output and other I/O functions.

Keywords

FPGA, video processing, deinterlacing, alpha blending, frame rate conversion, Verilog, HDL, hardware design flow, zpracování videa, konverze snímkové frekvence, postup návrhu hardwarových systémů

Language used: English

Date on which the thesis was submitted / produced: 30. 5. 2011

Thesis defence

• Date of defence: 29. 6. 2012
• Supervisor: prof. Ing. Václav Přenosil, CSc.
• Reader: Ing. Zbyněk Bureš, Ph.D.

Masaryk University

Faculty of Informatics

Master programme / field:
Applied Informatics / Applied Informatics