Užití programovatelného pole Altera pro číslicové zpracování signálů

Ing. Jakub VLÁŠEK

Diplomová práce

Use of Altera FPGA board for digital signal processing

Anotace:

Tato diplomová práce se zabývá prostředím Altera DSP Builder, popisuje návrh systémů číslicového zpracování signálů za použítí bloků Advandced Blockset. Úkolem práce je se seznámit s tímto prostředím a vytvořit jednoduché příklady filtrace. Druhá část práce je věnována návrhu experimentálního ultrazvukového senzoru pro mobilní platformu a hlavně návrhu vícekanálové A/Č Č/A desky připojitelné k DSP Builderu.

Abstract:

This diploma thesis focuses on Altera DSP Builder and describes design of digital signal processing using the Advanced Blockset. The goal of this thesis is to create an introduction and simple filtering examples. Second part of this thesis deals with design of experimental ultrasonic sensor for the mobile platform and a multi-channel A/D D/A card usable with DSP Builder.

Klíčová slova

FPGA, Altera, DSP Builder, filtrace, Altium, ultrazvuk, fázové pole

Jazyk práce: čeština

Datum vytvoření / odevzdání či podání práce: 11. 5. 2011

Zveřejnit od: 1. 1. 2099

Obhajoba závěrečné práce

• Obhajoba proběhla 1. 6. 2011
• Vedoucí: Ing. Vladimír Pavlíček, Ph.D.

ZÁPADOČESKÁ UNIVERZITA V PLZNI

Fakulta elektrotechnická

Magisterský studijní program / obor:
Elektrotechnika a informatika / Elektronika a aplikovaná informatika