Bc. Přemysl Till

Bachelor's thesis

Algoritmy detekce událostí fázového OTDR v FPGA

Algorithms of phase OTDR event detection in FPGA
Abstract:
Tato práce se zabývá implementací algoritmů pro zpracování dat z fázově citlivého OTDR na hradlové pole pomocí transpilátoru High Level Synthesis. Cílem je vytvoření programu, který by dokázal pracovat s vysokorychlostním A/D převodníkem (řádově 1 GS/s) v reálném čase. Vedlejším cílem je pak zhodnocení použitelnosti technologie HLS pro nahrazení nízkoúrovňového programování v HDL dialektech.
Abstract:
This paper deals with the implementation of algorithms for processing data obtained by phase-sensitive OTDR using an FPGA. It uses High Level Synthesis to translate high level C++ code to HDL languages. The primary aim of the implementation is the creation of a program which could process data generated by a high-frequency A/D convertor (working at 1 GS/s) in real time. A secondary goal is an assesment …more
 
 
Language used: Czech
Date on which the thesis was submitted / produced: 25. 5. 2021

Thesis defence

  • Date of defence: 29. 6. 2021
  • Supervisor: prof. Ing. Václav Přenosil, CSc.
  • Reader: Mgr. Bedřich Said

Citation record

Full text of thesis

Contents of on-line thesis archive
Published in Theses:
  • světu
Other ways of accessing the text
Institution archiving the thesis and making it accessible: Masarykova univerzita, Fakulta informatiky

Masaryk University

Faculty of Informatics

Bachelor programme / field:
Applied Informatics / Applied Informatics