


VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH
TECHNOLOGIÍ

ÚSTAV RADIODELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF RADIO ELECTRONICS

LABORATORNÍ FUNKČNÍ GENERÁTOR NA BÁZI DDS

LABORATORY WAVEFORM GENERATOR BASED ON DDS

BAKALÁŘSKÁ PRÁCE
BACHELOR'S THESIS


AUTOR PRÁCE
AUTHOR

TOMÁŠ KRET

VEDOUCÍ PRÁCE
SUPERVISOR

doc. Ing. JIŘÍ ŠEBESTA, Ph.D.

BRNO 2014



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

Ústav radioelektroniky

Bakalářská práce

bakalářský studijní obor
Elektronika a sdělovací technika

Student: Tomáš Kret

ID: 146872

Ročník: 3

Akademický rok: 2013/2014

NÁZEV TÉMATU:

Laboratorní funkční generátor na bázi DDS

POKYNY PRO VYPRACOVÁNÍ:

Proveďte rozbor řešení generátoru funkčních průběhů s přímou číslicovou syntézou pro kmitočtový rozsah do cca 25 MHz. Vyberte vhodný integrovaný obvod DDS a navrhněte jeho aplikaci pro laboratorní funkční generátor. Uvažujte generování sinusového signálu, obdélníkového signálu s nastavitelnou střídou a trojúhelníkového signálu. Navrhněte kompletní zapojení generátoru, včetně vhodných ovládacích prvků pro nastavování nutných parametrů signálu. Uvažujte instalaci generátoru do systému VarioLab. Navrhněte desky plošných spojů. Funkční generátor osadte. Sestavte firmware pro řídicí mikroprocesor a generátor oživte a změřte jeho parametry.

DOPORUČENÁ LITERATURA:

[1] FRÝZA, T. Mikroprocesorová technika. Elektronické skriptum. Brno: FEKT, VUT v Brně, 2008.

[2] DAĎO, S., VEDRAL, J. Číslicové měření. Přístroje a metody. Skriptum. Praha: ČVUT v Praze, 2006.

Termín zadání: 10.2.2014

Termín odevzdání: 14.8.2014

Vedoucí práce: doc. Ing. Jiří Šebesta, Ph.D.

Konzultanti bakalářské práce:

doc. Ing. Tomáš Kratochvíl, Ph.D.

Předseda oborové rady

UPOZORNĚNÍ:

Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

ABSTRAKT

Téma sa zaoberá návrhom funkčného generátoru s číslicovou syntézou, jeho softvérovou a hardvérovou realizáciou. Rieši sa generovanie funkcií závislých na čase sínus, trojuholník a obdĺžnik s nastaviteľnou striedou, séria pulzov a funkcií frekvenčného rozmietania, FM a PWM modulácie, ďalej sa rieši zobrazenie používateľského rozhrania na grafickom displeji a ovládanie periférii mikrokontroléra z rady AVR.

KLÚČOVÉ SLOVÁ

Priama číslicová syntéza, prúdová väzba, rekonštrukčný filter, funkčný generátor

ABSTRACT

The project concerns about design of function generator based on direct digital synthesis, its software and hardware realisation. It solves generating functions depended on time like sine, triangle and square with variable duty cycle, burst and other functions of frequency sweep, FM and PWM modulation. Next goal is to display user interface on graphic LCD display and to control microcontroller peripheries of AVR.

KEYWORDS

Direct digital synthesis, reconstruction filter, function generator, current feedback

Kret, T. *Laboratorní funkční generátor na bázi DDS* Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky, 2014. 30 s., 16 s. príloh. Bakalárska práca. Vedúci práce: doc. Ing. Jiří Šebesta, Ph.D.

PREHLÁSENIE

Prehlasujem, že svoju bakalársku prácu na tému *Laboratorní funkční generátor na bázi DDS* som vypracoval samostatne pod vedením vedúceho bakalárskej práce s použitím odborné literatúry a ďalších informačných zdrojov, ktoré sú všetky uvedené v zozname literatúry na konci práce.

V Brne dňa
.....
podpis autora

POĎAKOVANIE

Ďakujem vedúcemu bakalárskej práce doc. Ing. Jiřímu Šebestovi, Ph.D. za účinnú metodickú, pedagogickú a odbornú pomoc a ďalšie cenné rady pri spracovaní mojej bakalárskej práce.

V Brne dňa
.....
(podpis autora)

OBSAH

Zoznam obrázkov	viii
Zoznam tabuliek	ix
Úvod	1
1 Teória signálových generátorov	2
1.1 Typy signálových generátorov.....	2
1.1.1 Funkčné generátory.....	2
1.1.2 Funkčné analógové generátory	3
1.1.3 Funkčné digitálne generátory.....	4
1.2 Priama číslicová syntéza.....	4
1.2.1 Princíp priamej číslicovej syntézy	5
1.2.2 Rekonštrukčný filter	6
1.2.3 Kvantovací šum	8
2 Návrh dds generátora	10
2.1 Stanovené parametre generátora.....	10
2.2 Bloková schéma.....	10
2.3 Výber DDS syntetizátora	11
2.4 Výber komparátora	12
2.5 Výber obvodov zosilňovača.....	12
2.6 Použitý mikrokontrolér	12
2.7 Digitálna časť.....	13
2.8 Popis obvodu číslicovej syntézy	15
2.9 Napäťové zosilňovače.....	16
2.10 Generovanie obdlžnikového signálu.....	17
2.11 Atenuátor	18
2.12 DC servo	19
2.13 Rekonštrukčný filter	20
2.14 Koncový zosilňovač.....	22
2.15 PWM D/A prevodníky.....	24

2.16	Obvody A/D prevodníka mikrokontroléra.....	25
2.17	Napájací zdroj	25
3	Realizácia generátora	26
3.1	Mechanická konštrukcia	26
3.2	Meranie	26
3.3	Firmware generátora	28
3.4	Vývojový diagram	29
4	Záver	30
	Literatúra	31
	Zoznam symbolov veličín a skratiek	32
	Zoznam príloh	33

ZOZNAM OBRÁZKOV

Obr. 1.1: Príklad digitálneho funkčného generátora (prevzaté z [1])	3
Obr. 1.2: Používaná topológia DDS (prevzaté z [3]).....	4
Obr. 1.3 Zastaralá topológia DDS (prevzaté z [3]).....	5
Obr. 1.4 Príklad zjednodušeného sínusového signálu v ROM	6
Obr. 1.5: Princíp rekonštrukcie signálu z D/A prevodníka (prevzaté z [2]).....	7
Obr. 1.6: Príklad kvantovacieho šumu vo frekvenčnej oblasti ako následok kvantovania (prevzaté z [9]).....	8
Obr. 1.7: Príklady spektra FFT na výstupe D/A prevodníka pre rôzne pomery f_C/f_{OUT} .(4096 bodů, 12 bitov) (prevzaté z [8])	9
Obr. 2.1: Bloková schéma realizácie DDS	11
Obr. 2.2: Navrhnutý atenuátor -20 dB vľavo a -40 dB vpravo.....	19
Obr. 2.3: Realizácia návrhu atenuátora -20 dB vľavo a -40 dB vpravo	19
Obr. 2.4: Programom vypočítané hodnoty súčiastok.....	21
Obr. 2.5: Reálne hodnoty navrhnutého filtra	21
Obr. 2.6: Amplitúdová a fázová charakteristika filtru	21
Obr. 2.7: Navrhnutý CFA	22
Obr. 2.8: Simulovaná rýchlosť priebehu zapojenia pri rozkmite výstupu 20Vpp/50Ω ..	23
Obr. 3.1: Sínusový priebeh 1 Vpp, 14,3 Hz.....	26
Obr. 3.2: Sínusový priebeh 1 Vpp, 100 Hz.....	27
Obr. 3.3: Obdlžnikový priebeh 10 Vpp pri záťaži 50Ω , 1,14 kHz.....	27
Obr. 3.4: Modulová charakteristika s relatívnym zosilnením vzhľadom na 1 kHz.....	27

ZOZNAM TABULIEK

Tab. 1.1: Typy a parametre niektorých signálových generátorov (prevzaté z [1])..... 2

ÚVOD

Funkčné generátory majú široké využitie v každom odvetví elektrotechnického priemyslu zaoberajúcim sa spracovaním signálov, stabilitou a meraním dynamických parametrov, sú vhodnými spoločníkmi a niekedy aj súčasťou každého osciloskopu. Každý generátor má definovaný rozsah frekvencií, výstupného napäťa a maximálneho zaťaženia. Frekvencia sa môže pohybovať aj do niekoľko desiatok GHz, kde už generátory patria pod rozsah mikrovlnných generátorov, každopádne s rastúcou frekvenciou narastajú obmedzenia pre generovanie niektorých signálov náročných na parazitné reaktancie, resp. prechodovú odozvu daného systému generátoru ako je napr. oblžník, kde je potrebná vysoká rýchlosť priebehu. Pre každý generátor je dôležitá stabilita kmitočtu v závislosti na teplote, čase a záťaži, čo je dnes možné splniť vďaka digitálnym DDS syntetizátorom, preto majú prevahu nad inými princípmi generovania signálu. Nároky sa kladú hlavne na výstupný zosilňovač, rekonštrukčný filter a kvalitu napájania. Predtým, než existovala DDS syntéza sa signály generovali rôznymi oscilátormi, ktorých frekvencia bola väčšinou nestabilná, alebo mali viac obmedzený rozsah preladenia frekvencií.

V 1. kapitole sú spracované teoretické poznatky signálových generátorov so zameraním na funkčné generátory a priamu číslicovú syntézu. V 2. kapitole je riešený samotný návrh DDS generátora.

Cieľom práce je riešiť návrh a praktickú realizáciu DDS generátora do 25 MHz s maximálnym rozkmitom napäťa 20 Vpp / 50 R a jeho následnú integráciu do systému VarioLab.

1 TEÓRIA SIGNÁLOVÝCH GENERÁTOROV

Táto kapitola sa zaobrá teoretickými poznatkami, ktoré sa týkajú generátorov, ich rozdelením, pričom sa zameriava najmä na funkčné signálové generátory a vysvetľuje princípy priamej číslicovej syntézy.

1.1 Typy signálových generátorov

V Tab. 1.1 sú porovnané parametre najpoužívanejších signálových generátorov.


Tab. 1.1: Typy a parametre niektorých signálových generátorov (prevzaté z [1])

Vlastnosti	Generátory ťubovoľného priebehu	Funkčné generátory	VF vektorové signálové generátory	Analógové moduly
Šírka pásma	do 1GHz	do 200 MHz	viac ako 2 GHz	do 1 MHz
Vzorkovacia frekvencia	až do 24 GS/s	až do 50GS/s	-	až do 1 MS/s
Rozsah výstupného napäť	10 µVpp – 10 Vpp	10mVpp – 10Vpp	-	do 10 Vpp
Pamäť	do 1 GB	až 32 kB	až 512 MB	-
Rozlíšenie DA prevodníku	až 16 bitov	až 16 bitov	až 16 bitov	až 24 bitov
Počet kanálov	1 až 4	obvykle 1	1	až 8
Dynamický rozsah	výborný	výborný	výborný	dobrý
Hodiny	delenie N, vysoké rozlíšenie, externé	interné, externé	delenie N, vysoké rozlíšenie, externé	delenie N, externé
Typ zbernice	PXI, PCI	PXI, PCI	PXI	PXI, PCI
Komunikačné porty	USB, RS232, GP-IB, LAN	USB RS232, Gp-IB, LAN	USB, LAN	USB

1.1.1 Funkčné generátory

Funkčné generátory patria do skupiny signálových generátorov, ktoré generujú základné periodické matematické funkcie v závislosti od času ako je sínus, obdlžník s nastaviteľnou striedou a obdlžníkom, poprípade rôzne modulácie a frekvenčné rozmietania, ktoré môžu byť lineárne a logaritmické. Tieto generátory pre svoju činnosť prakticky nepotrebujú žiadnu pamäť typu RAM, pretože priebehy sú generované alebo zadefinované vnútorným systémom, je možné meniť len ich parametre. Realizácia môže byť analógová alebo digitálna, ktorá kvôli svojim výhodám a stabilite kmitočtu

prevažuje. Príklad digitálneho funkčného generátora je na obr. 1.1, ktoré používa DDS syntézu. Pre dosiahnutie vyššieho vzorkovacieho kmitočtu sa môže s kryštálovým oscilátorom použiť aj násobička s fázovým závesom. Pred tým, než je signál poslaný do D/A prevodníka, je digitálne vyfiltrovaný pre zníženie šumu. [1]



Obr. 1.1: Príklad digitálneho funkčného generátora (prevzaté z [1])

1.1.2 Funkčné analógové generátory

Súčasťou každého analógového generátora je oscilátor, ktorý pre svoju činnosť využíva nestabilný systém tvorený väčšinou spätnoväzbovým členom splňujúci fázovú a amplitúdovú podmienku nestabilného stavu, a tým generuje harmonické. Amplitúdová podmienka je zaručená aktívnym zosilňujúcim prvkom, ktorý dodá straty spôsobené reálnou zložkou impedancií, inak by došlo k tlmeným kmitom s exponenciálnym poklesom. Fázová podmienka sa vytvára spätnoväzbovým systémom, ktorý s celkovým obvodom vytvára fázu 360° . Obvykle je tvorený LC a RC obvodmi alebo piezoelektrickým kryštálom. Ďalší princíp vytvárania kmitov je využitie záporného diferenciálneho odporu ako napr. tunelovej diódy, tranzistora s nestabilnou záťazou alebo tetród v oblasti dynatrónového javu. [5]

Medzi najznámejšie spätnoväzobné oscilátory patria Harleyov, Collipitsov, vylepšený Clappov oscilátor a Wienov oscilátor. [7]

LC oscilátory (Harleyov, Collpitsov a Clappov) sú charakteristické zlou stabilitou v dlhodobom zaťažení, s dobrým činiteľom akosti, jednoduchou preladiteľnosťou vďaka varikapu. Používajú sa hlavne na vyšších kmitočtoch od desiatok MHz.

RC oscilátory (Wienov) sa používajú hlavne na nižších kmitočtoch do 10 MHz kvôli zlej časovej stabilité ovplyvnenou malým činiteľom akosti, ich preladiteľnosť je pomerne vyššia ako v prípade LC oscilátorov. Lepšie vlastnosti dosahovali kryštálové oscilátory s vysokou stabilitou, ale zlou preladiteľnosťou, pre ktorú bolo potrebné prepínať jednotlivé kryštálové rezonátory. Spojením výhodných vlastností LC a kryštálových oscilátorov sa vytvoril fázový záves dosahujúci najlepšie vlastnosti. Kmitočet už bol riadený digitálne za pomoci fázového komparátora a nábojovej pumpy,

avšak preladiteľnosť bola stále rovnaká. [7]

Zaujímavý typ generátora je diódová matica využívajúca vstupný trojuholníkový signál. Jej nevýhodou je vyššie harmonické a prechodové skreslenie spôsobené diódami. Výstupný signál bol sínusový signál a z trojuholníkového signálu bolo možné dostať aj obdĺžnikový signál. [6]


1.1.3 Funkčné digitálne generátory

Generátory tohto typu sú v súčasnej dobe najviac preferované kvôli vysokej stabilité kmitočtu, amplitúdy a širokému rozsahu preladenia. Väčšinou pracujú na základe DDS syntézy so zabudovaným vysokorýchlosným D/A prevodníkom. Môžu pracovať aj na inom princípe, avšak pri dosiahnutí menšieho rozsahu generovaných frekvencií. Každý takýto generátor zahrnuje okrem DDS syntetizéra aj rekonštrukčný filter pre vyfiltrovanie nežiadúcich produktov D/A prevodu. Výstup je vyvedený z výstupného zosilňovača, ktorý nasleduje za atenuátorom, ako je to vidieť na Obr. 1.1.

1.2 Priama číslicová syntéza

Priama číslicová syntéza je v súčasnosti veľmi rozšírená vďaka rýchlym prevodníkom. Jej nevýhodou je kvantovací šum, ktorý je daný rozlišovacou schopnosťou D/A prevodníka a vzorkovací kmitočet, s ktorým súvisia zrkadlové kmitočty. Kvalita teda závisí aj od rekonštrukčného filtra.


Výhody však prevažujú, keďže stabilita kmitočtu je veľmi vysoká, pretože je daná kryštálovým oscilátorom, ktorý zároveň určuje vzorkovaciu frekvenciu a od neho sa odvíjajú aj jednotlivé pracovné kmitočty pre jadro DDS a periférie. Skreslenie je závislé len na výstupnom zosilňovači a na D/A prevodníku. Typický princíp, ktorý aj využíva táto práca je zobrazený na nasledovnej blokovej schéme na Obr. 1.2 [2].



Obr. 1.2: Používaná topológia DDS (prevzaté z [3])

Na Obr. 1.2 je zapojenie jednotlivých blokov odvodene od jeho jednoduchšej staršej varianty (viď Obr. 1.3), ktorá nemá možnosť preladenia kmitočtu pomocou

softvéru, iba hodinovým signálom alebo preprogramovaním ROM, pretože neobsahuje delta fázový register, len programový čítač (niečo ako fázový register), ktorý inkrementuje adresu pamäti ROM, čo je dosť nepraktické, a preto sa nepoužíva [3].



Obr. 1.3 Zastaralá topológia DDS (prevzaté z [3])

1.2.1 Princíp priamej číslicovej syntézy


Čip priamej číslicovej analýzy teda pozostáva z 3 hlavných blokov, ktoré sú fázový modulátor s numericky kontrolovaným oscilátorom (tentotého blok sa nazýva aj fázový akumulátor, pretože akumuluje fazu), tabuľky ROM funkcie sínus a digitálno-analógového prevodníka, ako je to možné vidieť na Obr. 1.2. Fázový modulátor je tvorený pracovnými regisrami, ktoré svojou hodnotou reprezentujú fazu odpovedajúcu adrese v ROM tabuľke. Numerické oscilátory využívajú pretečenie akumulátora svojou maximálnou hodnotou, teda fáza sa otočí o 360° a v akumulátore ostane zvyšok po pretečení. ROM tabuľka je väčšinou typu PROM, ktorá sa môže naprogramovať len niekoľkokrát alebo len raz. [4]

Táto syntéza využíva princíp, kde sú hodnoty definovaných funkcií závislé nielen od času, ale aj od fázy. V tomto prípade zostáva argument funkcie sínus čas nemenný, mení sa len fáza, ktorá reprezentuje hodnoty časového priebehu. Preto musí byť pamäť tabuľky sínus prispôsobená maximálnemu rozsahu kmitočtu. V Delta fázovom registry je uložená binárna hodnota M, ktorá je neustále pripočítávaná k fázovému registru N počas cyklu hodinového signálu až do jeho pretečenia, kedy sa fáza otočí o 360° a celý cyklus sa opakuje. Register M teda nastavuje výstupný kmitočet DDS syntetizátora. Fázový register N svojou dĺžkou definuje minimálnu hodnotu kmitočtu a aj frekvenčné rozlíšenie, kedy je M rovné 1. Aby sa minimalizovala veľkosť pamäti ROM pre funkciu sínus na čipe, je v nej sínus je navzorkovaný len po fázu 90° , čo nezhoršuje frekvenčné rozlíšenie, ale spôsobí to mierny nárast fázového šumu na výstupe, ktorý vzniká pri malom preladení frekvencie. Jeho veľkosť závisí od časového merítka Fourierovej analýzy. Hodinový signál je aj súčasťou D/A prevodníka, ktorý obvykle máva rozlíšenie o 1 alebo 2 bity menšie ako pamäť ROM [2].

Výstupný kmitočet je daný vzťahom [2]:

$$f_{OUT} = \frac{M}{2^n} \cdot f_C, \quad (1.1)$$

kde M je hodnota uložená v delta fázovom registry, n je počet bitov fázového registra N (pohybuje sa od 24 do 48 bitov) a f_C je vzorkovacia frekvencia.



Obr. 1.4 Príklad zjednodušeného sínusového signálu v ROM


Na obr. 1.4 je vidieť príklad sínusového signálu 8-bitového DDS syntetizátora s dĺžkou pamäti ROM 8 Bajtov. M určuje výstupnú frekvenciu pomocou zmeny fázy a maximálna hodnota fázy je M, ktorá určuje minimálny nastaviteľný kmitočet. Napr. Ak je M rovné 1, výstupný kmitočet podľa vzťahu (1.1) bude 1 Hz pri hodinovom signálu 256 Hz, čo je zároveň aj minimálny kmitočet, ktorý je možné nastaviť. V tomto prípade bude perióda výstupného signálu aj čas pretečenia fázového registra N trvať 1 s. Fázový register sa bude inkrementovať v intervaloch 3,9ms, teda na hrane hodinového signálu. Ak M bude dvojnásobné, aj výstupný kmitočet bude dvojnásobný, pretože dvojnásobne vzrástie aj čas inkrementácie M. S rastúcim krokom fázy M narastá frekvencia a nechcené frekvenčné zložky, preto musí mať tabuľka ROM dostatočný počet hodnôt, aby bolo zabezpečené minimálne skreslenie aj pre vysokofrekvenčné signály.

1.2.2 Rekonštrukčný filter

DDS syntetizátor by sa nezaobišiel bez interného D/A prevodníka, ktorý prevádzka digitálne hodnoty uložené v pamäti ROM na časovo závislú amplitúdu. Keďže digitálne hodnoty sú nespojité, aj výstupný signál s D/A prevodníka bude nespojity, čo platí pre ideálny prevodník. V skutočnosti sú všetky signály spojité a medzi jednotlivými stavmi sú prechodné javy, ktoré sú avšak zanedbateľné.

Z Fourierovej transformácie je známe, že periodický diskrétny signál má periodické diskrétné spektrum, ktoré sa opakuje s násobkami Nyquistovho kmitočtu. Výstupný spojity signál je získaný práve odstránením nepotrebných zložiek nad Nyquistovým kmitočtom pomocou analógovej dolnej prieplusti s vhodnou prenosovou charakteristikou. Matematicky sa teda výstupný signál dostane vynásobením prenosovej charakteristiky so vstupným diskrétnym signálom z D/A prevodníka vo frekvenčnej oblasti, v časovej oblasti je to konvolúcia. Jednotlivé vzorky, ktoré predstavujú ideálne navzorkovaný signál pomocou série dirakových impulzov, sa v časovej oblasti dostanú do konvolúcií s prenosovou charakteristikou rekonštrukčného filtra typu dolná prieplust'

(skutočná frekvenčná charakteristika výstupu D/A prevodníka, do ktorého vstupujú dirakové pulzy je tvorená funkciou sínus kardiálny miesto dirakového pulzu). Prenosová charakteristika ideálnej dolnej pripusti má v spektre tvar obdlžnika, ktorý v časovej oblasti po spätej Fourierovej transformácii odpovedá funkciu kardinálnej sínus. Z tejto funkcií je ideálny výstupný signál poskladaný. Avšak reálna dolná pripust' nemá nekonečné klesanie v medzných kmitočtoch, ale je to reálna hodnota v dB kvôli nenulovému útlmu v pásme potlačenia, teda fyzikálnym obmedzeniam filtrov. Okrem obmedzení reálnej dolnej pripusti nastáva aj problém, keď jednotlivé vzorky sú vzdialené diracovým pulzom, pretože vzniká kvantizačný šum (jednotlivé vzorky majú obdlžnikový tvar v čase). [2] [3]



Obr. 1.5: Princíp rekonštrukcie signálu z D/A prevodníka (prevzaté z [2])

Rekonštrukčný filter je teda filter typu dolná pripust', čo je možné vidieť na Obr. 1.5. Kvalita rekonštrukcie závisí od strmosti a útlmu v pripustnom pásme filtra. Účel rekonštrukčného filtrov je odstrániť zrkadlové a nežiaduce kmitočty, aby nedošlo k aliasingu, ktorý vzniká pri nedodržaní Nyquistovho kmitočtu. Keďže signál pred rekonštrukčným filtrov je tvorený periodickými obdlžnikovými impulzmi, zrkadlové kmitočty nie sú rovnako veľké, ale sledujú priebeh sínus kardiálny. Ak sa dostatočne nevyfiltrujú, zrkadlia sa späť do pripustného pásma a dôjde k aliasingu, ako je to vidieť na Obr. 1.5. [2]


Keďže rekonštrukčný filter nemá nekonečne strmý nárast útlmu na Nyquistovom kmitočte, volí sa medzný kmitočet filtrov podľa strmosti menší ako je Nyquistov kmitočet, tým je šírka pásma viac obmedzená, preto sa vzorkovací kmitočet volí vyšší. Okrem zrkadlových kmitočtov sú na výstupe aj násobky prvej harmonickej, ktoré sa nedajú v pripustnej oblasti vyfiltrovať ako je napr. kvantovací šum a nelinearita D/A prevodníka, ktorá z vyšších frekvencií vytvára zrkadlové kmitočty dané násobkami vstupnej frekvencii v pásme pripustnosti. [2]

Všetky nežiaduce zložky znižujú dynamický rozsah DDS syntetizátora, ktorý sa označuje ako SFDR. Tento parameter je daný pomerom maximálneho žiadaneho


kmitočtu k prvému maximálnemu nežiadanejmu v spektri v rozsahu do Nyquistovho kmitočtu. [2]

1.2.3 Kvantovací šum

Šum, ktorý závisí na počte bitov, sa nazýva kvantizačný šum. S klesajúcim počtom vzoriek narastá amplitúda kvantizačného kroku a tým aj veľkosť kvantizačného šumu na výstupe. Kvantizačný šum je teda korelovaný na počet bitov D/A prevodníka a aj na veľkosť signálu, pričom najväčší šum sa dosahuje pri veľkosti výstupného signálu 1 LSB. Kvantizačný šum, ktorého príklad je na Obr. 1.6, je čiastočne periodický trojuholníkový signál so stochastickým charakterom, ktorý mení svoju striedu v závislosti od výstupného rekonštruovaného signálu, konkrétnie od jeho smernici. Jeho amplitúda je zhodná s veľkosťou kvantizačného kroku v najhoršom prípade. Tento šum možno považovať za náhodný signál, pokial' nie je zvolený celočíselný násobok frekvencii hodinového signálu vzhľadom na vzorkovaciu frekvenciu podľa vzťahu (1.1), pretože vtedy všetky zložky kvantovacieho šumu predstavujú periodický priebeh vzhľadom na jeho spektrum, ktoré je tiež periodické. To je dané tým, že na hodinový signál vychádza celočíselný počet períođ kvantovacieho šumu, a tak sa ich amplitúda zosilní. Z toho vyplýva, že kvantovací šum je pri celočíselnom násobku frekvencii daný nielen kvantovacou chybou, ktorá predstavuje odchýlku ideálneho signálu od výstupu z D/A prevodníka (väčšinou je to polovica LSB), ale aj frekvenciou výstupného signálu, s ktorou je silno korelovaný, tým je kvantovací šum sústredený v násobkoch výstupného kmitočtu, čo je znázornené na Obr. 1.7. Aby sa tomuto javu predišlo, používajú sa bud' neceločíselné násobky alebo sa na vstup D/A prevodníka pridáva šum v podobe pseudonáhodnej postupnosti pre odstránenie periodicity kvantovacieho šumu vo spektri a nazýva sa to dithering, a tým dôjde väčšiemu rozloženiu energie v širšom rozsahu frekvencii a k lepšiemu vyfiltrovaniu nežiadúcich zložiek. [2] [8]



Obr. 1.6: Príklad kvantovacieho šumu vo frekvenčnej oblasti ako následok kvantovania (prevzaté z [9])



Obr. 1.7: Príklady spektra FFT na výstupe D/A prevodníka pre rôzne pomery f_c/f_{OUT} .(4096 bodů, 12 bitov) (prevzaté z [8])

2 NÁVRH DDS GENERÁTORA


2.1 Stanovené parametre generátora

Boli stanovené požiadavky pre návrh generátora s maximálnym rozkmitom výstupného napäťia 20 Vpp pri záťažovej impedancii 50Ω . Keďže výstup so záťažou tvorí napäťový delič, napätie naprázdno bude dosahovať 40 Vpp. Na taký rozkmit napäťia bude potrebné dosahovať aj rozumnú rýchlosť priebehu. Generátor by mal pracovať do šírky pásma 25 MHz, čo záleží aj na typu DDS syntetizátora. Čo sa týka funkcií, malo by byť umožnené generovať sínusový signál, trojuholníkový signál a obdlžnikový signál s nastaviteľnou striedou. Okrem týchto základných funkcií sú predpoklady pre generovanie lineárneho, ako aj logaritmického rozmiestenia, čo sa používa hlavne pri meraní modulovej charakteristiky zosilňovačov, ekvalizérov, atď a bolo by škoda tieto možnosti číslicových DDS nevyužiť, kde sa to robí v podstate s väčšou presnosťou a linearitou ako v prípade analógových rozmietačov. Doplňené funkcie môžu byť FM a PWM modulácie, generovanie série impulzov pre testovanie stability systémov. Všetky nastaviteľné parametre je potrebné názorne zobraziť na grafickom displeji, ktorý dovoľuje viac možností zobrazovania textu a grafických prvkov. Požiadavky sa kladú aj na piateľné ovládanie, ktoré by malo byť tvorené maticovou klávesnicou, funkčnými tlačidlami a rotačným enkóderom pre rýchle preladevanie parametrov.

2.2 Bloková schéma

Bloková schéma reálneho zapojenia, ktoré bude realizované na plošnom spoji a na ktorej bude vysvetľovaný princíp je zobrazená na obr. 2.1. Hlavnú časť zariadenia tvorí mikrokontrolér, ktorý predstavuje riadiaci blok. Mikrokontrolér zaobstaráva interakciu DDS generátora s okolím, spracováva niektoré signály a zabezpečuje rôzne funkcie vetvením alebo presmerovaním signálu cez pomocné obvody. Jeho úlohou je teda neustále snímať vstupné tlačidlá, klávesnicu a rotačný kóder, na ktoré pôsobí používateľ. Okrem tlačidiel sa stará o komunikáciu medzi jednotlivými modulmi ako je zobrazovacia jednotka, DDS syntetizér a D/A prevodníky. Na komunikáciu sú využívané rôzne periférie integrované v mikrokontroléry a výstupné porty riadené softvérovo pomocou definovaného algoritmu. Po nastavení vstupných parametrov sú dátá odosielané po sériovej zbernice do DDS syntetizéra a D/A prevodníka, ktorej výhoda je predovšetkým v šetrení vodičov za cenu pomalnej komunikácie, čo nerobí veľký problém vďaka samostatnej činnosti jednotlivých modulov. Samotný D/A prevodník umožňuje nastavenie amplitúdy signálu generovaného z DDS obvodu, na ktorý sa nekladú nároky na rýchlosť, ale na presnosť a stálosť výstupného napäťia pre nastavenie stabilného referenčného prúdu. DDS syntetizér je obvod, ktorý zabezpečuje samotnú číslicovú syntézu a spolu s mikrokontrolérom tvorí základ generátora. DDS obvod dokáže generovať sínusový signál a podľa možností aj trojuholníkový signál, obdlžnikový s nemennou striedou a rôzne modulácie, rozmiestenie a ďalšie signály. K nemu patrí aj zdroj hodinového signálu, od ktorého sa odvíja vzorkovací kmitočet výstupného signálu. Rekonštrukčný filter používaný na odstránenie zrkadlových

kmitočtov je filter typu dolná prieplasť v závislosti od požiadaviek generátora. Rekonštruovaný signál má malú amplitúdu, ktorá je náchylná na parazitné reaktancie, šum a elektromagnetické rušenie, preto sa musí zosilniť. Kompletný zosilňovač pozostáva z troch častí, a to dva stupne zosilňovača s koncovým zosilňovačom. Zosilňovač 1 zosilňuje signál na hodnotu, ktorú je možné spracovať komparátorom s primeranou chybou. Pokial' je výstup generátora nastavený na signál z DDS obvodu, pomocou relé prepínačov sa výstup zosilňovača 1 prepojí so vstupom zosilňovača 2. Obdĺžnikový signál s nastaviteľnou striedou sa dostane prepnutím výstupu zosilňovača 1 na vetvu komparátora, ktorý porovnáva trojuholníkový signál z DDS so signálom určujúcim komparačnú úroveň pre nastavenie striedy. Tento signál je získaný z periférie mikrokontroléra, ktorá nahradza D/A prevodník. Pre získanie PWM sa pomocou prepínačov výstupu prepojí vstup generátora s komparátorom. Napäťom riadený zosilňovač predstavuje riadený atenuátor s maximálnym zosilnením 1, ktorého riadiace napätie je privedené z D/A prevodníka. Na zosilňovač 2 je pripojené jednosmerné servo pre odstránenie nechceného ofsetu pred koncovým stupňom. Za zosilňovačom 2 nasleduje atenuátor s možnosťami nastavenia útlmov 20 dB, 40 dB a 60 dB, vďaka ktorému je možné získať signály s menšou amplitúdou bez stratenia kvality signálu. Do koncového zosilňovača vstupuje signál z D/A prevodníka tvoreným perifériou mikrokontroléra, ktorý určuje nastaviteľný ofset. Koncový zosilňovač má za účel napäťovo a prúdovo zosilniť signál z atenuátora. Napájacie obvody obsahujúce spínané meniče a lineárne stabilizátory napájajú všetky časti generátora, okrem rekonštrukčného filtra. Všetky digitálne obvody sú napájané 5 V z dôvodu menšej náchylnosti na rušenie.



Obr. 2.1: Bloková schéma realizácie DDS

2.3 Výber DDS syntetizátora

Z hľadiska miniaturizácie je vhodné vybrať obvod, ktorý by dokázal pokryť generovanie čo najviac zadaných funkcií. Zároveň je potrebné, aby dosahoval vhodný

hodinový kmitočet pre generovanie signálu do 25 MHz bez skreslenia.

Obvod ad5930 od firmy Analog Devices s 10 bitovým rozlíšením spína všetky teoretické požiadavky, dokáže generovať sínusový, obdlžnikový a trojuholníkový signál, má možnosť frekvenčného rozmiestenia a dokáže generovať sériu impulzov. Jeho výhoda je symetrický prúdový výstup, ktorého signály sú vzájomne otočené o fázu 180° , čo umožňuje dosahovať vyšší rozkmit napäťa a jednoduchšie odstránenie ofsetu pripojením rozdielového zosilňovača. Maximálny kmitočet hodinového signálu je 50 MHz. Komunikácia pre nastavovanie parametrov DDS prebieha cez SPI. Prúd sa nastavuje pomocou pinu FSADJUST a obvod obsahuje internú napäťovú referenciu.

2.4 Výber komparátora

Napäťový komparátor je používaný ako zdroj PWM a obdlžnikového signálu, preto sa kladú požiadavky na rýchle preklápanie a nízky ofset. Komparátor je zosilňovač s nekonečným zosilnením, ktorý využíva kladnú spätnú väzbu.

Bol vybratý LT1719s8 od Linear Technology s duálnym napájaním, nábežnou hranou 2,5 ns a 2,2 ns a s maximálnou hodnotou vstupného napäťového ofsetu 3,5 mV. Tento komparátor už v sebe zahrňuje internú hystéreziu typicky 3,5 mV.

2.5 Výber obvodov zosilňovača

Všeobecne je požadovaný nízky ofset, veľká šírka pásma pre čo najviac vyrovnanú frekvenčnú charakteristiku a vysoká rýchlosť priebehu, ktorá je potrebná hlavne pri generovaní obdlžnikového signálu. Vysoká rýchlosť priebehu sa teda týka najmä zosilňovača 2 a koncového stupňa.

Pre zosilňovače 1 a 2 boli vybraté operačné zosilňovače s prúdovou väzbou ad8009 od Analog Devices so šírkou pásma 1 GHz a maximálnou rýchlosťou priebehu 5500 V / us.

Napäťom riadený zosilňovač je zvolený LMH6503 so šírkou pásma 135 MHz a rýchlosťou priebehu 1800 V / us s lineárhou závislosťou zosilnenia od riadiaceho napäťa.

Pre koncový zosilňovač je obvod navrhnutý z diskrétnych súčiastok, ktorý tiež využíva štruktúru CFA, jeho úlohou je výkonové zosilnenie signálu s vyšším prúdovým odberom.

2.6 Použitý mikrokontrolér

Vybratý mikrokontrolér je atmega128 rady AVR od firmy atmel v púzdre tqfp64 s primeraným počtom výstupných portov, periférií a dobrým výpočtovým výkonom 16 MIPS pri použitom kryštale 16 MHz.

2.7 Digitálna časť

O celú činnosť sa stará mikrokontrolér atmega128 pracujúci na frekvencií taktovacieho kmitočtu 16 MHz z externého kryštálu. Tento mikrokontrolér pracuje na Harvadskej architektúre, ktorá ma oddelenú pamäť pre program a data. Nábeh a prechodné deje napájacieho napäťa sú ošetrené resetom, ktorý je pripojený cez RC článok. Periféria A/D prevodník je k napájaciemu napätiu pripojená cez LC odrušovací filter pre obmedzenie rušenia prevodu. Externý 16 MHz kryštál je pripojený medzi piny XT1 a XT2, ktoré sú zároveň blokované keramickými kondenzátormi 27 pF. PE0 a PE1 sú spolu s Resetom a PB1 používané na programovanie pomocou ISP, avšak sú využité aj v činnosti zariadenia, preto sa musia pri programovaní prepojiť prepojkou.

Na jeho periférii SPI rozhrania je pripojený D/A prevodník a DDS syntetizér. Pomocné piny PB0 a PB3 vyberajú SPI zbernicu obvodu, ktorý bude používaný na komunikáciu. Pin DDS syntetizéra CTRL pripojený na PB4 je využívaný na ovládanie frekvenčného rozmiestenia, ako aj generáciu sérií impulzov. Pre prerušenie operácií rozmiestenia sa používa pin INTERRUPT, ktorý je zapojený na PB7.

Pre snímanie tlačidiel sú z dôvodu šetrenia portov využité dekadické čítače 4017 a hradlá typu NAND pre predĺženie rozsahu počítania. Výstup z klávesnice je pripojený na pin externého prerušenia PE7 cez filtračný RC článok na ošetrenie základov a vstup je pripojený na dekadické čítače s výstupným hradlom NAND, ktorý odstraňuje stav 2 aktívnych hodnôt tým, že nepoužitý bit výstupu sa vyvedie do logického súčinu s prvým bitom nasledovného obvodu čítača. Hodinový signál čítačov sa získava z portu PG4 a reset je pripojený na port PG. Pokial' je stlačená klávesa, po nabití RC článku dôjde behom snímania k detekcii kladnej logickej úrovne. Aby boli výstupy hradla NAND a obvodu 4017 chránené pred vzájomným skratovaním v prípade stlačenia viac tlačidiel naraz, sú jednotlivé odpory RC článku privodené priamo na výstup. Rotačný kóder používaný na dynamické ovládanie obsahuje 2 mechanické kontakty, ktoré svojou pozíciovou pri rotácií vyvolajú sériu impulzov. Aby nedošlo k nedefinovanému odpojenému stavu, tieto spínače sú zapojené cez RC články, kde odpor slúži ako Pull-up rezistor a kapacita vyfiltruje zákmity vzniknuté pri prechodných dejoch. Rovnako je pripojený aj Tlačidlo, ktoré je súčasťou rotačného kóderu a predstavuje tretí kontakt.

Efektívne ovládanie spínacích tranzistorov cievok Relé s minimálnym zaťažením portov umožňuje posuvný register 74hc164, ktorý riadi 3-stavový D klopny obvod 74HC573. RC článok pripojený na reset registra spôsobí nulovanie výstupu po zapnutí. Hodinový signál je pripojený na PE3, dáta sa privádzajú z PE2 a PE1 je privedený na aktiváciu výstupu D-klopného obvodu. Najprv sa nastaví hodnota v registra pri aktivovanom vstupe D klopného obvodu, výstup je odpojený. Po uloženej hodnote sa aktivuje výstup a tranzistormi sa zopne požadované Relé. Spínacie tranzistory pracujú v saturácii, ich pracovný bod je určený rezistorom zapojeným do bázy, ktorého hodnota je $4,7 \text{ k}\Omega$. Prúd bázy bude $0,94 \text{ mA}$ a minimálny kolektorový prúd bez záťaži pri minimálnom prúdovom zosilňovačom činiteli h_{21E} rovným 100 bude 94 mA , čo stačí na zopnutie relé s impedanciou 70Ω bez toho, aby sa tranzistor vyšiel zo saturácií, jeho prúd bude v zopnutom stave teda obmedzený záťažou, nie samotným tranzistorom. Tranzistory sú pred zápornými napäťovými špičkami vznikajúcimi na cievke relé, ktoré by mohli preraziť tranzistor, chránené diódami zapojenými paralelne k cievke.

Z dôvodu veľkých premenných náročných na rýchlosť výpočtu je na periférii

rozšírenia pamäte zapojená externá pamäť typu SRAM 32 KB, v ktorej sa budú predpočítavať hodnoty časovo náročných výpočtov ako je lineárne a logaritmické rozmiestanie. Porty externej pamäte tohto mikrokontroléra majú dátovú časť spojenú s prvými 8 adresnými bitmi, preto je potrebný rýchly multiplexer 74AHC573, ktorý pracuje aj na frekvencii 16MHz, zároveň sa ušetrí celý nadbytočný port.

Ďalšou dôležitou úlohou mikrokontroléra je zobrazenie dát na grafickom displeji s rozlíšením 128x64 bodov, ktorý disponuje s 8-bitovou paralelnou zbernicou. Dátová zbernice s bitmi DB0 až DB7 je pripojená DB0 na PF2 z portu F a DB1 až DB7 na PD1 až PD7 z portu D. Hodinový signál paralelnej zbernice privádzaný na E sa získava z PF5, smer zápisu R/W je určený z PF4, indikácia D/I je privezená na PF3, CS1 je na PF6 a CS2 je na PF7. CS1 a CS2 vyberajú používanú polovicu displeja logickou 1, ich význam v preklade znamená výber čipu. Smer zápisu R/W sa na čítanie z displeja nepoužíva, jeho využitie je jedine na kontrolu dátového toku a tým k zamedzeniu chýb, avšak to sa dá nahradíť časovým oneskorením. Indikácia D/I displeju určuje, či sa jedná o inštrukciu alebo dáta. Reset sa nevyužíva, je nulovaný napájaním. Na pine 3 je možné nastaviť kontrast displeja trimrom. Medzi pinmi 19 a 20 sa nachádza napájanie diódového osvetlenia. Tento typ displeja je v skutočnosti po jednotlivých bodoch náročné ovládať, pretože okrem základných inštrukcií neobsahuje žiadnu znakovú sadu ani grafický engine, ktorý by vedel vykresľovať objekty, preto je to softvérová záležitosť. Bez vhodnej knižnice alebo algoritmu, ktorý slúži ako grafický engine s rôznym vektorovým vykresľovaním, renderovaním textu ako aj vkladaním bitovej mapy, je takmer nemožné vykresliť niečo zmysluplné na displeji.

Okrem digitálneho D/A prevodníka sa pre šetrenie záťaži mikrokontroléra, SPI komunikácií, ceny a jednoduchosti používajú PWM D/A prevodníky využívajúce perifériu mikrokontroléra a tým odstraňujú veľkú časť zdrojového kódu ako aj zaťaženie mikrokontroléra. Tieto prevodníky využívajú vlastnosti strednej hodnoty obdlžnikového signálu, ktorá je lineárne závislá od jeho striedy. Spektrum periodického obdlžnikového signálu je diskrétné a periodické, z tohto spektra je požadovaná len jednosmerná zložka. Vďaka tejto vlastnosti stačí spektrum len vyfiltrovať analógovou dolnou prieplustou s medzným kmitočtom daleko menším ako jeho prvá harmonická. Čím bude tento kmitočet menší, tým sa dosiahne menšie zvlnenie, čiže väčšie potlačenie harmonických zložiek spektra, avšak tým dlhšie trvá preladenie medzi hodnotami, preto je ho potrebné voliť primerane s určitým kompromisom. Na výstup z PWM modulu je pripojený RC integračný člen, ktorého medzný kmitočet bol zvolený:

$$f_m = \frac{1}{2\pi RC} = \frac{1}{2\pi \cdot 20 \cdot 10^3 \cdot 1 \cdot 10^{-6}} = 7,96 \text{ Hz} \quad (2.1)$$

, kde R je sériový kondenzátor, C je paralelná kapacita a f_m je medzný kmitočet dolnej prieplusti.

Kmitočet PWM modulu je 30 kHz, čo je približne o 4 rády vyšší ako kmitočet filtra, keďže je použitá dolná prieplust 3. rádu vzniknutá pripojením ešte ďalších dvoch RC článkov, predpokladané potlačenie prvej harmonickej je 240 dB.

Mikrokontrolér využíva aj perifériu A/D prevodníka, ktorá je integrovaná na porte F. Z tejto periférii je využitý výstupný bit PF0, na ktorom je zapojená dolná prieplust tvoriaca antialiasing filter a využíva sa pre modulovanie nízkofrekvenčného signálu.

2.8 Popis obvodu číslicovej syntézy

Vybratý DDS obvod ad5930 umožňuje generovať sínusový, trojuholníkový signál z analógového výstupu a obdlžnikový signál z digitálneho výstupu, ktorý je nevyužívaný pre jeho konštantnú striedu a napäťový výstup TTL. Mód funkcie sa rozdeľuje na kontinuálny a burst. Tieto módy výrazne šetria SPI komunikáciu. Z kontinuálneho módu je využívaná funkcia lineárneho rozmiestenia, ktoré môže byť krokovane automaticky alebo pomocou pinu CTRL. Tento pin slúži zároveň aj na inicializáciu a spustenie rozmiestenia a je využívaný pre logaritmické rozmiestenie, ktoré je určené logaritmickým prepočtom krokovania prieľadu hodinového signálu z PB4. Rozmiestenie môže mať tvar píly alebo trojuholníka. Do burst módu sa zaraďuje generovanie sérií impulzov, ktoré sú tiež spúšťané pomocou CTRL. Pin INTERRUPT slúži na prerušenie činnosti a uvedenie syntetizéra do pôvodného stavu.

Jeho pipelined jadro DDS má 24 bitové registre, čím najmenšie rozlíšenie nastavenia frekvencií odpovedá 2,98 Hz pri použitom hodinovom signále s kmitočtom 50MHz, ktorý je braný z kryštálového oscilátora. Jeho interný regulátor slúži ako interná referencia pre nastavenie pracovného prúdu, ktorý sa odvíja od prúdu tečúceho cez pin FS adjust. Tento pin je pripojený cez delič k D/A prevodníku ad5620, ktorý pomocou 2. Kirchoffovho zákona určuje prúd tečúci do tohto pinu, alebo napätie v tomto pine. Medzi deličom a D/A prevodníkom sa nachádza ešte napäťový sledovač pre zníženie chyby prevodu, ktorá sa odvíja od záťažového prúdu, ktorý najviac vplyva na jeho činnosť pri 5 V napájaní, ktoré je použité. Napäťový delič znižuje maximálne výstupné napätie z D/A prevodníka z hodnoty 5 V na hodnotu 1,20 V, ktoré poskytuje táto referencia z dds syntetizéra, aby sa neznížila presnosť nastavenia pracovného bodu daná 10-bitovým prevodníkom.

Symetrický prúdový výstup dosahuje väčší rozkmit napäťa a je možné jednoducho odstrániť jeho ofset pridaním rozdielového zosilňovača. Je to vysokoimpedančný zdroj konštantného prúdu, na ktorý je možné priviesť záťaž do 200Ω pri maximálnom prúde 4mA, čomu odpovedá maximálne napätie 0,8 V, po prekročení tejto hodnoty prudko narastie skreslenie signálu, čo spôsobí nárast frekvenčných zložiek. Na prúdový výstup je pripojený rekonštrukčný filter, za ktorým nasleduje rozdielový zosilňovač. Keďže v pásme pripustnosti sú vstupná impedancia invertujúceho vstupu rozdielového zosilňovača a impedancia zapojená na výstupe syntetizéra zapojené paralelne, je ich hodnota volená o niečo vyššia ako 200Ω , teda 220Ω , preto pre výpočet výstupného prúdu treba uvažovať polovičnú hodnotu tejto impedancii. Výstupné napätie obvodu DDS bolo zvolené 0,35 V na invertujúcom vstupu rozdielového zosilňovača, ktorému I_{OUTB} odpovedá hodnota:

$$I_{OUTB} = \frac{U_{IN-}}{Z} = \frac{0,35}{110} = 3,18 \text{ mA} \quad (2.2)$$

, kde U_{IN-} je napätie na invertujúcom vstupu rozdielového zosilňovača, Z je celková impedancia medzi pinom I_{OUTB} a GND v pripustnom pásme, I_{OUTB} je výstupný prúd DDS.

Na neinertujúcom vstupu to už nebude 0,35 V, ale o niečo viac kvôli tomu, že pre rozdielový zosilňovač bolo nastavené zosilnenie väčšie než 1 rezistorom 330Ω na vstupu deliča neinvertujúceho vstupu ako aj v spätnej väzbe, teda napätie na

neinvertujúcom vstupe bude:

$$U_{IN+} = I_{OUT} \cdot Z = 3,18 \cdot 10^{-3} \cdot [220 \parallel (330 + 220)] = 0,5 \text{ V} \quad (2.3)$$

, kde I_{OUT} je výstupný prúd DDS, U_{IN+} je napätie neinvertujúceho vstupu rozdielového zosilňovača.

Tento pracovný prúd je zároveň určený nominálnou hodnotou rezistora R_{SET} $6,8 \text{ k}\Omega$ podľa katalógového listu zapojeného do FSADJUST pri použítej internej referencii $1,2 \text{ V}$ bez pripojeného D/A prevodníku.

$$R_{SET} = \frac{18 \cdot V_{REFOUT}}{I_{OUT}} = \frac{18 \cdot 1,2}{3,18 \cdot 10^{-3}} = 6788,57 \Omega \quad (2.4)$$

, R_{SET} je rezistor určujúci referenčný prúd, V_{REFOUT} je výstup z referencie, I_{OUT} je výstupný prúd.

Pripojením D/A prevodníka k tomuto rezistoru R_{SET} cez napäťový delič sa získa nastaviteľná amplitúda, kde napäťový delič musí byť tvrdší zdroj prúdu ako R_{SET} , aby bolo možné zanedbať vplyv referencie. Maximálne napätie prevodníka je 5 V , preto ho treba znížiť na $1,2 \text{ V}$ deličom a podľa 2. Kirchhoffovho zákona platí:

$$I_{OUT} = \frac{18 \cdot (V_{REFOUT} - V_{DAC})}{R_{SET} + 280 \parallel 100} \quad (2.5)$$

, kde I_{OUT} je výstupný prúd, V_{REFOUT} je interná referencia, R_{SET} je referenčný odpor a V_{DAC} je napätie z výstupu napäťového deliča pripojeného k sledovaču D/A prevodníka.

Zo vzorca (2.5) vyplýva, že minimálny prúd bude nastavený pri napäti 4,56 V z D/A prevodníka, keďže výstup z napäťovej referencie je $1,2 \text{ V}$ a hodnota tohto prúdu bude rovná 0. Maximálny nastaviteľný prúd je $3,14 \text{ mA}$, čo je mierne menší ako teoretická hodnota z katalógového listu kvôli napäťovému deliču.

Za DDS obvodom nasleduje rekonštrukčný filter, ktorý musí byť symetrický, aby nevnášal chybu ofsetu pri vyšších frekvenciach, preto nie je možné zabezpečiť dokonalé impedančné prispôsobenie pre neinvertujúci vstup diferenciálneho zosilňovača, ktorý má zosilnenie 1,5 z dôvodu lepšej rýchlosťi priebehu, teda vďaka lepšiemu rozloženiu zosilnenia medzi stupňami a tým volbou menších odporov. Nesymetrické zaťaženie filtra spôsobuje nárast rezonancie, ktorá je kompenzovaná pridaním hornej pripusti tvorenjej R_{105} a C_{95} . Symetrický výstup má okrem okrem jednoduchého odstránenia ofsetu výhodu aj vo väčšej amplitúde, a tým menšieho potrebného počtu zosilňovacích stupňov.

2.9 Napäťové zosilňovače

Kompletný zosilňovač pozostáva z jednotlivých stupňov operačných zosilňovačov s prúdovou väzbou, pre ktoré je typické, že rýchlosť priebehu, spolu so stabilitou sa volí spätnovázobným odporom ktorého hodnota bola zvolená 330Ω . Maximálne napätie posledného stupňa bolo volené vzhľadom na maximálny dynamický rozsah. Celkový počet stupňov za rozdielovým zosilňovačom bol zvolený 4.

Aby bolo na poslednom napäťovom zosilňovači dosiahnuté napätie 3,7V, je potrebné zvoliť zosilnenie jedného stupňa:

$$A_U = \sqrt[n]{\frac{U_{OUT}}{U_{IN}} \cdot \frac{1}{A_{Udif}}} = \sqrt[4]{\frac{3,7}{0,35} \cdot \frac{1}{1,5}} = 1,63 \quad (2.6)$$

, kde A_U je zosilnenie jedného stupňa, U_{IN} je napätie z DDS syntetizéra, U_{OUT} je napätie na poslednom napäťovom sledovači a A_{Udif} je zosilnenie diferenčného zosilňovača a n je počet stupňov.

Výpočet hodnôt jedného stupňa:

$$R_1 = \frac{R_2}{A_U} = \frac{330}{1,63} = 202,45 \Omega \quad (2.7)$$

, kde R_1 je vstupný odpor invertujúceho zosilňovača a R_2 je spätnoväzbový odpor.

Z výpočtu sa R_1 volí 200Ω , z čoho vznikne o niečo väčšie zosilnenie, preto sa musí posledný stupeň napäťového zosilňovača dať prelaďiť. Zo vzťahu (2.6) je vidieť, že potrebné zosilnenie s počtom stupňov klesá exponenciálne.

2.10 Generovanie obdlžnikového signálu

DDS syntetizér poskytuje možnosť generovať obdlžnikový signál, ale len s konštantnou striedou a napäťovým výstupom, ktorý je veľmi citlivý na parazitné kapacity a v prípade vysokých frekvencií by došlo k výraznému skresleniu, teda potlačeniu jeho harmonických zložiek. Preto bola zvolená iná alternatíva a to možnosť generovania obdlžnikového signálu pomocou komparátora, ktorý umožňuje zmenou komparačnej úrovne zmeniť jeho striedu. Jeho vstupné signály sú teda symetrický trojuholníkový signál generovaný z DDS, ktorý je privezený na invertujúci vstup komparátora a jednosmerný signál získavaný z PWM D/A prevodníka, ktorý je privezený na neinvertujúci vstup komparátora. Hysterézia je okrem internej hysterézie $3,5 \text{ mV}$ určená aj spätnoväzbovým a vstupným rezistorom v kladnej spätej väzbe, teda pridaná hysterézia bola zvolená $19,6 \text{ mV}$ pre zamedzenie kmitov, celková hysterézia komparátora je $23,1 \text{ mV}$.

$$U_{HYST} = U_{NAP} \frac{R_1}{R_1 + R_2} = 5 \cdot \frac{13}{3300 + 13} = 19,6 \text{ mV} \quad (2.8)$$

, kde U_{HYST} je pridaná hysterézia komparátora, U_{NAP} je maximálne napätie na výstupe, R_1 je odpor na neinvertujúcom vstupe, R_2 je spätnoväzbový odpor.

Z výstupu komparátora je získaný obdlžnikový signál s ofsetom $2,5 \text{ V}$ a amplitúdou $2,5 \text{ V}$, teda je potrebné odstrániť ofset a keďže maximálne vstupné napätie predposledného napäťového stupňa je rovné $2,358 \text{ V}$, stačí ho priviesť na vstup tohto stupňa. Signál má však konštantnú amplitúdu, ktorá sa nedá meniť, preto je ešte medzi výstup komparátora a napäťový zosilňovač privezený zosilňovač s napäťovým riadením zosilnenia LMH6503 od firmy Texas Instruments so šírkou pásma 135 MHz , ktorý tiež využíva koncepciu zosilňovačov s prúdovou väzbou. Jeho charakteristická rýchlosť priebehu je 1800 V/us a je postačujúca pre malý 5 V rozkmit amplitúdy. LMH6503 slúži teda ako variabilný atenuátor, ktorého celkové zosilnenie je rovné 1,

avšak zosilnenie samotného obvodu je rovné 10, ktoré je utlmené odporovím deličom s útlmom 1/10, aby bola zabezpečená dostatočne lineárna regulácia zosilnenia. Nelinearitu charakteristiky zosilnenia v závislosti od riadiaceho napäťa V_G je možné v určitej miere korigovať vhodnou aproximovanou funkciou z nameraných hodnôt. Offset je odstránený pomocou prídavného napäťového deliča napájaného zo záporného potenciálu symetrického napájania -5 V, jeho útlm je rovný 20, zatiaľčo priamy delič deliaci signál z komparátora so signálom v rozsahu od 0 V do 5 V má útlm rovný 10. Tieto deliče majú spoločný výstupný odpor, ktorý je zapojený na vstupe LMH6503, takže výstupný signál sa scítá podľa 1. Kirchhoffovho zákona:

$$U_{\text{OUT}} = I_{\text{KOMP}} + I_{\text{OFS}} = \frac{U_{\text{KOMP}} \cdot R_3}{R_3 + R_1} + \frac{U_{\text{NAP-}} \cdot R_3}{R_2 + R_1} = \frac{U_{\text{KOMP}} \cdot 50}{50 + 450} + \frac{-5.50}{50 + 950} \quad (2.9)$$


, kde U_{OUT} je výstupné napätie sústavy deličov, I_{KOMP} je prúd vetvy deliča komparátora, I_{OFS} je prúd vetvy deliča záporného potenciálu napájania, U_{KOMP} je výstupné napätie komparátora a $U_{\text{NAP-}}$ je záporný potenciál napájania.

Výstup samotného LMH6503 je privedený cez trimer na 2. stupeň napäťového zosilňovača so vstupným napäťom 1,43 V kvôli lepšiemu využitiu rozsahu.

Ked'že odpory na vstupe zosilňovača LMH6503 boli zvolené 50Ω kvôli minimálnemu šumu, ostatné hodnoty boli zvolené pre $R_1 450 \Omega$ a pre $R_2 950 \Omega$. Hodnoty deliacich rezistorov sú v skutočnosti preladiteľné pomocou trimrov kvôli nesymetrii napäťových úrovní komparátora. Zo vzťahu (10) je vidieť, že polovica výstupného napäťového rozsahu komparátora predstavuje offset, preto stačí túto polovicu priviesť zo záporného potenciálu a pričítať ku vstupnému signálu LMH6503. LMH6503 je zapojený podľa katalógového zapojenia s maximálnym nastaviteľným zosilnením 10. Zosilnenie je ovládané napäťom na pine V_G pomocou digitálneho D/A prevodníku ad5620, ktorý sa v prípade obdlžnikového signálu prepne z DDS syntetizéra na vetvu LMH6503. Jednosmerný signál z D/A prevodníka treba previesť na rozsah vstupu V_G , ktorý je od -1 V do 1 V. Preto je potrebné najprv odstrániť offset rozsahu D/A prevodníka tak, aby sa jeho výstup previedol do rozsahu od -2,5 V do 2,5 V a následne zoslabil útlmom 2,5, čím sa dostane požadovaný rozsah, čo sa robí za pomoci rozdielového zosilňovača podobne ako v prípade výpočtu (2.9), na ktorého výstup je zapojený kondenzátor paralelne s rezistorom pre zamedzeniu záklmitov a rozkmitaniu obvodu kapacitnou záťažou.

2.11 Atenuátor

Pre atenuátor z pasívnych súčiastok je dôležité, aby bol symetrický a výkonovo prispôsobený aj pri sériovom radení, preto bol zvolený atenuátor tvaru Π . Navrhnutý atenuátor má charakteristickú impedanciu 200Ω a jednotlivé útlmy sú 10, 100 a sériovým radením 1000.



Obr. 2.2: Navrhnutý atenuátor -20 dB vľavo a -40 dB vpravo

Hodnoty súčiastok sú vypočítané pomocou online kalkulátora [10], ktorý rieši sústavy 2 rovníc, pričom 1 rovnica je pre útlm a druhá pre charakteristickú impedanciu.

Pre atenuátor -20 dB boli zistené tieto hodnoty:

$$R1 = 990 \Omega$$


$$R2 = R3 = 244,44 \Omega$$

Pre atenuátor -40 dB bolo vypočítané:

$$R4 = 9999 \Omega$$

$$R5 = R6 = 204,04 \Omega$$

Kedže väčšina z týchto hodnôt nie sú blízke hodnotám odporov, ktoré sú vyrábané v radách, sú mnohé hodnoty dané paralelnou kombináciou, ktorej chyba je menšia ako chyba samotných súčiastok.



Obr. 2.3: Realizácia návrhu atenuátora -20 dB vľavo a -40 dB vpravo

Na Obr. 2.3 je vidieť realizáciu atenuátorov, kde všetky rezistory okrem 43,2 k majú presnosť 0,1 %, 43,2 k má presnosť 1 %.

2.12 DC servo

Na posledný napäťový zosilňovač je zapojený obvod jednosmerného serva, ktorý slúži pre odstránenie offsetu symetrických signálov, teda s nulovou strednou hodnotou pri konštantnej striede 50 %. Tvorí ho invertujúci zosilňovač zapojený ako integrátor, teda

dolná prieplšť s medzným kmitočtom o niekoľko rádov menším ako prechádzajúci signál, čo je vo výpočte (2.10) vidieť vzhľadom na najmenší nastaviteľný kmitočet 2,98 Hz.

$$f_m = \frac{1}{2\pi RC} = \frac{1}{2\pi \cdot 1 \cdot 10^6 \cdot 1 \cdot 10^{-6}} = 0,159 \text{ Hz} \quad (2.10)$$

, kde R je vstupná impedancia integrátory, C je spätnoväzbová kapacita

Za integrátorom je zapojená dolná prieplšť pre lepšie vyhladenie na vyšších kmitočtoch s nižšou kapacitou, s ktorou je dosiahnutá vyššia sériová rezonancia daná parazitnou indukčnosťou prívodov.

2.13 Rekonštrukčný filter


Simuláciou sa najvhodnejší filter javil Butterworthov, ktorý dosahoval najvyššiu strmosť a vysoký útlm v neprieplustnom pásme, a preto bol zvolený. Chebyseov filter mal súčasť vyššiu strmosť, ale horší útlm v neprieplustnom pásme, čo je nežiaduce, ostatné filtre boli na tom podobne. Preto, že Nyquistov kmitočet je rovný maximálnej šírke generovaného pásma, bol zvolený 12. rád, ktorým by maximálna strmosť filtrov mala dosiahnuť 240 dB / dek. Pre výpočet filtrov bol použitý program Filter Solutions 10.0, ktorý umožňuje vypočítať Butterworthov filter až do 20. rádu, filter bol počítaný pre záťažovú impedanciu 220 Ω a medzný kmitočet 20 MHz.

Najideálnejšie vlastnosti by filter dosiahol pri medznom kmitočte 20 MHz s útlmom -50 dB na Nyquistovom kmitočte 25 MHz, pretože uvážením výstupnej odozvy D/A prevodníka na vzorky ako ideálne diracové impulzy so zrkadlovými kmitočtami o rovnakej amplitúde 0,35V v spektre by boli tieto zrkadlové kmitočty utlmené 50 dB, t. j. na výstupu generátora pri celkovom zosilnení 28,57 len 31,6 mV a keďže odozva výstupu D/A prevodníka sleduje sínus kardiálny, bude to v skutočnosti menej. Pre toto potlačenie -50 dB odpovedá rád filtrov 26 podľa empirického vzťahu:

$$N = \left[\log\left(\frac{1}{10}\right) \frac{L}{\log\left(\frac{f_m}{f_L}\right)} - 3 \right] \cdot \frac{1}{20} = 26 \quad (2.11)$$


, kde N je rád filtrov a L je požadovaný útlm v dB na frekvencii f_L a f_m je medzná frekvencia.

Vzorec (2.11) platí pre idealizovaný nárast útlmu 20 dB / dek. Výpočtom bol ideálny filter vypočítaný na 26. rád, avšak pre jeho veľké rozmer a cenu bol zvolený 12. rád, ktorý pri medznej frekvencii 20 MHz dosahuje na frekvencii 25 MHz potlačenie len teoreticky 23,549 dB.




Obr. 2.4: Programom vypočítané hodnoty súčiastok

Kondenzátory boli zvolené keramické a tlmivky s feromagnetickým jadrom, ich hodnoty boli vyberané zo sériových rad.



Obr. 2.5: Reálne hodnoty navrhnutého filtra

Na Obr. 2.5 je vidieť zvolené hodnoty Butterworthovho filtrov, ktorých nepresnosť ovplyvní presnosť medzného kmitočtu, avšak najviac ho môžu ovplyvniť nelineárne induktory s feromagnetickým jadrom kvôli zotrvačnosti jadra a parazitným kapacitám, s ktorými tvoria sériový rezonančný obvod.




Obr. 2.6: Amplitúdová a fázová charakteristika filtru

Medzny kmitočet z 20 MHz kvôli tlmivkám klesol až na 16,76 MHz, avšak vďaka tomu je potlačenie na kmitočte 30 MHz až 49,24 dB. Zapojenie bude korigované pri praktickom vyhotovení.


2.14 Koncový zosilňovač

Kvôli nedostatku zosilňovačov s prúdovou väzbou pri vyššom napájaní ako je ± 20 V, ktoré je potrebné pre dosiahnutie rozkmitu 40Vpp naprázdno alebo 20 Vpp / 50Ω , je potrebné navrhnuť zosilňovač z diskrétnych súčiastok, ktorý bude tiež využívať koncepciu CFA. Výhodou zosilňovačov CFA je vlastnosť, že šírku pásma majú stále rovnakú, mení sa len rýchlosť priebehu, ktorá je určená spätnoväzbowým rezistorom. Spätnoväzbowým rezistorom je zároveň určovaná stabilita, a preto sa do zápornej spätnej väzbe nezvyknú zapájať reaktancie. Zosilňovač CFA sa zaraduje medzi transimpedančné zosilňovače, pretože vnútorné zosilnenie je dané transimpedanciou vstupného napäťového sledovača, teda prúdovým zosilnením. Tento zosilňovač pozostáva z 3 hlavných blokov, a to je vstupný napäťový sledovač tvorený prevažne diferenčným prúdovým zrkadlom, prúdové zrkadlo a výstupný napäťový sledovač. Na rozdiel od napäťových zosilňovačov vstupná impedancia sa neblíži k nekonečnej hodnote, ale blíži sa k nule, pretože invertujúci vstup je vyvedený z výstupu napäťového sledovača, neinvertujúci vstup má vyššiu impedanciu, pretože je to vstup napäťového sledovača. Nulové diferenčné napätie je zabezpečované spätnou väzbou. CFA zosilňovače dosahujú vysokú rýchlosť priebehu, avšak za cenu vyššej spotreby, ktorá sa odvíja hlavne od použitých tranzistorov a napájacieho napäťa, pretože tranzistory výstupného ako aj vstupného prúdového zrkadla pracujú v saturácii. S narastajúcou kapacitou PN prechodov rastie aj potrebný prúd pre dosiahnutie potrebnej rýchlosťi priebehu SR. Skreslenie priebehu závisí aj od kvality prúdových zrkadiel danej ich dynamickým odporom [11].



Obr. 2.7: Navrhnutý CFA

Na obr. 2.7 je navrhnutý zosilňovač s prúdovou väzbou využívajúci základnú konцепciu CFA, ktorý dokáže rýchlosť priebehu dosiahnuť až 3300 V / u s, čo je vidieť na Obr. 2.8, v prípade ideálneho výstupného sledovača až 6000 V / us. Klúdový odber je určovaný rezistormi R5 a R4. Na vstupe je vidieť diferenčné Widlarovo prúdové zrkadlo tvorené tranzistormi T1 až T4, prúd zo vstupu sa zrkadlí na výstupnú časť transimpedancie pomocou páru Wilsonovho zrkadla s lepšími vlastnosťami a nakoniec je zapojený napäťový sledovač tvorený tranzistormi T13 až T16, ktoré tiež tvoria Widlarovo prúdové zrkadlo. Keďže rýchlosť priebehu je určená spätnoväzbovým rezistorom, vzhladom na veľké zosilnenie má vstupný odpor R1 malú hodnotu, preto v prípade zapojenia tohto zosilňovača za ad8009 je ešte potrebné pripojiť medzi R1 a VG1 napäťový sledovač, pretože by sa prekročilo prúdové zaťaženie ad8009. Viac zaťažované tranzistory, na ktorých vzniká najvyšší úbytok napäťa v saturácii sú tranzistory na vstupe T2, T4 a najviac zaťažované sú na výstupe T10 a T6, na ktorých je pri maximálnom rozkmitite vstupného napäťa 3,81 V takmer celé napájanie symetrického zdroja. Z toho dôvodu je pomerne ľahké vybrať tranzistory s nízkymi kapacitami do 2 pF, vysokým tranzitným kmitočtom, ktorý je ideálne vyšší než 500 MHz a vysokým maximálnym napäťom medzi kolektorom a emitorem, minimálne 50 V. Jediné tranzistory, ktoré vydavali požiadavkám sú BFQ232 a jeho komplement BFQ252, avšak výroba týchto tranzistorov je dosť obmedzená a sú kommerčne nedostupné. Preto sa ešte zväží využitie tohto zapojenia v praktickej časti, v ktorej ak nebude možné dosiahnuť požadované parametre, znížia sa požiadavky pre výstupný rozkmit signálu z 10 V / Ω na 5 V / Ω a použije sa kommerčne dostupný CFA ako THS3001 od Texas Instruments alebo AD811 od Analog Devices, zatiaľ sa však uvažuje využitie AD811.



Obr. 2.8: Simulovaná rýchlosť priebehu zapojenia pri rozkmitite výstupu 20Vpp/50Ω

Požadované minimálne zosilenie koncového stupňa pre dosiahnutie amplitúdy 10V/50Ω je (v prípade navrhnutého CFA):

$$A_{u \min} = \frac{U_{\text{OUT}}}{U_{\text{N}}} = \frac{20}{3,81} = 5,25 \quad (2.12)$$

, kde U_{OUT} je výstupné napätie zosilňovača naprázdno, U_{N} je vstupné napätie koncového stupňa.

Pre amplitúdu 5V/50Ω po znížení parametrov je požadované zosilnenie (v prípade AD811):

$$A_{u \min} = \frac{U_{\text{OUT}}}{U_{\text{N}}} = \frac{10}{3,81} = 2,63 \quad (2.13)$$

Výstupný ofset je riadený pomocou PWM prevodníka, ktorý je pripojený na koncový zosilňovač. Ten je zapojený ako sumačný zosilňovač. Výstup je výkonovo prispôsobený na impedanciu 50 Ω, čím sa zároveň zníži vplyv kapacitnej záťaži a odrazov na vedení.

2.15 PWM D/A prevodníky

Tieto prevodníky využívajú PWM perifériu mikrokontroléra, ktorá je riadená 16-bitovým čítačom na PB5 a PB6. Harmonické zložky meniaci sa v čase sa odstraňujú integrátorom, teda dolnou prieplustou. Na PWM modul je pripojená dolná prieplust, ktorá je zaťažená vstupným odpornom invertujúceho zosilňovača s TL084. Tento vstupný odpor je nastaviteľný trimer R_{63} a od neho závisí zosilnenie signálu z dolnej prieplusti, tým aj rozsah regulácie výstupného napäťa, ktorá je maximálna pri skratovaní vstupného odporu. Rozsah regulácie závisí aj od spätnoväzbového rezistora R_{59} , ktorý bol zvolený rovný R_{62} , aby maximálne nastaviteľné zosilnenie 1. stupňa prevodníka bolo rovné 1 pre rovnaký základ prevodníkov ofsetu a striedy. PWM modul poskytuje signál, ktorý má okrem ofsetu závislom na striede aj vlastný ofset, ktorý sa odstraňuje privedením napäťa z virtuálnej zeme priviedenej na neinvertujúci vstup. V prípade nastavenia trimrov $R_{69}, R_{75}, R_{63}, R_{61}$ virtuálnej zeme do stredu regulačného rozsahu sa po odstránení nechceného ofsetu získa výstup v rozsahu od -2V do 2V, za ktorým sa buď tento signál zosilní neinvertujúcim zosilňovačom so zosilnením 3,74 s ďalším TL084 ako v prípade prevodníka ofsetu alebo prevedie cez napäťový sledovač s TL084 v prípade prevodníka striedy, za ktorým nasledujú ďalšie filtračné obvody. Medzi neinvertujúcim vstupom sledovača alebo zosilňovača a výstupom invertujúceho zosilňovača je ešte pridaná pasívna dolná prieplust pre lepšie vyfiltrovanie nežiaducich zložiek signálu.

Vzťah platný pre výstup z prevodníka striedy:

$$U_{\text{OUT}} = U_{\text{PWM}} \frac{R_{63}}{R_{63} + R_{62}} \frac{R_{59}}{R_{63}} - 5D \left(\frac{R_{59}}{R_{63} + R_{62}} + 1 \right) \quad (2.14)$$

, kde U_{OUT} je výstupné napätie D/A prevodníka striedy, U_{PWM} je ofset PWM signálu, R_{xx} sú odpory označené podľa schémy a D je celkový deliaci pomer virtuálnej zemi, ktorý je v polovici rozsahu 2:9.

Pre prevodník ofsetu je vzťah (2.14) doplnený o zosilnenie neinvertujúceho zosilňovača.

2.16 Obvody A/D prevodníka mikrokontroléra

Mikrokontrolér atmega128a obsahuje 8 kanálový A/D prevodník na porte F, z ktorého sa využívajú len 2 single ended kanály. Referencia prevodníka bola zvolená interná 2,56V pre dobrú stabilitu a nízke rušivé vplyvy, na túto úroveň je zároveň potrebné previesť maximálne napätie, čo sa robí za pomoci TL064 IC26C a IC26D, ktoré v zapojení rozdielového zosilňovača pridávajú aj potrebný offset, čím sa prevedie napäťový rozsah symetrického napájania na nesymetrické. Maximálny možný vzorkovací kmitočet pri plnom rozlíšení 10 bitov je 15 ksps, s rastúcou vzorkovacou frekvenciou klesá presnosť D/A prevodníka. Keďže modulačný signál predstavuje väčšinou nízkofrekvenčný signál v akustickom pásme, bolo zvolené maximálne rozlíšenie. Kanál 0 slúži na spracovanie nízkofrekvenčného signálu, preto obsahuje Butterworthov Sallen-Key antialiasing filter 3. rádu s medzným kmitočtom 3 kHz umožňujúci nárast útlmu 40 dB / dek. Tento filter bol vypočítaný za pomocí programu Filter Solutions 10.0. Druhý kanál 1 má úlohu softvérového DC serva využívajúceho analógovú časť pre predpokladané odstránenie ofsetu aj pre signály so striedou, teda vlastným ofsetom. Aby nedošlo k zhoršeniu presnosti alebo k zničeniu portu mikrokontroléra, je počiatočný rozsah zväčšený pomocou rezistora R_{123} tvoriaceho s R_{122} napäťový delič 1:4 čím sa rozsah zvýši približne 4x, a tým 4x poklesne presnosť. Pokial' je na vstupe detekovaný bezpečný rozsah napäťia, je tento rezistor pomocou spínača relé odpojený, čím sa dosiahne vyššia presnosť, ktorá rastie s narastajúcim zosilnením predzosilňovača A/D. Pomocou prevodníka ofsetu so 16 bitovým PWM sa hodnota ofsetu koriguje.

2.17 Napájací zdroj

Ako hlavný zdroj symetrického napäťia je použitý transformátor s EI plechmi, napäťím 2x12V a zdanlivým výkonom 22 VA. Po usmernení mostíkovým usmerňovačom je napätie filtrované kapacitami 1mF, kde sú aj pripojené lineárne stabilizátory a spínané meniče. Zniženie napäťia na 2x12 V zabezpečujú regulované lineárne stabilizátory LM317 spolu s LM337, ktorých výstup je určený odporovým deličom. Pre získanie 5 V sa využíva L4960 zapojený ako znižujúci menič zo 17 V na 6,5 V s výstupným tranzistorom do 2,5 A spolu s lineárnym stabilizátorom LDO pre minimalizáciu zvlnenia a vyregulovanie dej. Priamo na výstup usmerňovača je pripojený invertujúci menič s MC34063, ktorý vytvára záporné napätie -7 V, d'alej je tiež pripojený lineárny stabilizátor. Všetky obvody sú zapojené podľa katalógových zapojení.

Každý jeden prívod napájania je potrebné blokovať keramickým kondenzátorom, ktorý vďaka nízkemu stratovému činiteľu dielektrika pracuje aj na vysokom kmitočte. Vlastnosti kondenzátorov ovplyvňuje aj tvar a rozmery prívodov.

3 REALIZÁCIA GENERÁTORA

3.1 Mechanická konštrukcia

Mechanický kryt je navrhnutý pre umiestnenie do systému VarioLab. Predný panel je privarený o 4 závitové tyče z nerezovej ocele, na ktoré sú jednotlivé dosky plošných spojov zasunuté. Pre zaistenie plošných spojov sú použité kovové trubky. Aby sa rušenie zo spínaného meniča zdroja nedostalo na hlavnú dosku, je pridaná tieniacia priečadka spojená s kostrou spolu s feritovou odrušovacou tlmivkou. Transformátor bol umiestnený na plošný spoj kvôli jednoduchej montáži a efektívneemu využitiu voľného miesta.


Displej, klávesnica sú prichytené pomocou privarených skrutiek o panel z dôvodu nedostatku miesta a enkóder pomocou distančných stĺpkov. Na prepojenie displeja a hlavnej dosky sa využíva 20-pinový krimpovací konektor NS25-W20P spolu s IDC 20 pinovým konektorm DS1016-20MASIBB, klávesnica využíva 20 a 10 pinové IDC konektory T821M110A1S100CEU- a enkóder sa prepája krimpovacím konektorm B6B-ZR(LF)(SN). Pre privedenie napájania slúži konektor NS25-W6P. Tieto konektory boli volené z dôvodu nízkej ceny a pevného uchytania.

Klávesnica bola po vyfrézovaní otvorov na panely prispôsobená pre nalepenie fólie s potiskom významu tlačidiel. Pre enkóder bol vysústrený gombík z hliníka.


Pre dátové vodiče je využitý plochý kábel s rastrom 1,27 mm a pre signálové prepoje BNC a SMB konektorov bol použitý koaxiálny kábel RG174.

3.2 Meranie


Pre meranie bol použitý digitálny osciloskop etc m221 so 100 MHz frekvenčným rozsahom a digitálny multimeter. Výsledok merania je zobrazený na Obr. 3.1, kde je vidieť sínusový priebeh s nastaveným rozkmitom 1Vpp a frekvenciou 14,3 Hz.




Obr. 3.1: Sínusový priebeh 1 Vpp, 14,3 Hz



Obr. 3.2: Sínusový priebeh 1 Vpp, 100 Hz



Obr. 3.3: Obdĺžnikový priebeh 10 Vpp pri záťaži 50Ω , 1,14 kHz



Obr. 3.4: Modulová charakteristika s relatívnym zosilnením vzhľadom na 1 kHz

3.3 Firmware generátora

Firmware bol písaný v integrovanom prostredí AVR Studio s prekladačom WinAVR. Pre grafický displej je použitá open source knižnica s BSD licenciou u8glib.

V hlavnej smyčke sa automaticky sníma klávesnica pomocou sérii impulzov vstupujúcich do desiatkových čítačov.

Po spustení generátora sa na displeji zobrazí hlavné menu s ikonami Sine, Square, Triangle, Sweep, Burst a Utility. V menu jednotlivých funkcií sa zobrazia parametre ako offset, amplitúda a frekvencia, prípadne strieda. Celý generátor sa ovláda rotačným kóderom snímaným externým prerušením a klávesnicou s 18 tlačidlami – z toho 4 sú šípky hore/dole, vľavo/vpravo a 1 potvrdzovacie tlačidlo. Ostatné tlačidlá tvoria numerickú klávesnicu.

V hlavnom menu je možné šípkami prepínať položku funkcií, potvrdením sa spustí podmenu, v ktorom sa po ľavej strane zobrazia parametre v listbox zozname. Šípkami hore/dole je možné voliť položku predstavujúcu parameter. Každý parameter je typu double. Po potvrdení sa položka zvýrazní a s položkou sa zvýrazní aj pozícia v parametri, či už sú to číslice, znamienko alebo jednotky. Šípkami vľavo/vpravo sa mení nastavovaná pozícia a šípkami hore/dole sa mení číslica, rovnakú funkciu má rotačný kóder. Zároveň je zobrazovaná aktuálna hodnota parametru, ktorá sa riadi obmedzeniami generátora.

Pre zobrazenie parametra sa používa funkcia, ktorá prevádzka double na reťazec *char s oddeľovačmi číslic a desatinou čiarkou. Táto funkcia zároveň prevádzka vybratú číslu/pozícii na ďalší reťazec, kde sa s použitím integrovanej funkcie v u8glib získá pozícia v reťazci na displeji vzhľadom na text s meniacou sa šírkou znaku a zvýrazní sa.


Všetky parametre sú uložené v základných jednotkách, pokial' sa zmení jednotka, parameter sa vynásobí jednotkou, ale pozícia desatinnej čiarky sa na displeji nezmení. Pri zadávaní čísla z klávesnice sa zobrazí nová hodnota s možnosťou určenia jednotky.

V každom podmenu sa zobrazí náhľad na zobrazovanú funkciu, pričom rozsah sa mení podľa atenuátorov. V menu utility je možné meniť zaťažovaciu impedanciu, podľa ktorej sa prispôsobí výstup z generátora.

Pri logaritmickom rozmiestaní sa používa SRAM 256KB pamäť pre predpočítanie hodnôt a následné vycítanie v reálnom čase s využitím dynamických premenných. Samotné rozmiestanie je vykonávané buď externe pomocou pinu ctrl alebo neustálym prenastavovaním dds.

3.4 Vývojový diagram

Enkóder predstavuje rovnakú funkciu ako šípka hore/dole s OK tlačidlom.



4 ZÁVER

Návrhy jednotlivých častí generátora boli overené výpočtami ako aj simuláciou. Rozsah generátora je dosť obmedzený a vzťahuje sa na rekonštrukčný filter, ako aj tranzitný kmitočet zosilňovača. Rozsah možno zvýšiť zvýšením rádu filtra alebo použitím filtra s vyššou strmosťou. Inou možnosťou je aj voliť kompromis hodnoty SFDR a zvýšiť medzný kmitočet filtra. Koncový stupeň CFA s diskrétnymi súčiastkami sa javil ako nevhodný kvôli nedostupnosti vhodných tranzistorov BFQ232 a BFQ252, a zároveň kvôli pomerne vysokej spotrebe spôsobenej rezistormi s nízkou impedanciou, ktoré sú potrebné pre dosiahnutie požadovanej rýchlosťi priebehu. Podľa obrázka 2.7 na spätnoväzbovom rezistore R_3 to tvorí 3,51 W, na záťaži R_2+R_6 4 W a na vstupe R_1 0,73 W, dokopy celková spotreba je 8,24 W pri maximálnom zaťažení. Spotreba spôsobená rezistorom R_3 závisí len od výstupného rozkmitu, teda vždy pri 20V je to maximálna hodnota. Pretože nie sú dostupné adekvátne tranzistory pre zapojenie podľa Obr. 2.7 a integrované CFA nie sú tiež dostupné tak, aby bolo možné dosiahnuť rozkmit 40 Vpp naprázdno, sú v tejto práci uvažované dostupné CFA. V tomto prípade je vhodný CFA ad811 kvôli nízkej cene a tým sú znížené požiadavky na 20 Vpp naprázdno.

Na ochranu výstupu z generátora bolo použité galvanické oddelenie pomocou relé pre vstupy a výstupy, a pomocou optočlena so Schmidtovým klopným obvodom v prípade vstupu pre FSK. Optočlen synchronizácie neoddeluje galvanicky, ale chráni výstup mikrokontroléra. Výstupné konektory sú typu SMB.

Celé zariadenie je umiestnené do kovovej konštrukcie, ktorá tvorí zásuvný modul stola VarioLab.

Plošný spoj bol prerobený opäť s novými súčiastkami filtra typu smd 2106 a 0805 s lepšou pájiteľnosťou. Kryštálový oscilátor bol zapájkovaný pomocou pasty s tavidlom No clean a teplého vzduchu.

Kontakty enkóderu sú ošetrené RC dolnou priepustou 1. rádu proti zákmitem, ktorá je cez odpor 4,7 k ohromená na vstup mikrokontroléra, aby sa celý náboj kondenzátora nevybil do tohto vstupu v prípade nastavenia portu na výstup po resete.

LITERATÚRA

- [1] National Instruments [online]. Find the Right Signal Generator, 1.10.2012 – [cit. 8. Decembra 2013]. Dostupné na <http://www.ni.com/white-paper/3348/en/>
- [2] Analog Devices Inc. [online]. Tutorial MT-085 [citované 8.12.2013]. Dostupné na <http://www.analog.com/static/imported-files/tutorials/MT-085.pdf>
- [3] Analog Devices Inc. [online]. A Technical Tutorial on Digital Signal Synthesis [citované 8.12.2013]. Dostupné na http://www.analog.com/static/imported-files/tutorials/450968421DDS_Tutorial_rev12-2-99.pdf
- [4] Analog Devices Inc. [online]. AD9834 datasheet [citované 8.12.2013]. Dostupné na http://www.analog.com/static/imported-files/data_sheets/AD9834.pdf
- [5] Lániček, R. *Elektronika*. Praha: BEN, 2004.
- [6] Kolouch, J., Biolková, V. Impulzová a číslicová technika. Elektronické skriptum. Brno: FEKT VUT v Brne, 2009.
- [7] Vágner, P. Vysokofrekvenčná technika. Elektronické skriptum. Brno: FEKT VUT v Brne, 2013.
- [8] Prokeš, A. Rádiové přijímače a vysílače. Elektronické skriptum. Brno: FEKT VUT v Brne, 2005.
- [9] Schwarz, D. [online]. Lineární a adaptivní zpracování dat: Signály a systémy. [citované 10.12.2013]. Dostupné z: <http://www.iba.muni.cz/esf/res/file/bimat-prednasky/linearni-a-adativni-zpracovani-dat/LaAZD-01.pdf>
- [10] Daycounter Inc. [online]. Attenuator calculator [citované 19.12.2013]. Dostupné z: <http://www.daycounter.com/Calculators/PI-T-Pad-Attenuator-Calculator.phtml>
- [11] Analog Dialogue. [online]. Two-Stage Current_Feedback Amplifier [citované 19.12.2013]. Dostupné z: <http://www.analog.com/library/analogdialogue/archives/29-2/feedback.html>

ZOZNAM SYMBOLOV VELIČÍN A SKRATIEK


<i>FM</i>	Frequency Modulation (frekvenčná modulácia)
<i>PWM</i>	Pulse Width Modulation (modulácia šírkou periódy signálu)
<i>LCD</i>	Liquid Crystal Display (displej s tekutým krýštálom)
<i>DAC</i>	Digital to Analog Converter (digitálno analógový prevodník)
<i>FFT</i>	Fast Fourier Transformation (rýchla Fourierová transformácia)
<i>DDS</i>	Direct Digital Synthesis (priama číslicová syntéza)
<i>CFA</i>	Current Feedback Amplifier (zosilňovač s prúdovou väzbou)
<i>RAM</i>	Read Access Memory (pamäť závislá na napájaní)
<i>ROM</i>	Read Only Memory (neprogramovateľná pamäť)
<i>LSB</i>	Least Significant Byte (najmenej významný bajt)
<i>MSB</i>	Most Significant Byte (najvýznamnejší bajt)
<i>VPP</i>	Voltage Peak to Peak (napätie špička - špička)
<i>SPI</i>	Serial Peripheral Interface bus (sériová zbernica SPI)
<i>ISP</i>	In System Programming (programovacie rozhranie)
<i>DC</i>	Direct Current (jednosmerný prúd)
<i>SR</i>	Slew Rate (rýchlosť priebehu)
<i>SFDR</i>	Spurious Free Dynamic Range (dynamický rozsah)

ZOZNAM PRÍLOH


A Návrh zariadenia	34	
A.1	Schéma napájacieho zdroja.....	34
A.2	Predloha zdroja – bottom (rozmer 160x105 mm, 1:1).....	35
A.3	Osadenie zdroja - top	35
A.4	Osadenie zdroja – bottom	36
A.5	Schéma hlavnej časti.....	37
A.6	Predloha hlavnej dosky – bottom (rozmer 105x160 mm, 1:1)	38
A.7	Predloha plošného spoja – top (1:1)	39
A.8	Osadzovací plán - top	40
A.9	Osadzovací plán – bottom.....	41
A.10	Schéma enkóderu.....	42
A.11	Predloha enkódera – bottom (45x39 mm, 1:1)	42
A.12	Osadenie enkódera – bottom.....	42
A.13	Osadenie enkódera – top.....	43
A.14	Schéma klávesnice	43
A.15	Predloha klávesnice – bottom (100x70 mm, 1:1).....	44
A.16	Osadzovací plán klávesnice – top	44
A.17	Osadzovací plán klávesnice – bottom.....	45
B Realizácia generátora	46	
B.1	Hlavné menu generátora	46
B.2	Pohľad z boku	47
B.3	Detail na hlavnú dosku	48
B.4	Hlavné menu	49
B.5	Podmenu funkcie sínus	50

A NÁVRH ZARIADENIA


A.1 Schéma napájacieho zdroja




A.2 Predloha zdroja – bottom (rozmer 160x105 mm, 1:1)




A.3 Osadenie zdroja - top




A.4 Osadenie zdroja – bottom




A.5 Schéma hlavnej časti




A.6 Predloha hlavnej dosky – bottom (rozmer 105x160 mm, 1:1)




A.7 Predloha plošného spoja – top (1:1)




A.8 Osadzovací plán - top




A.9 Osadzovací plán – bottom




A.10 Schéma enkóderu




A.11 Predloha enkódera – bottom (45x39 mm, 1:1)




A.12 Osadenie enkódera – bottom




A.13 Osadenie enkódera – top




A.14 Schéma klávesnice




A.15 Predloha klávesnice – bottom (100x70 mm, 1:1)



A.16 Osadzovací plán klávesnice – top



A.17 Osadzovací plán klávesnice – bottom




B REALIZÁCIA GENERÁTORA

B.1 Hlavné menu generátora




B.2 Pohľad z boku



B.3 Detail na hlavnú dosku



B.4 Hlavné menu



B.5 Podmenu funkcie sínus

