



# VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY

## FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION

## ÚSTAV MIKROELEKTRONIKY

DEPARTMENT OF MICROELECTRONICS

# NÁVRH SPÍNANÉHO KOMPARÁTORU A JEHO SROVNÁNÍ S KOMPARÁTOREM V TOPOLOGII OPERAČNÍHO ZESILOVAČE

DESIGN OF THE LATCHED COMPARATOR AND ITS COMPARISON WITH AN OPAMP LIKE COMPARATOR

## BAKALÁŘSKÁ PRÁCE

BACHELOR'S THESIS

## AUTOR PRÁCE

AUTHOR

**Petr Mrázek**

## VEDOUCÍ PRÁCE

SUPERVISOR

**Ing. Roman Prokop, Ph.D.**

**BRNO 2022**

# Bakalářská práce

bakalářský studijní program **Mikroelektronika a technologie**

Ústav mikroelektroniky

**Student:** Petr Mrázek

**ID:** 220850

**Ročník:** 3

**Akademický rok:** 2021/22

**NÁZEV TÉMATU:**

## **Návrh spínaného komparátoru a jeho srovnání s komparátorem v topologii operačního zesilovače**

**POKYNY PRO VYPRACOVÁNÍ:**

Prostudujte problematiku spínaných komparátorů a srovnajte funkční rozdíly mezi spínaným komparátorem a komparátorem typu operačního zesilovače. Vyberte vhodné topologie s důrazem na nízké rušení z výstupu na vstupy komparátoru.

Vybrané topologie spínaných komparátorů navrhnete v 180nm procesu společnosti onsemi a porovnejte je se základním komparátorem typu operačního zesilovače v dané technologii. Úpravou obvodu a optimalizací parametrů jeho prvků najdete vhodné obvodové řešení s důrazem na přesnost komparátoru, jeho proudový odběr a rušení z výstupu do vstupů.

**DOPORUČENÁ LITERATURA:**

Podle pokynů vedoucího práce

**Termín zadání:** 7.2.2022

**Termín odevzdání:** 2.6.2022

**Vedoucí práce:** Ing. Roman Prokop, Ph.D.

**Konzultant:** Ing. Martin Podzemný

**doc. Ing. Jiří Háze, Ph.D.**

předseda rady studijního programu

**UPOZORNĚNÍ:**

Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

## **Abstrakt**

Hlavní náplní této práce je návrh čtyř základních topologií spínaných komparátorů a komparátoru typu operační zesilovač. Úvodní část bakalářská práce se zabývá popisem, srovnáním a principy činnosti komparátorů typu operační zesilovač a spínaných komparátorů. V praktické části této práce je nejprve proveden samotný návrh všech zmíněných topologií spínaných komparátorů a komparátoru typu operační zesilovač. Následně jsou vzájemně porovnány především z hlediska jejich rychlosti, přesnosti, velikosti zpětného šumu a spotřeby. V závěru praktické části je proveden návrh těchto čtyřech základních topologií spínaných komparátorů znovu, a to již s na ně aplikovanými technikami pro redukci zpětného šumu. Celou práci uzavírá vyhodnocení jednotlivých získaných poznatků.

## **Klíčová slova**

Komparátor, spínané komparátory, zpětný šum, komparátor typu operační zesilovač, porovnání komparátorů, Lewis-Gray, StrongArm, Double-tail, komparátor typu AB, techniky pro snížení zpětného šumu

## **Abstract**

The main content of this work is the design of four basic topologies of latched comparators and opamp like comparator. The introductory part of the bachelor thesis deals with the description, comparison and principles of operation of comparators such as opamp like comparator and latched comparators. In the practical part of this work is firstly performed the design of all the mentioned topologies of switched comparators and comparator of the operational amplifier type. Subsequently, they are compared with each other mainly in terms of their speed, accuracy, amount of kickback noise and consumption. At the end of the practical part, the design of these four basic topologies of switched comparators have been performed again, but already with the techniques for reduction of kickback noise applied to them. The whole work is concluded by the evaluation of individual acquired knowledge.

## **Keywords**

Comparator, latched comparator, kickback noise, Open-loop comparator, comparison of comparators, Lewis-Gray, StrongArm, Double-tail, techniques for reduction of kickback noise

## **Bibliografická citace**

MRÁZEK, Petr. Návrh spínaného komparátoru a jeho srovnání s komparátorem v topologii operačního zesilovače [online]. Brno, 2022 [cit. 2022-06-02]. Dostupné z: <https://www.vutbr.cz/studenti/zav-prace/detail/142786>. Bakalářská práce. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav mikroelektroniky. Vedoucí práce Roman Prokop.

## Prohlášení autora o původnosti díla

**Jméno a příjmení studenta:** Petr Mrázek

**VUT ID studenta:** 220850

**Typ práce:** Bakalářská práce

**Akademický rok:** 2021/22

**Téma závěrečné práce:** Návrh spínaného komparátoru a jeho srovnání s komparátorem v topologii operačního zesilovače

Prohlašuji, že svou závěrečnou práci jsem vypracoval samostatně pod vedením vedoucí/ho závěrečné práce a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce.

Jako autor uvedené závěrečné práce dále prohlašuji, že v souvislosti s vytvořením této závěrečné práce jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a jsem si plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č. 40/2009 Sb.

V Brně dne: 2. června 2022

-----  
podpis autora

## **Poděkování**

Děkuji vedoucímu práce Ing. Romanu Prokopovi, Ph.D. za odborné vedení a rady při řešení této práce. Dále děkuji konzultantovi z firmy Onsemi Ing. Martinu Podzemnému za jeho odbornou pomoc při zpracování mé bakalářské práce a trpělivost při konzultacích a také všem, kteří se podíleli na jejím finálním dokončení.

V Brně dne: 2. června 2022

-----  
podpis autora

# Obsah

SEZNAM OBRÁZKŮ .....	9
SEZNAM TABULEK.....	11
ÚVOD .....	12
<b>1. ZÁKLADNÍ VLASTNOSTI KOMPARÁTORŮ .....</b>	<b>13</b>
1.1 JEDNOTLIVÉ PARAMETRY .....	14
1.1.1 Rozlišení.....	14
1.1.2 Parametr ICMR – vstupní stejnosměrný napěťový rozsah.....	14
1.1.3 Parametr OCMR – výstupní stejnosměrný napěťový rozsah.....	14
1.1.4 Vstupní napěťová nesymetrie – offset.....	14
1.1.5 Přenosové zpoždění.....	15
1.1.6 Rychlost přeběhu.....	15
1.2 POROVNÁNÍ IDEÁLNÍHO A REÁLNÉHO KOMPARÁTORU .....	16
1.3 BLOKOVÉ STRUKTURA TOPOLOGIÍ STANDARDNÍCH KOMPARÁTORŮ .....	19
1.3.1 Předzesilovač .....	20
1.3.2 Rozhodovací obvod.....	20
1.3.3 Výstupní Buffer.....	21
1.4 TOPOLOGIE KOMPARÁTORŮ TYPU OPERAČNÍ ZESILOVAČ .....	22
1.4.1 Jednopolový komparátor.....	23
1.4.2 Folded-Cascode komparátor .....	23
1.4.3 Dvoupólý komparátor .....	24
<b>2. ZÁKLADNÍ VLASTNOSTI SPÍNANÝCH KOMPARÁTORŮ.....</b>	<b>25</b>
2.1 LATCH.....	25
2.2 ZPĚTNÝ ŠUM .....	30
2.3 TOPOLOGIE SPÍNANÝCH KOMPARÁTORŮ .....	31
2.3.1 Statické spínané komparátory.....	31
2.3.2 Spínané komparátory třídy AB.....	32
2.3.3 Dynamické spínané komparátory.....	33
2.4 MOŽNOSTI REDUKCE VLIVU ZPĚTNÉHO ŠUMU .....	34
2.4.1 Technika č.1 .....	34
2.4.2 Technika č.2.....	35
2.4.3 Technika č.3.....	36
2.5 POROVNÁNÍ SPÍNANÉHO KOMPARÁTORU A KOMPARÁTORU TYPU OPERAČNÍ ZESILOVAČ.....	38
<b>3. VYBRANÉ TOPOLOGIE Z HLEDISKA NÍZKÉHO ZPĚTNÉHO ŠUMU .....</b>	<b>40</b>
3.1 LEWIS-GRAY KOMPARÁTOR.....	40
3.2 KOMPARÁTOR TŘÍDY AB .....	41
3.3 STRONGARM KOMPARÁTOR.....	42
3.4 DOUBLE-TAIL KOMPARÁTOR.....	43

<b>4. POROVNÁNÍ JEDNOTLIVÝCH NAVRŽENÝCH TOPOLOGIÍ SPÍNANÝCH KOMPARÁTORŮ</b> .....	<b>45</b>
4.1 NÁVRH ZÁKLADNÍ TOPOLOGIE.....	45
4.1.1 <i>Návrh komparátoru typu Lewis-gray</i> .....	45
4.1.2 <i>Návrh komparátoru typu AB</i> .....	48
4.1.3 <i>Návrh komparátoru typu StrongArm</i> .....	50
4.1.4 <i>Návrh komparátoru typu Double-tail</i> .....	51
4.2 POROVNÁNÍ S KOMPARÁTOREM TYPU OPERAČNÍ ZESILOVAČ.....	54
4.3 APLIKACE TECHNIK PRO SNÍŽENÍ VELIKOSTI ZPĚTNÉHO ŠUMU NA ZÁKLADNÍ TOPOLOGIE.....	56
4.3.1 <i>Návrh komparátoru typu AB s aplikací techniky č.2</i> .....	56
4.3.2 <i>Návrh komparátoru typu Double-tail s aplikací techniky č.3</i> .....	57
4.3.3 <i>Návrh komparátoru typu Lewis-gray s aplikací techniky č.3</i> .....	59
4.3.4 <i>Návrh komparátoru typu Strong-Arm s aplikací techniky č.3</i> .....	60
<b>5. ZÁVĚR</b> .....	<b>62</b>
<b>LITERATURA</b> .....	<b>64</b>



## SEZNAM OBRÁZKŮ

1.1	Obecný symbol komparátoru [1].....	13
1.2	Přenosové zpoždění u komparátoru [1].....	15
1.3	Přenosová charakteristika a malosignálový model ideálního komparátoru [1] .....	16
1.4	Přenosová charakteristika a malosignálový model komparátoru s konečným zesílením a omezeným výstupním napětovým rozsahem [1].....	17
1.5	Přenosová charakteristika a malosignálový model komparátoru s konečným zesílením, omezeným výstupním napětovým rozsahem a napětovou nesymetrií [1] .....	17
1.6	Ukázka závislosti velikosti doby zpoždění komparátoru na velikosti ovedrive voltage [18] .....	18
1.7	Závislost velikosti doby zpoždění komparátoru na velikosti ovedrive voltage [19].....	19
1.8	Standardní bloková struktura komparátorů [8].....	19
1.9	Příklad vnitřního zapojení předzesilovače [8] .....	20
1.10	Příklad vnitřního zapojení rozhodovacího obvodu [15] .....	21
1.11	Příklad vnitřního zapojení výstupního bufferu [8] .....	22
1.12	Zapojení topologie jednopólového komparátoru [15].....	23
1.13	Zapojení topologie Folded-Cascode komparátoru [15].....	24
1.14	Zapojení topologie dvoupólového komparátoru [15] .....	24
2.1	Obecný symbol spínaného komparátoru [14].....	25
2.2	Základní zapojení latche [9] .....	25
2.3	Latchovací obvod s resetováním pomocí tranzistoru Q3 řízeného hodinovým signálem [9] .....	26
2.4	Časový průběh výstupních signálů spínaného komparátoru v jednotlivých fázích jeho rozhodování [22].....	27
2.5	Struktura latche se dvěma zpětnými vazbami a resetovacím tranzistorem [9] .....	28
2.6	Struktura latche s vyznačenými zpětnězavazbenými invertory a vstupním diferenčním párem [9] .....	28
2.7	Struktura latche se zpětnězavazbenými invertory a vstupním diferenčním párem [9] .....	29
2.8	Grafické znázornění doby rozhodování latche [21].....	29
2.9	Základní zapojení latche s jeho parazitními kapacitami [21] .....	30
2.10	Zapojení diferenčního páru s jeho parazitními kapacitami $C_{GD}$ [10] .....	30
2.11	Standardní bloková struktura spínaných komparátorů [4].....	31
2.12	Příklad zapojení statického spínaného komparátoru [10].....	32
2.13	Příklad zapojení spínaného komparátoru třídy AB [10].....	33
2.14	Příklad zapojení dynamického spínaného komparátoru [10].....	34
2.15	Aplikace techniky č.2 na diferenční pár [10].....	35
2.16	Aplikace techniky č.2 na spínaný komparátor třídy AB [10] .....	36
2.17	Aplikace techniky č.3 na spínaný dynamický komparátor [10].....	37
2.18	SR latch – výstupní buffer při aplikaci techniky č.3 [4].....	38
3.1	Zapojení dynamického spínaného komparátoru Lewis-Gray [5].....	40
3.2	Zapojení spínaného komparátoru třídy AB [10].....	41
3.3	Zapojení dynamického spínaného komparátoru StrongArm [20].....	42
3.4	Zapojení dynamického spínaného komparátoru Double-tail [5] .....	43
4.1	Navrhované zapojení komparátoru typu Lewis-gray [22].....	46

4.2	Průběhy jednotlivý napětí během rozhodovací a resetovací fáze u dynamického spínaného komparátoru Lewis-Gray .....	48
4.3	Navrhované zapojení komparátoru typu AB [10].....	49
4.4	Průběhy jednotlivý napětí během rozhodovací a resetovací fáze u spínaného komparátoru AB .....	49
4.5	Navrhované zapojení komparátoru typu StrongArm [5] .....	50
4.6	Průběhy jednotlivý napětí během rozhodovací a resetovací fáze u dynamického spínaného komparátoru StrongArm.....	51
4.7	Navrhované zapojení komparátoru typu Double-tail [25] .....	52
4.8	Průběhy jednotlivý napětí během rozhodovací a resetovací fáze u dynamického spínaného komparátoru Double-tail .....	52
4.9	Navrhované zapojení komparátoru typu AB s aplikovanou technikou č.2 [10] .....	56
4.10	Navrhované zapojení komparátoru typu Double-tail s aplikovanou technikou č.3 .....	58
4.11	Navrhované zapojení komparátoru typu Lewis-Gray s aplikovanou technikou č.3 .....	59
4.12	Navrhované zapojení komparátoru typu StrongArm s aplikovanou technikou č.3 .....	60

## SEZNAM TABULEK

4.1	Srovnání navržených spínaných komparátorů.....	53
4.2	Srovnání navržených spínaných komparátorů a komparátoru typu operační zesilovač.....	55
4.3	Srovnání navržené základní topologie komparátoru AB a komparátoru AB s aplikovanou technikou č.2.....	57
4.4	Srovnání navržené základní topologie komparátoru DT a komparátoru DT s aplikovanou technikou č.3.....	58
4.5	Srovnání navržené základní topologie komparátoru LG a komparátoru LG s aplikovanou technikou č.3.....	60
4.6	Srovnání navržené základní topologie komparátoru StrongArm a komparátoru StrongArm s aplikovanou technikou č.3.....	61

# ÚVOD

V moderním světě neustále roste potřeba zpracovávat čím dál větší množství dat. Část těchto dat pochází z analogových zdrojů, v dnešní době především ze senzorů. Aby bylo možné tato data dále digitálně zpracovávat, je nutné je převést pomocí AD převodníku z analogových na digitální. Součástí takového převodníku jsou i komparátory. Komparátor je elektrický prvek, který dokáže porovnat dva vstupní analogové signály a na svůj výstup umístit digitální logickou hodnotu na základě výsledku porovnání. V dnešní době se používají dva základní typy komparátorů: komparátor, který pracuje časově spojitě a komparátor spínaný, který je řízen hodinovým signálem a pracuje pouze polovinu jeho periody.

Hlavní náplní této práce je návrh čtyř základních topologií spínaných komparátorů a komparátoru typu operační zesilovač. Práce tyto topologie, a i oba druhy komparátorů porovnává na základě jejich parametrů získaných během návrhu a teoretických předpokladů. Jedná se především o jejich rychlost, velikosti zpětného šumu, spotřebu a jejich přesnost. Následující část práce se věnuje redukci velikosti zpětného šumu u zmíněných čtyřech základních topologií. Je u nich provedena teoretická analýza jejich zpětného šumu, a poté jsou na ně v rámci návrhu aplikovány techniky sloužící k jeho snížení.


První část této bakalářské práce je věnována především základním teoretickým pojmům z oblasti návrhu integrovaných komparátorů. Popisuje jednotlivé základní parametry a vlastnosti komparátorů, které ovlivňují jejich chování, a následně na jejich základě přibližuje chování reálného komparátoru. Na to navazuje popisem základní blokové struktury integrovaných komparátorů typu operační zesilovač a přibližuje základními topologie tohoto typu komparátoru. Další teoretická kapitola práce se zaměřuje na rozbor spínaných komparátorů, a to především na detailní rozbor jejich rozhodovacího obvodu, tzv. latches. Na to navazuje přiblížením a popsáním důvodů vzniku zpětného šumu, což je důležitá vlastnost spínaných komparátorů, a jeho vlivu na proces rozhodování u těchto komparátorů. Tato kapitola obsahuje také popis základního blokového schématu těchto komparátorů, jejich základní dělení a přibližuje princip funkčnosti technik pro redukci zpětného šumu. Poslední kapitola teoretické části práce je věnována popisu chování čtyř základních topologií spínaných komparátorů, které budou využity v praktické části práce.

V praktické části této práce je nejprve proveden samotný návrh všech 4 zmíněných topologií spínaných komparátorů a komparátoru typu operační zesilovač. Tyto topologie jsou následně vzájemně porovnány především z hlediska jejich rychlosti, přesnosti, velikosti zpětného šumu a spotřeby. V závěru praktické části je proveden návrh těchto čtyřech základních topologií spínaných komparátorů znovu, a to již s na ně aplikovanými technikami pro redukci zpětného šumu.

# 1. ZÁKLADNÍ VLASTNOSTI KOMPARÁTORŮ

Komparátor je součástka, která se nachází na hranici mezi analogovým a digitálním světem elektroniky. Na její vstupní svorky přichází analogových signál, který je zde navzájem porovnán a z výstupní svorky poté, podle výsledku porovnání, odchází digitální signál, a to buď log.1 anebo log.0.

Jeho ideální chování lze popsat rovnicí 1.1.



Obrázek 1.1 Obecný symbol komparátoru [1]

$$U_{out} = \begin{cases} U_{DD} & \text{když } U_+ > U_- \\ U_{SS} & \text{když } U_+ < U_- \end{cases} \quad (1.1.)$$

Mezi základní zkoumané a důležité parametry u komparátorů patří:

Statickými vlastnostmi jsou:

- zisk
- vstupní napěťová nesymetrie (offset)
- vstupní stejnosměrný napěťový rozsah *ICMR*
- výstupní stejnosměrný napěťový rozsah *OCMR*
- rozlišení
- šum
- spotřeba

Dynamickými vlastnostmi jsou:

- mezní rychlost přeběhu
- přenosové zpoždění.
- spínací rušení
- overdrive recovery [1,5]

Některé z těchto vlastností mají přímou spojitost s jinými a často jsou na jejich úkor. Například spotřeba vs přenosové zpoždění. Proto je nutné při návrhu nebo výběru

vhodného komparátoru vždy volit kompromis mezi jednotlivými vlastnostmi, tak aby byly co nejvíce naplněny naše požadavky.

## 1.1 Jednotlivé parametry

### 1.1.1 Rozlišení

Jedná se o minimální velikost vstupního napětí, při kterém dojde k překlopení komparátoru z jednoho stavu do druhého.[1]

$$A_U = \frac{U_{OH} - U_{OL}}{U_{IH} - U_{IL}} \quad (1.2.)$$

Členy  $U_{IH} - U_{IL}$  jsou právě rozlišovací schopnost komparátoru. Ze vztahu 1.2 je možné dále vyčíst, že čím větší je zesílení, tím lepší je rozlišovací schopnost malých napětí na vstupu komparátoru. [1,5]

### 1.1.2 Parametr *ICMR* – vstupní stejnosměrný napět'ový rozsah

Jedná se parametr, který definuje rozsah napětí, ve kterém se musí pohybovat oba vstupy, aby nebyla narušena správná funkčnost komparátoru nebo aby nebyl zničen. Maximální velikost napětí na vstupních svorkách, při kterém nedojde ke zničení komparátoru, je dána například limity ochranných obvodů nebo průrazným napětím tranzistorů ve vstupní části komparátorů. [7]

### 1.1.3 Parametr *OCMR* – výstupní stejnosměrný napět'ový rozsah

Maximální rozsah výstupního napětí je dán navrženou topologií výstupních obvodů. V zásadě mohou nastat dva případy:

- 1) *OCMR* je od napětí po  $U_{DD}$  *GND*, potom se jedná o tzv. Rail-to-rail komparátor
- 2) *OCMR* nedosahuje až přímo k  $U_{DD}$  a *GND*, z důvodu toho, že část napětí je v dané topologii použita pro její správnou funkci [7]


### 1.1.4 Vstupní napět'ová nesymetrie – offset

Offset je možné si představit jako přídavný stejnosměrný zdroj na jednom ze vstupů do komparátoru. Tento přídavný zdroj omezuje přesnost komparátoru, protože jeho rozhodovací úroveň je posunuta o toto napětí. Tuto nesymetrii je ale možné kompenzovat například pomocí automatického nulování. [1,5]

### 1.1.5 Přenosové zpoždění

Přenosové zpoždění (Propagation delay –  $t_p$ ) je jedním ze zásadních parametrů, při výběru komparátoru v aplikacích, ve kterých je potřeba zpracovávat vstupní signály s vysokým kmitočtem.

Jedná se o dobu, která uběhne od momentu překročení rozhodovací úrovně komparátoru na vstupu do momentu, kdy se výstup nastaví do vysoké úrovně. Vysokou úroveň je v tomto případě označován polovina napájecího napětí. [1,5]




Obrázek 1.2 Přenosové zpoždění u komparátoru [1]

### 1.1.6 Rychlost přeběhu

Rychlost přeběhu, v anglické literatuře označována jako slew rate ( $SR$ ), vyjadřuje maximální rychlost změny výstupního napětí v reakci na překročení prahové úrovně a tím nastavení výstupu do stavu HIGH nebo LOW. Pokud nemá komparátor dostatečnou rychlost přeběhu pro požadovanou frekvenci dochází ke zkreslení výstupního signálu. [5]

## 1.2 Porovnání ideálního a reálného komparátoru


Pro ideální komparátor platí, že při překročení referenční úrovně, dojde k okamžité velice ostré změně mezi oběma logickými stavy na výstupu. Z toho plyne, že ideální komparátor by měl mít nekonečnou šířku pásma a nekonečnou mezní rychlost přeběhu  $SR$ , aby platilo, že bude velice rychlý. Dále je u něj očekáván také nulový offset, nekonečný zisk a vstupní i výstupní napěťový rozsah sahající od zemnicí po napájecí linku obvodu. Toto chování je možné pozorovat na obr.č.1.3, na kterém je zobrazena převodní charakteristika ideálního komparátoru a také jeho malosignálový model. [1,5]




Obrázek 1.3 Přenosová charakteristika a malosignálový model ideálního komparátoru [1]

U reálného komparátoru je možné se těmito ideálními hodnotám pouze přiblížit. Příklady reálnějších převodních charakteristik je možné pozorovat na obr.č.1.4 a 1.5. První z nich zahrnuje omezené zesílení (strmost hrany převodní charakteristiky není nekonečná) a dále také omezený výstupní napěťový rozsah  $U_{OH} - U_{OL}$ . Na druhém obrázku je možné vidět stejnou převodní charakteristiku, která k modelu navíc připojuje i vstupní napěťovou nesymetrii (offset). [1,5]






Obrázek 1.4 Přenosová charakteristika a malosignálový model komparátoru s konečným zesílením a omezeným výstupním napěťovým rozsahem [1]




Obrázek 1.5 Přenosová charakteristika a malosignálový model komparátoru s konečným zesílením, omezeným výstupním napěťovým rozsahem a napěťovou nesymetrií [1]

Další zásadní rozdíl mezi ideálním a reálným komparátorem je možné najít při jejich porovnání z hlediska zpoždění. Ideální komparátor má nulové zpoždění, to znamená, že jakmile vstupní napětí  $U_{in}$  překročí referenční napětí  $U_{ref}$ , tak okamžitě dochází k překlopení logických stavů na výstupu komparátoru, na rozdíl od reálného komparátoru, u kterého se uplatňuje přenosové zpoždění. Délka tohoto zpoždění je závislá na strmosti signálu  $U_{in}$ , zisku komparátoru, mezní rychlosti přeběhu a také na zpoždění, které vzniká z důvodu nabíjení nebo vybíjení vnitřních a parazitních kapacit. [4,5]

Zásadní vliv na zpoždění výstupního signálu za vstupním má i overdrive, tedy rozdíl mezi vstupními napětími komparátoru. Čím menší tento rozdíl je, tím je větší nutné rozlišení komparátoru a tím pádem i jeho zesílení (viz. rovnice 1.2). S vysokým zesílením se ale zmenšuje frekvenční šířka pásma a prodlužuje reakční doba. [18,19]




Obrázek 1.6 Ukázka závislosti velikosti doby zpoždění komparátoru na velikosti overdrive voltage [18]



Obrázek 1.7 Závislost velikosti doby zpoždění komparátoru na velikosti ovedrive voltage [19]

### 1.3 Blokové struktura topologií standardních komparátorů



Obrázek 1.8 Standardní bloková struktura komparátorů [8]

Topologie komparátorů v podobě integrovaných obvodů se většinou skládají ze 3 základních bloků: [3,8]

- Předzesilovače
- Vlastního rozhodovacího obvodu
- Výstupního bufferu


Na obr.č.1.8 vidíme základní blokové schéma integrovaného komparátoru.

### 1.3.1 Předzesilovač

Předzesilovací obvod slouží především k zesílení vstupních signálů, aby bylo možné jejich přesnější zpracování v rozhodovací části. Zesílením těchto signálů budou zesíleny i jejich malé změny, které by při zpracovávání původního signálu, nemusely být rozhodovací částí správně vyhodnoceny, jelikož by se mohly nacházet pod minimálním rozlišením rozhodovacího bloku. [3,8]

Tento blok také slouží k izolaci vstupních svorek komparátoru od rozhodovací části, ve které dochází k rychlým změnám, a tudíž je zdrojem zpětného rušení, které může negativně ovlivňovat vstupní svorky komparátoru a předcházející obvody. [3,8]


Jako předzesilovací blok nejčastěji slouží zapojení diferenčního páru s aktivní zátěží viz. obr.č.1.9. Toto zapojení by mělo být velice rychlé, a proto se je snaha, aby délka kanálů tranzistorů M1 a M2 byla co nejkratší, čímž bude docíleno toho, že i parazitní parazity MOSFETů budou menší a zařízení bude rychlejší. [3,8]



Obrázek 1.9 Příklad vnitřního zapojení předzesilovače [8]

### 1.3.2 Rozhodovací obvod

Rozhodovací obvod je nejdůležitějším blokem komparátoru. Jeho úkolem je porovnat oba signály a určit, který z nich je větší. Důležitým parametrem tohoto bloku je jeho rozlišovací schopnost, to znamená, jak malé změny v signálech dokáže obvod ještě zpracovat a porovnat (většinou se jedná o hodnoty v mV). [3,8]



Obrázek 1.10 Příklad vnitřního zapojení rozhodovacího obvodu [15]

Na obr.č.1.10 je zobrazen příklad takového rozhodovacího obvodu.


### 1.3.3 Výstupní Buffer

Posledním blokem standartní blokové struktury komparátoru je výstupní buffer. Tento prvek slouží především k tomu, aby zesílil výsledek porovnání získaný z rozhodovací bloku a poté ho převedl na digitální signál, který bude držet na svém výstupu, dokud nepřijde další změna. [3,8]

Vnitřní zapojení výstupního bufferu by se opět mělo skládat z diferenční páru na vstupu, který kapacitně odděluje výstupy rozhodovací části od tranzistorů ve výstupním bufferu, které slouží k vytvoření výstupního logického signálu. [3,8]

Mezi hlavní parametry tohoto bloku patří velice velká mezní rychlost přeběhu SR, aby nedocházelo ke zkreslení výstupního logického signálu a také v nejlepším případě OCMR od  $U_{DD}$  k  $GND$ . [3,8]

Příklad vnitřního tohoto bloku je zobrazen na obr.č.1.11. Zde vidíme tzv. self-biasing diferenční zesilovač. To znamená, že tento diferenční zesilovač nepotřebuje ke své správné funkci referenci, v tomto případě proudovou referenci. Výstupní část tohoto výstupního bufferu tvoří invertor, který odděluje diferenční pár od následujících obvodů, především od kapacitních zátěží, aby jimi nebyl diferenční pár zpomalován a poskytuje také dodatečný zisk. [3,8]



Obrázek 1.11 Příklad vnitřního zapojení výstupního bufferu [8]

Důležité je také poznamenat, že především při spojování rozhodovacího bloku a výstupního bufferu je nutné nastavit vzájemné napěťové úrovně těchto bloků. Jelikož pokud například jako výstupní buffer používáme invertor, který má referenční hodnotu vstupního napětí nastavenou například na 3 V a z rozhodovacího bloku při stavu HIGH přichází napětí 2 V, tak na výstupu komparátoru bude i přes správný proces rozhodování stále logická 0. [3,8]

## 1.4 Topologie komparátorů typu operační zesilovač


Příkladem nejjednoduššího napěťového komparátoru (anglicky open-loop comparator) je topologie založená na operačním zesilovači, který není kompenzován a nemá neuzavřenou zpětnou vazbu. Hlavní výhodou této topologie je, že pracuje časově spojitě, to znamená, že k vyhodnocování a porovnávání vstupních signálů dochází neustále. V důsledku toho je zpětný šum na vstupu velmi malý, neboť se objevuje pouze ve chvíli, kdy dochází k překlopení z jednoho stavu do druhého. [3,4]

Výrazným problémem této topologie je, že pokud je nutné, aby byl komparátor co nepřesnější, tzn. měl co nejlepší rozlišení, je nutné, aby jeho zesílení bylo velké, což ale komparátor výrazně zpomaluje. Proto se tyto komparátory často skládají do kaskády, přičemž každý z komparátorů má menší zesílení, ale za to vyšší rychlost. Toto řešení ovšem přináší do návrhu další problém, a to konkrétně problém s odstraněním offsetu u každého z komparátorů v kaskádě. I tento problém je možné řešit, a to například pomocí automatického nulování offsetu. [3,4]

Obr.č.1.12,1.13 a 1.14 zobrazují příklady takových komparátorů. Na výstupy těchto obvodů je vhodné přidat obvod pro tvarování hran. [4]

### 1.4.1 Jednopolový komparátor


Nejjednodušším příkladem komparátoru typu operační zesilovač je jednopolový komparátor (viz. obr.č.1.12). Nevýhoda tohoto komparátoru spočívá především v tom, že je pomalý v důsledku velkých kapacit mezi vstupem a výstupem komparátoru, a navíc je nutné k jeho správné funkci vytvořit 3 vstupní biasovací signály.[15]



Obrázek 1.12 Zapojení topologie jednopolového komparátoru [15]

### 1.4.2 Folded-Cascode komparátor


Dalším příkladem takového obvodu je folded-cascode komparátor. Jeho zapojení je zobrazeno na obr.č.1.13. Hlavní výhodou tohoto komparátoru, že díky kaskodovému zapojení na výstupu komparátoru má komparátor vyšší výstupní odpor a tím pádem i vyšší zesílení než jednopolový komparátor při stejném rozlišení. [15]



Obrázek 1.13 Zapojení topologie Folded-Cascode komparátoru [15]

### 1.4.3 Dvoupólový komparátor

Posledním typem komparátoru typu operační zesilovač, který je zde uváděn je dvoupólový komparátor. Hlavní výhodou této topologie je její vyšší rychlost při stejné spotřebě a zesilení než u obou předchozích topologií. Nevýhodou je, jako u všech komparátorů typu operační zesilovač, stálá spotřeba. [15]




Obrázek 1.14 Zapojení topologie dvoupólového komparátoru [15]



## 2. ZÁKLADNÍ VLASTNOSTI SPÍNANÝCH KOMPARÁTORŮ


Spínané neboli latched komparátory se oproti standartním komparátorům typu operační zesilovač liší především tím, že doba, po kterou rozhodovací obvod provádí porovnávací činnost, je řízena vnějším hodinovým signálem, na rozdíl od standartních komparátorů, u kterých probíhá rozhodování stále. [9]



Obrázek 2.1 Obecný symbol spínaného komparátoru [14]

### 2.1 Latch

Základem rozhodovacího bloku spínaných komparátorů je tzv. latch. Jedná se o rozhodovací obvod s kladnou zpětnou vazbou. Jeho základní strukturu vidíme na obr.č.2.2 [9]




Obrázek 2.2 Základní zapojení latche [9]

Princip funkce tohoto obvodu je následovný: Pokud platí, že  $R1 = R2$  a že tranzistory M1 a M2 jsou také stejné (mají stejné  $W/L$ ), tak oběma větvemi protéká stejně velký proud a napětí na tzv. regeneračních uzlech  $U_{out+}$  a  $U_{out-}$  jsou si rovna. Tento stav je metastabilní. [9]


Pokud dojde k tomu, že se například v první větvi zvýší velikost proudu (proud tekoucí rezistorem R1 a tranzistorem M1), tak se zvýší také napěťový úbytek na R1, čímž klesne napětí na regeneračním uzlu  $U_{out+}$ , které přivře tranzistor M2, což má za následek snížení proudu v druhé větvi a zvýšení napětí  $U_{out-}$ , které více otevře tranzistor M1, čímž se uzavírá kladná zpětná vazba. V konečném důsledku je napětí  $U_{out+}$  rovné napětí 0 V a napětí  $U_{out-}$  je rovno napětí  $U_{dd}$ . [9]

Proto aby se mohl obvod vrátit zpět do metastabilního stavu, je nutné propojit oba jeho regenerační uzly pomocí M3, který je spínán hodinovým signálem. Při sepnutí tranzistoru M3 dochází k postupnému vyrovnávání napětí  $U_{out+}$  a  $U_{out-}$ , až do chvíle, kdy mají stejnou hodnotu. [9]




Obrázek 2.3 Latchovací obvod s resetováním pomocí tranzistoru Q3 řízeného hodinovým signálem [9]

Pokud tedy bude shrnuto chování rozhodovacího bloku spínaného komparátoru, tak je možné říct, že pracuje ve dvou režimech, a to v rozhodovacím a resetovacím. Přechod mezi režimy je řízen hodinovým signálem. Toto chování je možné pozorovat na obr.č.2.4. [9]




Obrázek 2.4 Časový průběh výstupních signálů spínaného komparátoru v jednotlivých fázích jeho rozhodování [22]

Základní latch obvod na obr.č.2.5 bývá často doplněn další kladnou zpětnou vazbou v podobě PMOS tranzistorů připojených na napájení (viz.obr.č.2.5). Tato další zpětná vazba zlepšuje latchovací obvod z hlediska jeho spotřeby, jelikož jakmile dojde k rozhodnutí, tak obvodem přestane protékat proud, protože je vždy jeden z tranzistorů ve větvi uzavřen. [9]




Obrázek 2.5 Struktura latches se dvěma zpětnými vazbami a resetovacím tranzistorem [9]




Obrázek 2.6 Struktura latches s vyznačenými zpětnězavazbenými invertory a vstupním diferenčním párem [9]

Ve struktuře na obr.č.2.5 je možné vidět vyznačenou dvojici vzájemně provázaných invertorů. Tuto strukturu tedy můžeme nahradit upravenou topologií na obr.č.2.6. [9]




Obrázek 2.7 Struktura latche se zpětnězavazbenými invertory a vstupním diferencním párem [9]

Dále je také nutné poznamenat, že proces rozhodování latche není okamžitý. Na obr.č.2.8 je možné spatřit vyznačený parametr  $t$ , který právě tuto dobu z označuje. Doba rozhodování závisí na počátečním rozdílu mezi napětími, parazitních kapacitách tranzistorů, které je třeba nabít a vybit a také na transkonduktanci tranzistorů. [9,21]



Obrázek 2.8 Grafické znázornění doby rozhodování latche [21]



Obrázek 2.9 Základní zapojení latches s jeho parazitními kapacitami [21]

Výsledný vztah pro její výpočet poté vypadá takto:


$$t = \frac{C_L}{gm} * \ln \left( \frac{U_o(t)}{U_o(t)} \right) \quad (2.1.)$$

Z tohoto vztahu lze poté odvodit vztah pro výstupní napětí:

$$U_{out}(t) = U_o * e^{\left( t * \frac{gm}{C_L} \right)} \quad (2.2.)$$

## 2.2 Zpětný šum


Zpětný šum (kickback noise) je negativní vlastnost všech komparátorů, ale vyskytuje se především u spínaných komparátorů. Důvodem je, že u nich dochází k pravidelným změnám napětí v rozhodovací části. Zpětný šum je vysokofrekvenční a vzniká při velmi rychlé napěťové změně na regeneračních uzlech komparátoru v rozhodovací fázi. K jeho lepšímu pochopení bude využit obr.č.2.10. [10]



Obrázek 2.10 Zapojení diferenčního páru s jeho parazitními kapacitami  $C_{GD}$  [10]

Na tomto obrázku je možné vidět diferenční pár, který se nachází ve vstupní části komparátoru (v předzesilovači), společně s jeho tranzistorovými parazitními kapacitami  $C_{GD}$ . Pokud jsou oba výstupy diferenčního páru, tzn.  $U_{D1}$  a  $U_{D2}$ , připojeny přímo k regeneračním uzlům rozhodovacího obvodu, tak jsou tyto výstupy přímo ovlivněny rychlými a velkými změnami v napětí, ke kterým dochází při tomto procesu dochází. Tyto změny jsou natolik rychlé, že pro ně parazitní kapacity  $C_{GD}$  představují prakticky zkrat. V důsledku toho se tyto změny v napětí přičítají (odečítají) ke vstupnímu konstantnímu napětí  $U_{IN+}$  a navíc vyvolávají v gate tranzistorů proudy, které způsobují, že komparátor už nezpracovává signál správně, v důsledku pozměněné napěťové úrovně, a dále také navíc zatěžují předcházející obvody. [10]

## 2.3 Topologie spínaných komparátorů



Obrázek 2.11 Standartní bloková struktura spínaných komparátorů [4]

Standartní spínaný komparátor se stejně jako komparátor typu operační zesilovač skládá ze 3 bloků:

- předzesilovače
- latches (rozhodovací obvod) – řízen hodinovým signálem
- RS latches (výstupní buffer)


Spínané komparátory dále můžeme dělit do několika skupin podle jejich charakteristických vlastností. [4]

### 2.3.1 Statické spínané komparátory

První kategorií jsou statické spínané komparátory. Příklad takového komparátoru je možné vidět na obr.č.2.10 Tento komparátor pracuje následovně. V resetovací fázi, tzn. když je hodinový signál, na obrázku značen jako clk, ve stavu HIGH, jsou obě výstupní napětí  $U_{out+}$  a  $U_{out-}$  nulována pomocí tranzistorů  $M_{5a}$  a  $M_{5b}$ , které je připojí k zemi. [10]

Tranzistory  $M_{1a}$  a  $M_{1b}$  slouží jako vstupní diferenční pár, který nastavuje podle velikosti vstupních napětí  $U_{in+}$  a  $U_{in-}$  proudy tekoucí oběma větvemi. Tyto proudy jsou poté pomocí proudových zrcadel zrcadleny do tranzistorů  $M_{3a}$  a  $M_{3b}$ . [10]

Ve chvíli, kdy je hodinový signál ve stavu LOW a začíná rozhodovací fáze, tak se zavírají tranzistory  $M_{5a}$  a  $M_{5b}$  a proudy tekoucí tranzistory  $M_{3a}$  a  $M_{3b}$  vytvářejí napěťové poměry na regeneračních uzlech. V závislosti na tom, v jaké větvi je větší proud, dojde k tomu, že jedno z napětí  $U_{out-}$  nebo  $U_{out+}$  překročí  $U_{TH}$  tranzistoru  $M_{4a}$  nebo  $M_{4b}$  dříve než druhé a tím se spustí kladná zpětná vazba, která provede rozhodnutí. [10]



Obrázek 2.12 Příklad zapojení statického spínaného komparátoru [10]


Nevýhodami tohoto komparátoru jsou, zaprvé stálá statická spotřeba, která se prakticky nemění a zůstává stejná jak při resetovací, tak i rozhodovací fázi, a také dlouhá doba rozhodování, která způsobena velkými parazitními kapacitami obvodu. Tyto nedostatky ho omezují pro práci na vysokých kmitočtech a také v low-power obvodech. [10,11]

Výhodou je naopak malý zpětný šum zpět na vstup, jelikož rozhodovací obvod je od vstupů do komparátoru oddělen předzesilovačem. [10]

### 2.3.2 Spínané komparátory třídy AB

Druhým typem spínaných komparátorů je spínaný komparátor třídy AB. Pracuje následovně: při resetovací části (hodinový signál, na obrázku značen jako clk, je ve stavu LOW) neteče obvodem žádný proud a je sepnutý resetovací tranzistor  $M_4$ , který vyrovnává napětí na obou regeneračních uzlech. Při přechodu do rozhodovací fáze, začne obvodem protékat proud, jelikož se sepne tranzistor  $M_5$ . Jak velký proud poteče do jednotlivých regeneračních uzlů poté závisí na velikostech vstupních napětí  $U_{IN+}$  a  $U_{IN-}$ . Jakmile vystoupá napětí na jednom z těchto uzlů nad hodnotu  $U_{TH}$ , aktivuje se kladná zpětná vazba a započne proces rozhodování. [10]






Obrázek 2.13 Příklad zapojení spínaného komparátoru třídy AB [10]

Tyto komparátory mají v porovnání se statickými spínanými komparátory kratší dobu rozhodování a také menší spotřebou. [10]

Nevýhodou těchto obvodů je jejich vysoký zpětný šum, jelikož vstupy komparátoru jsou přímo přes jednu kapacitu vázány k pravidelně se měnícím uzlům v rozhodovací části. [10,11]

### 2.3.3 Dynamické spínané komparátory

Posledním základním typem spínaného komparátoru je dynamický spínaný komparátor. Tato topologie pracuje následovně: V průběhu resetovací fáze (hodinový signál, na obrázku značen jako clk, je ve stavu LOW) obvodem neprotéká proud, jelikož tranzistor M6 je uzavřený. Drains diferenčního páru a regenerační uzly komparátoru označené jako  $U_{out+}$  a  $U_{out-}$  jsou připojeny k  $U_{DD}$  pomocí tranzistorů M4a, M4b, M5a a M5b. Ve chvíli, kdy se hodinový signál dostane do stavu HIGH, tak začíná rozhodovací fáze. Skrz tranzistor M6 a diferenční pár začne téct proud. Na základě velikosti vstupních napětí  $U_{in+}$  a  $U_{in-}$  poteče do jednoho z invertorů větší množství proudu než do druhého, a v důsledku toho se začnou měnit napěťové poměry na regeneračních uzlech rozhodovacího obvodu a dojde k aktivaci kladné zpětné vazby. Po ustanovení kladné zpětné vazby bude jeden z výstupních uzlů na napětí  $U_{DD}$  a druhý na 0 V. [10]



Obrázek 2.14 Příklad zapojení dynamického spínaného komparátoru [10]

Hlavní výhodou tohoto komparátoru je, že jím protéká proud pouze v průběhu rozhodovací fáze, čímž se výrazně zmenšuje spotřeba komparátoru. Další výhodou je jeho rychlost. [10]

Nevýhodou tohoto zapojení je velký zpětný šum. Mezi regeneračními uzly, ve kterých probíhá rozhodování, a mezi vstupními uzly diferenčního páru se nachází pouze jedna oddělovací kapacita, která nedokáže změny na uzlech v rozhodovací části dostatečně potlačit. [10,11]

## 2.4 Možnosti redukce vlivu zpětného šumu

K odstranění nebo přinejmenším k omezení vlivu zpětného šumu na obvod se používají 3 následující základní techniky. [10,12]

### 2.4.1 Technika č.1.


Před spínaný komparátor je vložen předzesilovač. Toto řešení vede ke snížení zpětného šumu v důsledku oddělení vstupů od obvodu zpětné vazby, ale zároveň vede k navýšení spotřeby obvodu a snižuje jeho rychlost. [10,12]

### 2.4.2 Technika č.2


Tato technika je použitelná u komparátorů, které mají vstupní diferenciální pár přímo připojený k regeneračním uzlům. Skládá se ze dvou kroků: [10,12]

1. Pomocí spínačů izolujeme diferenční pár od regeneračních uzlů. Tyto spínače jsou otevřeny v průběhu rozhodovací fáze a sepnuty v průběhu fáze resetovací. Dále je ale nutné zajistit alternativní cestu pro proudy tekoucí diferenčním párem, aby se na jeho výstupech udrželo přibližně stejné napětí jako v resetovací fázi. [10,12]

2. Mezi gate jednoho z tranzistorů a drain druhého jsou umístěny kapacity  $C_N = C_{GD}$ . Díky těmto přídavným kapacitám se v případě proniknutí zpětného šumu na vstup, nebude nabíjecím a vybíjecím proudem zatěžovat předchozí obvod, ale proud poteče přímo z kapacit a tím se jev zpětného šumu vyruší. [10,12]



Obrázek 2.15 Aplikace techniky č.2 na diferenční pár [10]



Obrázek 2.16 Aplikace techniky č.2 na spínaný komparátor třídy AB [10]

K úspěšnému potlačení zpětného šumu je nutné aplikovat oba zmíněné body, jelikož první bod sice odstraní většinu zpětného šumu, ale jeho malá část, zde i přesto zůstane, a navíc ještě dochází vlivem spínání a rozepínání tranzistorů  $M_6$  a  $M_7$  k dalšímu přídavnému kolísání napětí na výstupech z diferenčního páru. Toto kolísání je poté dovykompenzováno pomocí bodu číslo 2. [10,12]


Příklad obvodu po aplikaci kompenzační techniky č.2. vidíme na obr.č.2.16. Pracuje následovně: V resetovací fázi (hodinový signál ve stavu LOW) jsou otevřeny tranzistory  $M_{6a}$  a  $M_{6b}$  a propojují diferenční pár s regeneračními uzly. Tranzistory  $M_{7a}$  a  $M_{7b}$  jsou vypnuty. V rozhodovací fázi se otevírají tranzistory  $M_{7a}$  a  $M_{7b}$ , které mají za úkol udržet na výstupních uzlech diferenčního páru stejné napětí, jaké tam bylo při resetovací fázi. Tranzistory  $M_{6a}$  a  $M_{6b}$  jsou uzavřeny a oddělují diferenční pár od regeneračních uzlů, čímž v důsledku i zkracují dobu rozhodování. Tranzistory  $M_{8a}$ ,  $M_{8b}$  slouží jako kapacity, které kompenzují zbytkový zpětný šum na výstupech diferenčního páru. [10,12]

### 2.4.3 Technika č.3

Tato technika je použitelná pro jakýkoliv druh spínaného komparátoru a skládá se opět ze dvou kroků:

- 1) Před vstupní diferenciální pár jsou umístěny spínače vzorkování, které se otevrou během rozhodovací fáze. Díky tomu je eliminován šum zpětného rázu, ale může dojít také ke zvýšení offsetu v důsledku nestejně velkého proudu protékajícího vzorkovacími tranzistory při jejich sepnutí. [10,12]

2) Ve chvíli, kdy se rozhodovací fáze už blíží ke konci a již došlo k rozhodnutí, které se již přeneslo a uložilo do výstupního SR latche, je proveden asynchronní reset vzorkovaného vstupního napětí. Tím se zabrání tomu, aby předchozí vzorkované napětí případně rušilo další rozhodování. [10,12]



Obrázek 2.17 Aplikace techniky č.3 na spínaný dynamický komparátor [10]


Na obr.č.2.17 vidíme příklad aplikace této techniky.

Obvod po její aplikaci pracuje následovně:

Během resetovací fáze (hodinový signál ph1 je ve stavu LOW a ph2 ve stavu HIGH) jsou sepnuté tranzistory  $M_1$  a  $M_2$  a tranzistor  $M_8$ . V uzlu A je napětí  $U_{DD}$  a v uzlu B je 0 V, což uzavírá resetovací tranzistory  $M_3$  a  $M_4$ . Ph2 je nutné snížit do stavu LOW o něco málo dříve než se hodinový signál ph1 zvýší do stavu HIGH, aby nedošlo k zpětnému šumu na vstupech  $U_{in+}$  a  $U_{in-}$ . Po snížení stavu ph2 do LOW se uzavřou tranzistory  $M_1$ ,  $M_2$  a  $M_8$  a uzel A zůstane na napěťové úrovni  $U_{DD}$  a uzel B na  $GND$ . [10,12]

V průběhu rozhodovací fáze dochází k tomu, že se komparátor rozhodne a poté zapíše výsledné hodnoty napětí do SR latche. Podle výsledku porovnání jeden ze vstupů SR latch dosáhne hodnoty  $U_{DD}$  a sepne jeden z tranzistorů  $M_5$  nebo  $M_6$  a tím sníží uzel A na hodnotu napětí  $GND$ . Uzel B se poté dostane do stavu s napětím  $U_{DD}$  a dojde k sepnutí resetovacích tranzistorů  $M_3$  a  $M_4$  a ty vyresetují navzorkované napětí. Dále se také sepne tranzistor  $M_7$ , který zaručuje, že  $M_3$  a  $M_4$  jsou udržovány zapnuté, i v době mezi poklesem ph1 a nárůstem ph2. Důvodem toho je, že poté co ph1 poklesne, tak komparátor začne svou resetovací fází a tranzistory  $M_5$  a  $M_6$  se vlivem toho můžou uzavřít. Tranzistor  $M_7$  se uzavře po opětovném spuštění tranzistoru  $M_8$ . [10,12]

Jako výstupní buffer je u techniky č.3 nutné použít SR latch z důvodu správné detekce ukončení rozhodování, a to jak pro záporný i kladný rozdíl vstupů. Toto zapojení je zobrazeno na obr.č.2.18. Výstup  $U_{out+}$  odpovídá výstupu Q a výstup  $U_{out-}$  výstupu  $\bar{Q}$  na obr.č.2.17. [10,12]



Obrázek 2.18 SR latch – výstupní buffer při aplikaci techniky č.3 [4]

## 2.5 Porovnání spínaného komparátoru a komparátoru typu operační zesilovač

Při porovnávání obou typů komparátorů je nutné vzít v potaz mnoho parametrů. Například spotřebu komparátoru, jeho rozlišení, jeho rychlost nebo mezní rychlost přeběhu ( $SR$ ) ale dále také například jeho celkovou složitost a popřípadě i plochu, kterou chip na waferu zabere. Tato práce se zaměřuje především na porovnání z hlediska zpětného šumu, a proto na něj bude při porovnání dán důraz.

Komparátor typu operační zesilovač je využíván především v aplikacích, ve kterých je nutné, aby byly vstupy stále detekovány a porovnávány a nebyly omezovány frekvencí hodinového signálu. Dalšími výhodami tohoto komparátoru jsou jeho jednoduchost na návrh a téměř žádný zpětný šum. U komparátorů typu operační zesilovač dochází ke zpětnému šumu pouze ve chvíli, kdy se mění logické úrovně na výstupu komparátoru,

Proto není nutné tento šum kompenzovat, což podstatně zjednoduší návrh takového integrovaného obvodu. Z hlediska zpětného šumu jsou tedy tyto komparátory mnohem lepší než spínané komparátory.

Nevýhodou je malá rychlost vykoupená vysokým rozlišením anebo naopak. Tyto parametry omezují použitelnost takových komparátorů ve vysokorychlostních a low-power obvodech. Dále mají také vyšší spotřebu oproti spínaným komparátorům, což je opět vylučuje pro použití v low-power obvodech.

Mezi hlavní výhody spínaných komparátorů nad komparátory typu operační zesilovač patří mnohem vyšší rychlost, která také souvisí s velice krátkou dobou rozhodování. A dále také mnohem nižší spotřeba.


Největší nevýhodou tohoto spínaných komparátorů je jejich zpětný šum. Vždy záleží na zvolené topologii, ale pro většinu těchto komparátorů platí, že jejich zpětný šum je velký a negativně ovlivňuje jejich přesnost při zpracování a porovnání vstupů. Proto je nutné u těchto komparátorů používat různé techniky pro snížení tohoto šumu, což má za následek větší složitost obvodu a často i snížení jeho rychlosti, či zvýšení spotřeby.

Pokud tedy budou oba komparátory porovnávány pouze z hlediska zpětného šumu, tak je jasně lepší volbou komparátor typu operační zesilovač. Ale z celkového hlediska vychází lépe spínaný komparátor, jelikož má menší spotřebu a je rychlejší než komparátor typu operační zesilovač, což ho tedy umožňuje použít i ve vysokofrekvenčních a low-power obvodech, a navíc je u něj možné jeho zpětný šum výrazně snížit nebo až téměř odstranit, a to pouze za cenu náročnějšího návrhu nebo mírného zvýšení spotřeby, či mírného snížení jeho rychlosti.

### 3. VYBRANÉ TOPOLOGIE Z HLEDISKA NÍZKÉHO ZPĚTNÉHO ŠUMU

Jako základ pro mé další zkoumání spínaných komparátorů se specializací na nízký zpětný šum jsou vybrány následující topologie spínaných komparátorů třídy AB a dynamických spínaných komparátorů. V následující kapitole je rozebírán především předzesilovač a rozhodovací obvod, ale u každé z těchto topologií je nutností také výstupní obvod, který převede diferenční napětí na rail-to-rail výstup. Takový obvod byl již zmíněn v kapitole 2.4.3.

#### 3.1 Lewis-Gray komparátor



Obrázek 3.1 Zapojení dynamického spínaného komparátoru Lewis-Gray [5]


Prvním dynamickým komparátorem, který byl vybrán je komparátor Lewis-Gray. Mezi jeho hlavní výhody patří velmi malý zpětný šum, dále poměrně nízká spotřeba, jelikož komparátorem protéká proud pouze v rozhodovací fázi. Nevýhodou je, že je pomalejší než například Double-tail komparátor. [5]

Komparátor Lewis-Gray pracuje následovně: V průběhu resetovací fáze (hodinový signál je ve stavu LOW) jsou zavřeny tranzistory M5 a M6 a regenerační uzly jsou pomocí tranzistorů M9 a M10 připojeny na  $U_{DD}$ . V průběhu této fáze neprotéká obvodem žádný proud. Poté co obvod přejde do rozhodovací fáze (hodinový signál je ve stavu HIGH) se zavírají tranzistory M9 a M10 a otevírají se tranzistory M5 a M6. Tím se regenerační uzly



připojí k diferenčnímu páru a poté na základě vstupní napětí dochází na jenom z regeneračních uzlů k menšímu poklesu než na druhém. Jakmile jeden z uzlů klesne pod  $U_{TH}$  tranzistoru  $M_3$  nebo  $M_4$  dochází k aktivaci kladné zpětné vazby a poté k vyhodnocení. [5]


### 3.2 Komparátor třídy AB



Obrázek 3.2 Zapojení spínaného komparátoru třídy AB [10]

K otestování snížení zpětného šumu pomocí techniky č.2 bude využit spínaný komparátor třídy AB. Ze simulace tohoto upraveného komparátoru je očekáváno zjištění, že se podstatně snížil zpětný šum komparátoru, dále se zvýšila jeho rychlost a také došlo k mírnému zvýšení spotřeby.

### 3.3 StrongArm komparátor



Obrázek 3.3 Zapojení dynamického spínaného komparátoru StrongArm [20]


Třetí komparátor, který byl vybrán je komparátor StrongArm, Tento komparátor je zobrazen na obr.č.3.3. Jeho hlavními výhodami jsou malá spotřeba, jelikož komparátorem teče proud opět pouze v rámci rozhodovací fáze, a dále také jeho rychlost. Nevýhodou je, že obvod má poměrně velký zpětný šum. [20]

Na tento komparátor je plánováno aplikovat techniku č.3, od které si slibují, že povede ke snížení zpětného šumu této topologie a zároveň také ke zkrácení doby rozhodování obvodu, za cenu větší složitosti obvodu a zvýšení spotřeby obvodu. Dále bude nutné obvod také řídit dvěma hodinovými signály.

Samotný obvod bez aplikace techniky č.3 pracuje následovně: V průběhu resetovací fáze (hodinový signál je ve stavu LOW) obvodem neprotéká proud, jelikož tranzistor M7 je otevřen. Regenerační uzly jsou pomocí tranzistorů M5(vlevo) a M6(vpravo) připojeny

k napájecímu napětí. Poté co obvod přejde do rozhodovací fáze (hodinový signál je ve stavu HIGH) se zavírají tranzistory  $M_5$ (vlevo) a  $M_6$ (vpravo) a otevírá se tranzistor  $M_7$  a obvodem začíná protékat proud. V obou regeneračních uzlech začne klesat napětí a poté na základě vstupní napětí dochází na jenom z regeneračních uzlů k menšímu poklesu než na druhém. Jakmile jeden z uzlů klesne pod  $U_{TH}$  tranzistoru  $M_3$  nebo  $M_4$  dochází k aktivaci kladné zpětné vazby a poté k vyhodnocení. [20]

### 3.4 Double-tail komparátor



Obrázek 3.4 Zapojení dynamického spínaného komparátoru Double-tail [5]

Poslední topologií obvodu, která byla vybrána je double-tail komparátor, který je zobrazen a obr.č.3.4. Hlavní výhodou tohoto komparátoru je jeho rychlost a jeho nízký offset. Nevýhodou je bohužel poměrně velký zpětný šum a zároveň velká spotřeba. [5]

Proto je plánováno u tohoto komparátoru opět aplikovat techniku č.3. Po této aplikaci předpokládám, že se u této topologie výrazně sníží zpětný šum, na úkor zvýšení spotřeby, malého zvýšení offsetu a složitějšího návrhu.

Samotná tato topologie pracuje bez aplikace techniky č.3 následovně: V průběhu resetovací fáze (hodinový signál je ve stavu LOW) jsou výstupy z komparátoru pomocí tranzistorů  $M_3$  a  $M_4$  připojeny na  $U_{DD}$ , dále regenerační uzly jsou připojeny na  $GND$  pomocí tranzistorů  $M_{11}$  a  $M_{12}$  a tranzistory  $M_{13}$  a  $M_{14}$  připojují horní uzly kladné zpětné vazby na  $GND$ . Obvodem neprotéká proud, jelikož tranzistor  $M_0$  je otevřený a tranzistory  $M_7$  a  $M_8$  jsou zavřené. Poté co obvod přejde do rozhodovací fáze (hodinový signál je ve

stavu HIGH) se zavírají tranzistory  $M_3$ ,  $M_4$ ,  $M_{11}$ ,  $M_{12}$ ,  $M_{13}$  a  $M_{14}$  a otevírají se tranzistory  $M_0$  a  $M_7$  a  $M_8$ . Obvodem začíná protékat proud. V obou regeneračních uzlech začne stoupat napětí a poté na základě vstupní napětí dochází na jenom z regeneračních uzlů k rychlejšímu stoupaní než na druhém. Jakmile napětí na jednom z uzlů vyrostě nad pod  $U_{TH}$  tranzistoru  $M_5$  nebo  $M_6$  dochází k aktivaci kladné zpětné vazby a poté k vyhodnocení. [5]

## 4. POROVNÁNÍ JEDNOTLIVÝCH NAVRŽENÝCH TOPOLOGIÍ SPÍNANÝCH KOMPARÁTORŮ

Jednotlivá zapojení byla navržena a odsimulována prostřednictvím programu Cadence Virtuoso, ve kterém byly provedeny časové analýzy jednotlivých obvodů. Jako referenční napětí byl zvolen 1 V. Napětí na vstupu in+ bylo rozmitáno od 0,960 V do 1,04 V za dobu 10  $\mu$ s při frekvenci hodinového signálu 10 MHz. Tzn. že po dobu 10  $\mu$ s napětí na vstupu in+ rostlo až na úroveň 1,04 V a poté opět dalších 10  $\mu$ s klesalo zpět na úroveň 0,960 V. Tímto způsobem bylo ověřováno chování obvodu pro nástupnou i sestupnou hranu.

Pro získání hodnot vstupní napěťové nesymetrie při vlivu mismatche obvodu byla provedena metody Monte Carlo při sto bězích. Do vstupní referenční větve byl zapojen rezistor o odporu 100 k $\Omega$  simulující výstupní odpor předcházejícího stupně.

Pro nákresy jednotlivých zapojení bylo použito internetové schématické prostředí Scheme-it.

### 4.1 Návrh základní topologie


V této kapitole byly navrženy komparátory uvedené v kapitole 3. Návrh se předně soustředil na dosažení nízké hodnoty směrodatné odchylky  $\sigma$  vstupní napěťové nesymetrie, dále celkově nízké průměrné hodnoty vstupní napěťové nesymetrie, nízké spotřeby a nízké hodnoty zpětného šumu. Některé z těchto parametrů jsou při návrhu postaveny proti sobě, a proto jsou komparátory navrženy s důrazem na nejvýhodnější variantu kompromisu mezi těmito parametry.

Pro dosažení lepších parametrů byly topologie Lewis-Gray a Double-tail upraveny. U topologie Lewis -Gray došlo k přesunu tranzistorů M<sub>5</sub> a M<sub>6</sub> viz. obr.č.4.1. z důvodu snížení hodnoty zpětného šumu a u topologie Double-tail došlo ke změnám především z důvodu zrychlení obvodu a omezení velikosti zpětného šumu viz obr.č.4.7.

#### 4.1.1 Návrh komparátoru typu Lewis-gray

Na obr.č.4.1 je zobrazena upravená varianta komparátoru Lewis -Gray. Při simulaci tohoto obvodu za účelem dosažení co nejlepších parametrů bylo zjištěno, že největší vliv na velikost vstupní napěťové nesymetrie a zpětného šumu komparátoru má vstupní diferenční pár. Pro získání malé hodnoty vstupní napěťové nesymetrie je nutné, aby  $W/L$  u vstupního diferenčního páru mělo co největší hodnotu. Důsledkem tohoto požadavku je velká hodnota transkonduktance  $g_m$ , která umožňuje přesnější zpracování vstupních signálů a jejich porovnání. Dalším důsledkem je bohužel také velký zpětný šum, jehož velikost roste s rostoucí velikostí kapacity mezi drainem a gatem vstupního diferenčního páru. Volba  $W/L$  u diferenčního páru je tedy kompromisem mezi nízkou vstupní

napětíovou nesymetrií a zpětným šumem. Velikost diferenčního páru také významně ovlivňuje matching celého zapojení. Proto je nutné u něj zvýšit násobnost jednotlivých tranzistorů a tyto tranzistory v layoutu proložit vedle sebe.



Obrázek 4.1 Navrhované zapojení komparátoru typu Lewis-gray [22]

Dalšími významnými prvky ovlivňujícími především velikost zpětného šumu a dobu rozhodování komparátoru jsou tranzistory  $M_9$  a  $M_{10}$ . Tyto tranzistory plní v komparátoru dvě funkce. Zprvée slouží jako zdroj proudu, tudíž pomocí jejich  $W/L$  můžeme nastavit maximální saturační proud, který jimi bude protékat, čímž ovlivňujeme spotřebu komparátoru, a i dobu jeho rozhodování, jelikož čím více proudu má komparátor k dispozici v průběhu rozhodovací fáze, tím rychleji přesune aktivní zpětná vazba obvod z metastabilního do stabilního stavu. Zadruhé tyto tranzistory slouží jako spínače, které svým rychlým rozepnutím po rozhodovací fázi omezí množství a velikost zpětného šumu, který se dostane až do vstupního obvodu. Tudíž při návrhu jejich  $W/L$  je nutné se snažit o kompromis mezi rychlostí spínání tranzistorů, která s jejich rostoucí plochou roste, jelikož dochází ke zvětšování kapacity tranzistoru, kterou je třeba nabít, a mezi maximální proudem, který bude k dispozici aktivní zpětné vazbě k procesu rozhodování. Jejich délku kanálu poté volíme co nejmenší, aby na těchto tranzistorech nedocházelo k příliš velkému


úbytku napětí. Příspěvek těchto tranzistorů k celkové velikosti vstupní napěťové nesymetrie je nezanedbatelný, a proto i vzhledem k jejich zásadní funkci je nutné zvýšit násobnost a vzájemné provázání u těchto tranzistorů podobně jako u diferenčního páru.

Posledním prvkem obvodu, který významně ovlivňuje především dobu rozhodování komparátoru, je samotný latch. V topologii Lewis-Gray se jedná o tranzistory  $M_2$ ,  $M_3$ ,  $M_5$  a  $M_6$ . Během simulování bylo zjištěno, že nejrychlejšího rozhodování docílují tranzistory ve dvou konfiguracích. V první z nich mají všechny tranzistory v aktivní zpětné vazbě stejnou hodnotu poměru  $W/L$ , přičemž délka kanálu  $L$  by měla být u všech minimální. Tato konfigurace se vyznačuje rychlejším rozhodovacím procesem, ale v některých případech u ní dochází k nepřesnému zpracování vstupních dat. To znamená, že se při malém rozdílu vstupních signálů nerozhoduje komparátor vždy správně a v důsledku tohoto se na výstupu komparátoru objevují zákmity. Tyto zákmity je možné ovšem dodatečnou úpravou obvodu odstranit. Ve druhé konfiguraci, která se vyznačuje větší přesností zpracování vstupních dat než první varianta, ale horší vyladitelností aktivní zpětné vazby vzhledem k okolnímu obvodu a delší dobou rozhodování, mají tranzistory PMOS a NMOS vzájemně opačné  $W/L$ . Tzn. že například pokud je poměr  $W/L$  u tranzistorů typu PMOS rovno 4, tak u tranzistorů typu NMOS je poměr  $W/L$  roven  $\frac{1}{4}$ .

Doba rozhodování latche je poté závislá na velikosti poměru  $W/L$ . Čím větší tento poměr je, tím pomaleji dochází k procesu rozhodování v aktivní zpětné vazbě. Jak už bylo řečeno dříve, tak doba rozhodování závisí také na množství proudu, které je do latche dodáván.

Z hlediska velikosti podílu latche na vstupní napěťové nesymetrii bylo zjištěno, že tento podíl je zanedbatelný. Stejný výsledek byl zjištěn i vzhledem k podílu na velikosti zpětného šumu.

Pro kompletizaci návrhu je nutné ještě donavrhnout poměr  $W/L$  u spínačů  $M_1$  a  $M_4$ , pomocí kterých dochází k resetování regenerativních uzlů jejich připojením na napájecí svorky. Poměr  $W/L$  u těchto tranzistorů by měl být co nejmenší s minimální délkou kanálu, aby byly tyto obvody spínače rychlé, a aby na nich nevznikaly napěťové úbytky.



Obrázek 4.2 Průběhy jednotlivých napětí během rozhodovací a resetovací fáze u dynamického spínaného komparátoru Lewis-Gray

Na obr.č.4.2 je zobrazen proces rozhodování komparátoru Lewis-Gray a jeho následná resetovací fáze.

#### 4.1.2 Návrh komparátoru typu AB


U komparátoru typu AB byl proveden návrh vstupního diferenčního páru a latche, podle stejných kritérií a požadavků, které byly popásány u komparátoru typu Lewis-Gray.

V topologii komparátoru AB se dále nachází tranzistory  $M_4$  a  $M_5$ . Tranzistor  $M_4$  slouží jako spínač k vyrovnání napětí na regeneračních uzlech. Tento tranzistor by měl být velmi rychlý, a proto by měl být poměr  $W/L$  minimální, aby jeho kapacita, kterou je třeba nabít byla, pokud možno minimální. Délka kanálu  $L$  u tohoto tranzistoru by měla mít minimální hodnotu.

Tranzistor  $M_5$  slouží jako zdroj proudu pro rozhodovací obvod. Tento tranzistor má stejnou funkci zdroje proudu, jako mají tranzistory  $M_9$  a  $M_{10}$  u struktury komparátoru Lewis – Gray, s tím rozdílem, že tranzistor  $M_5$  pracuje v lineárním režimu. Proto je nutné u něj nastavit dostatečně velký poměr  $W/L$ , aby byl schopen dodat v lineárním režimu rozhodovacímu obvodu dostatečné množství proudu a nedošlo u něj k saturaci, čímž by se zpomalil proces rozhodování. Délka kanálu u tohoto tranzistoru je opět minimální, aby na něm nedocházelo k velkému úbytku napětí v důsledku velkého odporu kanálu.


Vliv obou tranzistorů na vstupní napětíovou nesymetrii je minimální, v důsledku toho, že se oba nachází až ve druhém bloku komparátoru, tzn. v jeho rozhodovacím bloku, který již ovlivňuje tento parametr minimálně. Stejný minimální vliv mají oba tranzistory i na zpětný šum





Obrázek 4.3 Navrhované zapojení komparátoru typu AB [10]


Na obr.č.4.4 je zobrazen proces rozhodování komparátoru typu AB a jeho následná resetovací fáze.



Obrázek 4.4 Průběhy jednotlivých napětí během rozhodovací a resetovací fáze u spínaného komparátoru AB


### 4.1.3 Návrh komparátoru typu StrongArm

Návrh komparátoru typu StrongArm probíhá podle stejných principů, které byly popsány při návrhu přecházejících komparátorů. Tato pravidla se vztahují na návrh latches (tranzistory  $M_{2,3,5,6}$ ), vstupního diferenčního páru (tranzistory  $M_{8,9}$ ), spínačů (tranzistory  $M_{1,4,7}$ ) a tranzistoru  $M_{10}$ , který zde opět slouží jako prvek omezující maximální proud tekoucí obvodem. Oproti komparátoru typu AB, u kterého tranzistor  $M_5$  ovlivňoval velikost vstupní napěťové nesymetrie obvodu minimálně, tak u komparátoru typu StrongArm tranzistor  $M_{10}$  ovlivňuje tuto nesymetrii mnohonásobně více. A to především z toho důvodu, že je součástí 1. stupně komparátoru, který má na výslednou velikosti této nesymetrie největší vliv. Jeho poměr  $W/L$  je proto nutné volit opět jako kompromis mezi maximálním dodávaným proudem do obvodu, a tudíž rychlostí rozhodnutí obvodu, a velikostí vstupní napěťové nesymetrie.



Obrázek 4.5 Navrhované zapojení komparátoru typu StrongArm [5]

Na obr.č.4.6 je zobrazen proces rozhodování komparátoru typu StrongArm a jeho následná resetovací fáze.




Obrázek 4.6 Průběhy jednotlivých napětí během rozhodovací a resetovací fáze u dynamického spínaného komparátoru StrongArm

#### 4.1.4 Návrh komparátoru typu Double-tail


Návrh komparátoru typu Double-tail probíhá při návrhu vstupního diferenčního páru, latches, spínačů  $M_3$  a  $M_4$  a tranzistorů  $M_{11}$  a  $M_{12}$  podle stejného principu a pravidel, které byly již popsány u komparátoru typu Lewis-Gray, AB a StrongArm.

Hlavními rozdíly této topologie oproti předchozím jsou především zavedení kladné zpětné vazby do 1. stupně komparátoru, která je zde vytvořena pomocí zapojení tranzistorů  $M_{C1}$  a  $M_{C2}$  a dále také převádění vstupního zesíleného signálu pomocí tranzistorů  $M_{R1}$  a  $M_{R2}$  do rozhodovací části.

Funkcí tranzistorů  $M_{R1}$  a  $M_{R2}$  je resetování regeneračních uzlů jejich připojením na zem. K tomu, aby tyto mohly tuto funkci správně plnit je nutné, aby měly větší hodnotu transkonduktance  $gm$ , než tranzistory  $M_9$  a  $M_{10}$ , proto aby dokázaly utlumit aktivní zpětnou vazbu a resetovat regenerační uzly. Tyto tranzistory dále slouží také jako bariéra pro zpětný šum, který se šíří z regeneračních uzlů. Z obou zmíněných důvodů proto vychází, že je nutné volit poměr  $W/L$  ( $L$  je minimální) velký, a to tak aby byl větší než u tranzistorů  $M_{9,10}$ . Se zvyšujícím se poměrem  $W/L$  ovšem také stoupá spotřeba obvodu, a proto je nutné hledat kompromisní řešení. Hodnotu vstupní napěťové nesymetrie tyto tranzistory ovlivňují minimálně



Obrázek 4.7 Navrhované zapojení komparátoru typu Double-tail [25]



Obrázek 4.8 Průběhy jednotlivých napětí během rozhodovací a resetovací fáze u dynamického spínaného komparátoru Double-tail

Na obr.č.4.8 je zobrazen proces rozhodování komparátoru Double-tail. a jeho následná resetovací fáze.

V tab.č.1 jsou uvedeny hodnoty zkoumaných parametrů pro jednotlivé navržené komparátory. Komparátory s těmito výslednými hodnotami pro jednotlivé parametry, ale bohužel není možné použít v reálné praxi, jelikož tyto výsledné hodnoty nesplňují požadavky dané v průmyslu. Hodnoty jednotlivých parametrů topologií by bylo nutné dále zlepšit, aby byly použitelné i v praxi. I přesto je ale možné výsledky uvedené v tab.č.4.1 použít k porovnání jednotlivých komparátorů a přiblížení jejich individuálního chování. Přenosové zpoždění bylo z důvodu možnosti porovnání jednotlivých komparátorů měřeno pro rozdíl vstupních napětí 10 mV.

Tabulka 4.1 Srovnání navržených spínaných komparátorů

		Offset [mV]	Statická spotřeba [uA]	Dynamická spotřeba [uA]	Zpoždění [ns]	Zpětný šum [mV]
<b>LG</b>	Min	-1,268		41,47		39,13
	Průměr	7,231	0,045		1947,88	
	Max	22,44		337,05		49,25
	$\sigma$	4,105				
<b>DT</b>	Min	-37,98		611		551,4
	Průměr	-25,76	28,4		291,71	
	Max	-11,59		694,97		535
	$\sigma$	5,191				
<b>StrongArm</b>	Min	-11,63		43,042		815,18
	Průměr	-0,864	0,095		433,64	
	Max	12,4		313,19		1251,7
	$\sigma$	4,428				
<b>AB</b>	Min	-23,93		41,535		48,364
	Průměr	-9,543	7,09		45,93	
	Max	4,884		275,69		292,63
	$\sigma$	7,245				

Z tabulky je patrné, že z hlediska parametru přesnosti, tzn. vstupní napěťové nesymetrie (offsetu), je nejpřesnějším komparátorem komparátor LG. Tento parametr je ovšem možné ještě významně vylepšit v průběhu dalšího ladění komparátorů, a proto je nutné toto porovnání vnímat pouze jako orientační.

Nejnižší hodnotu statické spotřeby má komparátor LG. Této velmi nízké spotřeby je docíleno pomocí spínačů, které umožňují průtok pouze v rozhodovací fázi. Naopak komparátor DT má díky složité struktuře statickou spotřebu mnohonásobně vyšší.

Parametr dynamická spotřeba ukazuje velikost krátkodobé spotřeby v průběhu rozhodovací fáze. Během této fáze obvodem protékají proudy v rozmezí minimálních a maximálních hodnot uvedených v tabulce. Tyto velké proudové špičky vznikají jako důsledek velkých proudových nároků kladné zpětné vazby v průběhu jejího rozhodování. Nejvyšší dynamické spotřeby dosahuje komparátor DT v důsledku složitosti zapojení a dvojitě kladné zpětné vazby, z nichž jedna se nachází v 1.stupni a ve 2.stupni komparátoru (viz obr.č.4.7.).

Z hlediska rychlosti pracuje nejrychleji topologie AB, jejíž přenosové zpoždění je velmi malé. Z čistě dynamických komparátorů pracuje nejrychleji komparátor DT., především v důsledku dvojitě kladné zpětné vazby. Tato rychlost je ovšem vykoupena velkou spotřebou této topologie.

Nejnižším rušením na referenčním vstupu disponuje komparátor typu LG a to v důsledku tranzistorů  $M_9$  a  $M_{10}$ , které silně blokují přechod zpětného šumu z regeneračních uzlů k diferenčnímu páru.

## **4.2 Porovnání s komparátorem typu operační zesilovač**

Mimo vzájemné porovnání spínaných komparátorů je nutné tyto komparátory porovnat i s komparátorem typu operační zesilovač. V tomto případě byl jako zástupce komparátorů typu operační zesilovač navržen dvoupólový komparátor, jehož zapojení je možné vidět na obr.č.1.14. Při jejich porovnávání se zaměříme především na jejich porovnání z hlediska rychlosti, statické spotřeby a velikosti zpětného šumu. K tomuto srovnání slouží jednotlivé výsledné hodnoty uvedené v tab.č.4.2.

Tabulka 4.2 Srovnání navržených spínaných komparátorů a komparátoru typu operační zesilovač

		Offset [mV]	Statická spotřeba [ $\mu$ A]	Dynamická spotřeba [ $\mu$ A]	Zpoždění [ns]	Zpětný šum [mV]
LG	Min	-1,268		41,47		39,13
	Průměr	7,231	0,045		1947,88	
	Max	22,44		337,05		49,25
	$\sigma$	4,105				
DT	Min	-37,98		611		551,4
	Průměr	-25,76	28,4		291,71	
	Max	-11,59		694,97		535
	$\sigma$	5,191				
StrongArm	Min	-11,63		43,042		815,18
	Průměr	-0,864	0,095		433,64	
	Max	12,4		313,19		1251,7
	$\sigma$	4,428				
AB	Min	-23,93		41,535		48,364
	Průměr	-9,543	7,09		45,93	
	Max	4,884		275,69		292,63
	$\sigma$	7,245				
Komparátor typu operační zesilovač	Min	8,681				3,42
	Průměr	12,75	12,86		1118,73	
	Max	15,43		101,318		1,84
	$\sigma$	1,308				

Z výsledných hodnot parametrů uvedených v tab.č.4.2 je možné vidět, že komparátor typu operační zesilovač má mnohonásobně nižší velikost zpětného šumu než spínané komparátory, dále jeho statická spotřeba je mnohonásobně vyšší než v případě komparátoru typu LG nebo StrongArm a také jeho přenosové zpoždění je oproti všem spínaným komparátorům kromě komparátoru typu LG mnohem delší. Při porovnání těchto výsledků s předpoklady uvedenými v kap.č.2.5 můžeme stanovit, že naše předpoklady výhod a nevýhod spínaných komparátorů oproti komparátorům typu operační zesilovač byly správné.


## 4.3 Aplikace technik pro snížení velikosti zpětného šumu na základní topologie

### 4.3.1 Návrh komparátoru typu AB s aplikací techniky č.2

Při aplikaci techniky č.2 na komparátor typu AB pracujeme při návrhu jednotlivých tranzistorů především s velikostí kapacity u tranzistorů  $M_{8a,b}$  viz obr.č.4.9.

Tranzistory  $M_{6a,b}$  a  $M_{7a,b}$  slouží jako spínače a při jejich návrhu volíme poměr  $W/L$  roven jedné nebo blízký jedné, přičemž  $W$  i  $L$  mají minimální rozměry.

Ze simulací plyne, že s rostoucím plochou kapacity  $C_{ox}$  tranzistorů  $M_{8a,b}$  klesá výsledná hodnota zpětného šumu. Velké kapacity docílíme co největším součinem  $W$  a  $L$ . S rostoucí velikostí tranzistoru, ovšem začíná růst také vstupní napěťová nesymetrie komparátoru, proto volíme hodnotu  $W$  a  $L$  takovou, abychom bylo docíleno kompromisu mezi nízkou velikostí zpětného šumu a zároveň nízkým příspěvkem těchto tranzistorů do celkové vstupní napěťové nesymetrie obvodu.



Obrázek 4.9 Navrhované zapojení komparátoru typu AB s aplikovanou technikou č.2 [10]



Tabulka 4.3 Srovnání navržené základní topologie komparátoru AB a komparátoru AB s aplikovanou technikou č.2

		Offset [mV]	Statická spotřeba [μA]	Dynamická spotřeba [μA]	Zpoždění [μs]	Zpětný šum [mV]
<b>AB</b>	Min	-23,93		41,54		48,36
	Průměr	-9,543	7,09		0,046	
	Max	4,884		275,69		292,63
	σ	7,245				
<b>AB+technika č.2</b>	Min	-23,95		42,94		58,75
	Průměr	-3,551	9,253		0,633	
	Max	31,25		315,43		39,1
	σ	12,95				


Z dat shromážděných v tab.č.4.3 je viditelné, že aplikace techniky č.2 na komparátor typu AB, vedla ke snížení zpětného šumu pouze pro kladnou výchylku zpětného šumu nad referenci, a to z 292 mV na 39 mV. U záporné výchylky zpětného šumu naopak došlo k jejímu mírnému zvýšení v důsledku volby poměru  $W/L$  u tranzistorů  $M_{8a,b}$ . Zároveň ovšem došlo ke zvýšení statické i dynamické spotřeby obvodu v důsledku struktury obvodu techniky č.2 a ke zpomalení obvodu.

#### 4.3.2 Návrh komparátoru typu Double-tail s aplikací techniky č.3

Při návrhu tranzistorů, které do zapojení přináší aplikace techniky č.3 na daný komparátor se zaměřujeme především na návrh poměru  $W/L$  u tranzistorů  $M_{1,2}$  a  $M_{3,4}$ . Tranzistory  $M_{5,6,7,8}$  pracují jako rychlé spínače, a proto je při návrhu zvolen jejich poměr  $W/L$  roven nebo blízký jedné, přičemž velikost  $W$  i  $L$  je minimální.

Tranzistory  $M_3$  a  $M_4$  slouží k vyrovnávání napětí na vstupních svorkách obvodu při resetovací fázi. Tyto tranzistory proto musí během krátké doby vyrovnat potenciál obou vodičů, a proto je jejich poměr  $W/L$  volen v rozmezí 5-7, při zachování minimální délky kanálu  $L$ . Tato volba umožňuje stále relativně rychlé spínání tranzistorů a zároveň jsou tyto tranzistory schopny snést větší vyrovnávací proud mezi větvemi, který vede k rychlejšímu vyrovnání náboje mezi větvemi. S rostoucím poměrem  $W/L$  ovšem roste i spotřeba obvodu, jelikož je nutné přivádět větší proud pro nabití vnitřní kapacity těchto tranzistorů, proto je nutné opět volit kompromis mezi rychlostí a spotřebou komparátoru. S větším poměrem  $W/L$  roste také vliv těchto tranzistorů na vstupní napěťovou nesymetrii zapojení.

Největší vliv na výslednou velikost zpětného šumu mají tranzistory  $M_{1a,b}$  a  $M_{2a,b}$ . S rostoucím  $W/L$ , při zachování minimální délky kanálu  $L$ , klesá prudce velikost zpětného šumu a také spotřeba obvodu. Zároveň ovšem dochází ke zvyšování vstupní napěťové nesymetrie komparátoru, a proto je nutné opět volit kompromis.




Obrázek 4.10 Navrhované zapojení komparátoru typu Double-tail s aplikovanou technikou č.3

Tabulka 4.4 Srovnání navržené základní topologie komparátoru DT a komparátoru DT s aplikovanou technikou č.3

		Offset[mV]	Statická spotřeba [ $\mu$ A]	Dynamická spotřeba [ $\mu$ A]	Zpoždění [ $\mu$ s]	Zpětný šum [mV]
DT	Min	-37,98	/	611	/	551,4
	Průměr	-25,76	28,4	/	0,292	/
	Max	-11,59	/	694,97	/	535
	$\sigma$	5,191	/	/	/	/
DT+technika č.3	Min	-58,99	/	734,17	/	111,59
	Průměr	-51,66	121,12	/	2,375	/
	Max	-40,93	/	1169	/	114,34
	$\sigma$	4,601	/	/	/	/

Z dat uvedených v tab.č.4.4 můžeme stanovit, že aplikace této techniky úspěšně snížila velikost zpětného šumu u této topologie pro kladnou i zápornou výchylku přibližně o 400 mV. Tato výrazná redukce ovšem zároveň vedla k prudkému navýšení statické spotřeby z 28  $\mu\text{A}$  na 120  $\mu\text{A}$ . Dalším důsledkem bylo také výrazné prodloužení reakční doby komparátoru. Tento parametr jako jediný neodpovídá teoretickým předpokladům stanoveným v kapitole číslo 3, avšak tato nesrovnalost je pravděpodobně důsledkem nedokonalého doladění topologie.

### 4.3.3 Návrh komparátoru typu Lewis-gray s aplikací techniky č.3



Obrázek 4.11 Navrhované zapojení komparátoru typu Lewis-Gray s aplikovanou technikou č.3


Dalším komparátorem, na který byla aplikovaná tato technika je typ Lewis-Gray.

Výsledky návrhu uvedené v tab.č.4.5 ukazují, že u tohoto komparátoru nedošlo po aplikaci techniky ke snížení zpětného šumu, ale naopak došlo k jeho mírnému zvýšení. Tento výsledek je pravděpodobně způsoben tím, že vstupní tranzistory  $M_{1a,b}$  a  $M_{2a,b}$ , které se nejvíce podílejí na snižování zpětného šumu, dosáhly maxima této redukce právě na hodnotách 65 mV pro zápornou výchylku zpětného šumu pod referenční hodnotu a 107 mV pro jeho kladnou výchylku. Při jejich porovnání s velikostmi výchylek zpětného šumu pro základní topologii komparátoru Lewis-Gray, jež jsou nižší, jsou tudíž výsledné hodnoty těchto výchylek vyšší. Aplikace této techniky vedla také k navýšení spotřeby komparátoru a vzrůstu jeho zpoždění.

Tabulka 4.5 Srovnání navržené základní topologie komparátoru LG a komparátoru LG s aplikovanou technikou č.3

		Offset [mV]	Statická spotřeba [ $\mu$ A]	Dynamická spotřeba [ $\mu$ A]	Zpoždění [ $\mu$ s]	Zpětný šum [mV]
LG	Min	-1,268	/	41,47	/	39,13
	Průměr	7,231	0,045	/	1,948	/
	Max	22,44	/	337,05	/	49,25
	$\sigma$	4,105	/	/	/	/
LG+technika č.3	Min	-14,77	/	198,26	/	65,21
	Průměr	18,18	129,79	/	2,79	/
	Max	45,24	/	604,74	/	107,339
	$\sigma$	14,47	/	/	/	/

#### 4.3.4 Návrh komparátoru typu Strong-Arm s aplikací techniky č.3



Obrázek 4.12 Navrhované zapojení komparátoru typu StrongArm s aplikovanou technikou č.3

Tabulka 4.6 Srovnání navržené základní topologie komparátoru StrongArm a komparátoru StrongArm s aplikovanou technikou č.3

		Offset [mV]	Statická spotřeba [ $\mu$ A]	Dynamická spotřeba [ $\mu$ A]	Zpoždění [ $\mu$ s]	Zpětný šum [mV]
<b>StrongArm</b>	<b>Min</b>	-11,63		43,042		815,18
	<b>Průměr</b>	-0,864	0,095		0,434	
	<b>Max</b>	12,4		313,19		1251,7
	<b><math>\sigma</math></b>	4,428				
<b>SA+tehnika č.3</b>	<b>Min</b>	-8,541		198,266		274,744
	<b>Průměr</b>	15,49	129,74		2,6298	
	<b>Max</b>	48,73		735,178		116,9
	<b><math>\sigma</math></b>	11,64				

Poslední topologií, na niž byla aplikována tato technika, je topologie typu StrongArm. Data uvedená v tab.č.4.6 ukazují, že u toho komparátoru došlo po aplikaci techniky k nejvýraznějšímu snížení zpětného šumu, a to především u výchylky zpětného šumu v kladném směru nad referenci, u niž došlo k poklesu o 1,1 V. Důsledkem tohoto velkého snížení je ovšem prudké navýšení spotřeby tohoto obvodu z původních 95 nA na 130  $\mu$ A. Dalším důsledkem je prodloužení doby reakce komparátoru z původních 400 ns na 2,5  $\mu$ s. Hodnotu tohoto parametru je opět nutné chápat s rezervou, jelikož jeho vysoká hodnota je pravděpodobně způsobena nedostatečným vyladěním obvodu.

## 5. ZÁVĚR

V rámci této práce byl prostudován funkční rozdíl mezi komparátory typu operační zesilovač a spínanými komparátory. V další části byly vybrány vhodné topologie spínaných komparátorů s důrazem na nízký zpětný šum, které byly navrženy a porovnány nejenom vzájemně a také, ale i s komparátorem typu operační zesilovač. Závěr práce se zaměřuje na návrh upravených topologií spínaných komparátorů s na ně aplikovanými technikami pro redukci jejich zpětného šumu.

Obsahem úvodních dvou kapitol této práce byla především teorie nutná pochopení celé problematiky komparátorů. Tato teorie obsahuje nejenom základní popis parametrů komparátoru a jeho chování, ale i rozbor základních topologií, a to jak spínaných komparátorů, tak komparátoru typ operační zesilovač a stanovení jejich hlavních výhod a nevýhod. Na základě poznatků získaných v průběhu studia teoretických podkladů pro tuto práci byly vybrány 4 topologie spínaných komparátorů, které svými parametry představují vhodný základ pro jejich další zkoumání v rámci praktické části. U těchto komparátorů byly také stanoveny teoretické předpoklady jejich chování, které byly následně ověřovány v rámci praktické části bakalářské práce.

Praktická část bakalářské práce je věnována návrhu jednotlivých komparátorů, jejich vzájemnému porovnání a získání představy o účinnosti snižování zpětného šumu pomocí navržených technik pro jeho snížení.

Během návrhu jednotlivých spínaných komparátorů, jehož výsledky jsou obsaženy v tab.č.4.1, bylo ověřeno, že spínané komparátory se vyznačují velmi nízkou statickou spotřebou, jak dokazují výsledky pro topologie Lewis-Gray a StrongArm. jejich další výhodou je jejich krátká reakční doba, což bylo ukázáno především ve výsledcích návrhu pro topologii typu Double-Tail. Avšak tato významná pozitiva jsou vykoupena nadměrnou velikostí zpětného šumu, u kterého bylo během jednotlivých simulací v průběhu návrhu prokázáno, že jeho velikost má na správnou funkci, především správné rozhodování, těchto komparátorů značný vliv. Tudíž je nutné tuto negativní vlastnost spínaných komparátorů pro zachování jejich správné funkce určitým způsobem kompenzovat, čemuž je věnována poslední kapitola práce.

U komparátorů navrhovaných v této kapitole je nutné poukázat na to, že u nich ještě nebylo dosaženo jejich plného vyladění, a proto je nutné nechávat dosažené výsledky jako konečné, ale spíše jako výsledky, které přináší představu o chování jednotlivých topologií v jejich klíkových parametrech.

Na základě výsledků získaných během návrhu obou typů komparátorů, je možné ukázat, že hlavním pozitivem komparátoru typu operační zesilovač je jejich velmi nízká

velikost zpětného šumu, která se pohybuje v jednotkách mV, narozdíl komparátoru spínaných, jejichž velikost zpětného šumu se např. u topologie Lewis-Gray pohybuje v řádech desítek mV. V dalších parametrech jako jsou statická spotřeba a velikost jejich zpoždění bylo dokázáno, že se tyto komparátory vyznačují ve srovnání s komparátory spínanými mnohem horšími vlastnostmi. Tyto získané výsledky odpovídají teoretickým předpokladům stanoveným v kap.č.2.5.

Poslední kapitola práce se věnovala návrhu spínaných komparátorů s na ně aplikovanými technikami pro redukci jejich zpětného šumu. Z výsledků získaných během návrhů těchto komparátorů plyne, že byla úspěšně prokázána účinná redukce velikosti výchylek zpětného šumu těchto technik. zmíněná redukce je vykoupena podstatným vzrůstem spotřeby obvodu, a to především při aplikaci techniky č.3, a také zvýšením jeho celkové složitosti. Z návrhů rovněž plyne, že po aplikaci technik dochází k nárůstu zpoždění komparátorů. Jak už bylo ovšem několikrát uvedeno, tento nárůstu je pravděpodobně důsledkem nedostatečného vyladění obvodu, a jeho hodnota se může v průběhu ladění výrazně měnit.

Poslední kapitolou, ve které byla ověřena funkčnost technik pro redukci zpětného šumu, bylo úspěšně dokončeno plnění jednotlivých cílů práce.

Dalším zlepšováním těchto komparátorů a práci s nimi bych se rád věnoval ve své diplomové práci, ve které bych se zabýval dokončením návrhu jednotlivých komparátorů a návrhem jejich layoutu ve spolupráci s firmou Onsemi.

## LITERATURA

- [1] ALLEN, P.E. a D.R. HOLBERG. CMOS Analog Circuit Design [online]. 2nd.ed. Oxford: Oxford University Press, 2002 [cit. 2021-12-17]. ISBN 0-19-511644-5. Dostupné z: [http://digitus.itk.ppke.hu/~karzo/VLSI\\_books/Allen,%20Holberg%20-%20CMOS%20Analog%20Circuit%20Design%20second%20edition.pdf](http://digitus.itk.ppke.hu/~karzo/VLSI_books/Allen,%20Holberg%20-%20CMOS%20Analog%20Circuit%20Design%20second%20edition.pdf)
- [2] Napěťový komparátor [online]. In: . 1 s. [cit. 2021-12-16]. Dostupné z: <https://eluc.kr-olomoucky.cz/verejne/lekce/695>
- [3] BAKER, R. Jacob. CMOS circuit design, layout, and simulation [online]. Rev. 3rd ed. Hoboken, NJ: Wiley-Interscience, c2008 [cit. 2021-12-17]. ISBN 9780470881323.
- [4] CARUSONE, Tony Chan, David JOHNS a Kenneth W. MARTIN. Analog integrated circuit design: international student version [online]. 2nd ed. Singapore: John Wiley, 2013 [cit. 2021-12-16]. ISBN 978-1-118-09233-0.
- [5] MATĚJ, J. NÁVRH A OPTIMALIZACE SPÍNANÉHO KOMPARÁTORU V 250 NM CMOS TECHNOLOGII [online]. Brno, 2017 [cit. 2021-12-16]. Dostupné z: [https://www.vutbr.cz/www\\_base/zav\\_prace\\_soubor\\_verejne.php?file\\_id=148590..](https://www.vutbr.cz/www_base/zav_prace_soubor_verejne.php?file_id=148590..) Diplomová práce. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií.
- [6] Caltech Highspeed Integrated Circuits [online]. Pasadena, California: California Institute of Technology, 2018 [cit. 2021-12-16]. Dostupné z: <https://chic.caltech.edu/links/>
- [7] Operational amplifier ,Comparator (Tutorial) [online]. , 52 s. [cit. 2021-12-16]. Dostupné z: [https://www.mouser.com/pdfDocs/opamp\\_comparator\\_tutorial\\_appli-e-3.pdf](https://www.mouser.com/pdfDocs/opamp_comparator_tutorial_appli-e-3.pdf)
- [8] KAPADIA, Aalay a Prof. Vijay SAVANI. Analysis And Characterization of Different Comparator Topologies. INTERNATIONAL JOURNAL OF SCIENTIFIC & TECHNOLOGY RESEARCH VOLUME 1 [online]. DECEMBER 2012, I, 5 s. [cit. 2021-12-17]. Dostupné z: <https://www.ijstr.org/final-print/dec2012/Analysis-And-Characterization-Of-Different-Comparator-Topologies.pdf>



- [9] Clocked Comparators In: Youtube [online]. 7. 5. 2021 [cit.17.12.2021]. Dostupné z: [https://www.youtube.com/watch?v=u1\\_9\\_BL5NjI](https://www.youtube.com/watch?v=u1_9_BL5NjI). Kanál uživatele IFE-TU Graz
- [10] M. FIGUEIREDO, Pedro a João C. VITAL. LOW KICKBACK NOISE TECHNIQUES FOR CMOS LATCHED COMPARATORS. ISCAS [online]. IEEE, 2004, , 4 s. [cit. 2021-12-16]. Dostupné z: <https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=1328250>
- [11] VAIJAYANTHI, M a K VIVEK. Analysis of Dynamic Comparators in Ultra-Low Supply Voltages for High Speed ADCs. International Conference on Innovations in Information, Embedded and Communication systems [online]. IEEE, 2015, (2.), 6 s. [cit. 2021-12-16]. Dostupné z: <https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7193107>
- [12] Pedro M. Figueiredo a João C. Vital. Kickback Noise Reduction Techniques for CMOS Latched Comparators. TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS [online]. IEEE, 2006, (7.), 5 s. [cit. 2021-12-17]. Dostupné z: <https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1658186>
- [13] RAZAVI, Behzad. Fundamentals of Microelectronics [online]. 2006 [cit. 2021-12-16]. ISBN 978-0471478461. Dostupné z: <http://www.qiau.ac.ir/teacher/files/24955/27-06-1387-13-58-57-Wiley%20-%20Fundamentals%20of%20Microelectronics%20%28Razavi,%202006%29.pdf>
- [14] Comparator symbol. Wikimedia commons [online]. 2014 [cit. 2021-12-17]. Dostupné z: [https://commons.wikimedia.org/wiki/File:Comparator\\_symbol.svg](https://commons.wikimedia.org/wiki/File:Comparator_symbol.svg)
- [15] ALLEN, P.E. a D.R. HOLBERG. CMOS analog circuit design. 3rd ed. Oxford: Oxford University Press, USA, 2012. [cit. 2021-12-16]. ISBN 978-019-9765-072.
- [16] CMOS Comparators [pdf]. b.r. [cit. 2016-12-13]. Dostupné z: [http://www.seas.ucla.edu/brweb/teaching/215D\\_S2012/Comps2012.pdf](http://www.seas.ucla.edu/brweb/teaching/215D_S2012/Comps2012.pdf)
- [17] RAZAVI, Behzad a Bruce WOOLEY. Design Techniques for High-speed, HighResolution Comparators. IEEE JOURNAL OF SOLID-STATE CIRCUITS. 1992, 27(12), 1916-1926.
- [18] What is overdrive of a comparator? [online]. 2011 [cit. 2021-12-16]. Dostupné z: <https://en-support.renesas.com/knowledgeBase/16980958>

- [19] MOGHIMI, Reza. Amplifiers as Comparators? [online]. [cit. 2021-12-17].  
Dostupné z: <https://www.analog.com/jp/analog-dialogue/articles/amplifiers-as-comparators.html>
- [20] RAZAVI, Behzad. The StrongARM Latch [online]. IEEE, 2015, 2015, , 6 s.  
[cit.2021-12-16]. Dostupné z:
- [21] [https://www.seas.ucla.edu/brweb/papers/Journals/BR\\_Magzine4.pdf](https://www.seas.ucla.edu/brweb/papers/Journals/BR_Magzine4.pdf)
- [22] CMOS COMPARATOR [online]. 2017, , 44 s. [cit. 2021-12-16]. Dostupné z:  
<https://www.lumerink.com/courses/ece517/Handouts/Comparators%202017.pdf>
- [23] ADC Converters [online]. 2004, , 54 [cit. 2021-12-16]. Dostupné z:  
[https://inst.eecs.berkeley.edu/~ee247/fa04/fa04/lectures/L20\\_f04.pdf](https://inst.eecs.berkeley.edu/~ee247/fa04/fa04/lectures/L20_f04.pdf)
- [24] RAZAVI, Behzad. The Design of a Comparator [The Analog Mind]. *IEEE Solid-State Circuits Magazine* [online]. 2020, **12**(4), 8-14 [cit. 2022-05-24]. ISSN 1943-0582. Dostupné z: <https://ieeexplore.ieee.org/document/9265306>
- [25] BABAYAN-MASHHADI, Samaneh a Reza LOTFI. Analysis and Design of a Low-Voltage Low-Power Double-Tail Comparator. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems* [online]. 2014, 22(2), 343-352 [cit. 2022-05-24]. ISSN 1063-8210.  
Dostupné z:<https://ieeexplore.ieee.org/document/6459609>