

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

DIPLOMOVÁ PRÁCE

Brno, 2021

Bc. Peter Grochal



VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION

ÚSTAV MIKROELEKTRONIKY

DEPARTMENT OF MICROELECTRONICS

NÁVRH DDA ZESILOVAČE PRO ZPRACOVÁNÍ BIOLOGICKÝCH SIGNÁLŮ

DESIGN OF DIFFERENTIAL DIFFERENCE AMPLIFIER (DDA) FOR BIOLOGICAL SIGNALS PROCESSING

DIPLOMOVÁ PRÁCE

MASTER'S THESIS

AUTOR PRÁCE

AUTHOR

Bc. Peter Grochal

VEDOUCÍ PRÁCE

SUPERVISOR

prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D.

BRNO 2021

Diplomová práce

magisterský navazující studijní program **Mikroelektronika**

Ústav mikroelektroniky

Student: Bc. Peter Grochal

ID: 195662

Ročník: 2

Akademický rok: 2020/21

NÁZEV TÉMATU:

Návrh DDA zesilovače pro zpracování biologických signálů

POKYNY PRO VYPRACOVÁNÍ:

Seznamte se s vlastnostmi DDA zesilovačů pro zpracování biologických signálů a metodami jejich návrhu. Navrhněte CMOS strukturu a proveďte simulace v programu Pspice/Cadence. Zohledněte přitom nároky na parametry, které jsou na tyto zesilovače kladeny.

DOPORUČENÁ LITERATURA:

Podle pokynů vedoucího práce

Termín zadání: 8.2.2021

Termín odevzdání: 25.5.2021

Vedoucí práce: prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D.

doc. Ing. Lukáš Fucik, Ph.D.
předseda rady studijního programu

UPOZORNĚNÍ:

Autor diplomové práce nesmí při vytváření diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

Abstrakt

Práca sa zaoberá analógovým návrhom nízkonapäťového a nízkovýkonového diferenciálneho diferenčného zosilňovača DDA s adaptívnym diferenciálnym vstupným stupňom, a druhým stupňom triedy AB, vylepšený o sebestačnú kaskódu pre dosiahnutie vyššieho zisku, a rýchlosti priebehu. Sú predstavené konvenčné a nekonvenčné techniky, a metódy pre nízkonapäťový, a nízkovýkonový návrh. Uvádza sa hotový návrh diferenciálneho diferenčného zosilňovača DDA s analyzovanými výsledkami. Návrh dolnopriepustného Butterworthského filtru 6. radu založený na DDA s topológiou Sallen Key a návrh multifunkčného ARC filtru založený na DDA.

Kľúčové slová

nízkonapäťový, nízkovýkonový, CMOS, 0,18 μm TSMC, DDA, trieda AB

Abstract

The work deals with the analog design of low-voltage and low-power differential difference amplifier DDA with adaptive differential input stage, second stage class AB, improved by a self – cascode to achieve higher gain and slew rate. Conventional and unconventional techniques, and methods for low-voltage and low-power design are presented. The finished design of the differential difference amplifier DDA with the analyzed results is presented. Design of a Butterwortho low-pass filter of the sixth order based on DDA with Sallen Key topology and design of a multifunctional ARC filter based on DDA.

Keywords

low – voltage, low – power, CMOS, 0,18 μm TSMC, DDA, class AB

Bibliografická citácia

GROCHAL, Peter. *Návrh DDA zesilovače pro zpracování biologických signálů* [online]. Brno, 2021 [cit. 2021-05-24]. Dostupné z: <https://www.vutbr.cz/studenti/zav-prace/detail/134644>. Diplomová práce. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav mikroelektroniky. Vedoucí práce Fabian Khateb.

Prehlásenie autora o pôvodnosti diela

Meno a priezvisko študenta: *Peter Grochal*

VUT ID študenta: *195662*

Typ práce: *Diplomová práca*

Akademický rok: *2020/21*

Téma záverečnej práce: *Návrh DDA zesilovače pro zpracování biologických signálů*

Prehlasujem, že svoju záverečnú prácu som vypracoval samostatne pod vedením vedúceho záverečnej práce a s použitím odbornej literatúry a ďalších informačných zdrojov, ktoré sú všetky citované v práci a uvedené v zozname literatúry na konci práce.

Ako autor uvedenej záverečnej práce ďalej prehlasujem, že v súvislosti s vytvorením tejto záverečnej práce som neporušil autorské práva tretích osôb, hlavne som nezasiahol nedovoleným spôsobom do cudzích autorských práv osobnostných a som si plne vedomý následkov porušenia ustanovenia § 11 a nasledujúceho autorského zákona č. 121/2000 Sb., vrátane možných trestnoprávných dôsledkov vyplývajúce z ustanovenia časti druhej, hlavy VI. diel 4 Trestného zákonníku č. 40/2009 Sb.

V Brne dňa: 25. mája 2021

podpis autora

Obsah

1. ÚVOD DO PROBLEMATIKY	13
2. TECHNIKY PRE LV A LP DIZAJN	15
2.1 KONVENČNÝ MOS TRANZISTOR	15
2.1.1 MOS tranzistor v silnej inverzii.....	17
2.1.2 MOS tranzistor v slabej inverzii.....	19
2.2 NEKONVENČNÝ BD – MOS TRANZISTOR	21
2.3 SEBESTAČNÁ KASKÓDA.....	25
2.4 KONCOVÝ STUPEŇ TRIEDY A/AB	28
2.5 TECHNIKA PREKLOPENÉHO SLEDOVAČA NAPÄTIA	32
3. DIFERENCIÁLNE ŠTRUKTÚRY	35
3.1 KONVENČNÝ DIFERENCIÁLNY PÁR V SLABEJ INVERZII	35
3.1.1 Velkosignálový model	35
3.1.2 Malosignálová analýza	37
3.2 KONVENČNÝ DIFERENCIÁLNY STUPEŇ	41
3.2.1 Velkosignálový model	41
3.2.2 Malosignálový model	41
3.3 DIFERENCIÁLNE ŠTRUKTÚRY TRIEDY AB.....	44
3.3.1 Diferenciálna štruktúra založená na FVF.....	44
3.3.2 Pseudo – diferenciálna štruktúra založená na FVF.....	45
3.3.3 Adaptívny diferenciálny stupeň	46
4. NÁVRH DVOJSTUPŇOVÉHO ZOSILŇOVAČA	50
4.1 VSTUPNÝ ODPOR, VÝSTUPNÝ ODPOR A ZISK.....	51
4.2 VÝSTUPNÝ VÝKYV	51
4.3 VSTUPNÉ OFSETOVÉ NAPÄTIE.....	52
4.4 POMER POTLÁČANIA SPOLOČNÉHO REŽIMU	52
4.5 POMER POTLÁČANIA ZDROJA NAPÁJANIA	53
4.6 FREKVENČNÁ ANALÝZA	55
4.7 RÝCHLOSŤ PRIEBEHU	56
5. DIFERENCIÁLNY DIFERENČNÝ ZOSILŇOVAČ	57
5.1 DDA AKO SČITAČ A ODCÍTAČ.....	58
5.2 PLNE VYVÁŽENÝ DIFERENCIÁLNY DIFERENČNÝ ZOSILŇOVAČ	59
6. PRAKTICKÁ ČASŤ.....	62
6.1 NÁVRH DDA TRIEDY AB	62
6.1.1 Princíp návrhu	64
6.2 SIMULAČNÉ VÝSLEDKY	70
6.2.1 Jednosmerná DC analýza	71
6.2.2 Striedavá AC analýza.....	72
6.2.1 Šumová analýza	76
6.2.2 Teplotne – striedavá AC analýza	76
6.2.3 Časová analýza	78
6.2.4 Monte Carlo analýza.....	79
6.3 APLIKÁCIE S DDA	82

6.3.1	<i>Sallen Key filter typu dolná priepust 6. radu</i>	83
6.3.2	<i>ARC filter druhého radu</i>	86
	Záver	89
	Literatúra	90
	Zoznam symbolov a skratiek	98

ZOZNAM OBRÁZKOV

Obrázok 1.1 Obsah aproximačnej frekvencie a amplitúdy špecifických biologických signálov	13
Obrázok 1.2 Blokový koncept diagramu prenosného systému pre získanie a spracovanie biologických signálov	14
Obrázok 2.1 a) Symbol NMOST a b) Prierez typického NMOST	15
Obrázok 2.2 Výstupná charakteristika NMOST	18
Obrázok 2.3 Výstupná charakteristika NMOST v slabej inverzii.....	20
Obrázok 2.4 Rozdiel medzi slabou a silnou inverziou MOST	20
Obrázok 2.5 Zapojenie zosilňovača: a) GD – NMOST, b) BD – NMOST.....	21
Obrázok 2.6 CMOS technológie: a) n - well, b) p – well	21
Obrázok 2.7 Závislosť prúdu: $I_{D,GD} = f(U_{GS})$ pre GD - NMOST, $I_{D,BD} = f(U_{BS})$, pre BD – NMOST ...	22
Obrázok 2.8 Malosignálový model: a) GD - NMOST, b) BD – NMOST	22
Obrázok 2.9 Obvod pre zistenie tranzitného kmitočtu BD - NMOST: a) striedavá AC schéma, b) malosignálový ekvivalent.....	23
Obrázok 2.10 Šumový model MOST	24
Obrázok 2.11 Sebestačná kaskóda: a) kompozitná štruktúra, b) symbol	26
Obrázok 2.12 Výstupná rezistencia sebestačnej kaskódy pre $m = 1 - 10$ pri $U_{GS} = 100\text{ mV}$	27
Obrázok 2.13 Závislosť výstupnej rezistencie od celkovej dĺžky	28
Obrázok 2.14 a) Koncový stupeň triedy AB, b) QFG implementácia	29
Obrázok 2.15 Koncový stupeň sledovača: a) konvenčná trieda A, b) trieda AB využívajúca QFG MOST c) malosignálový model sledovačov	30
Obrázok 2.16 a) konvenčný sledovač napätia, b) preklopený sledovač napätia	33
Obrázok 3.1 Konvenčný diferenciálny pár	35
Obrázok 3.2 Závislosť tranzistorových prúdov od diferenciálneho napätia	37
Obrázok 3.3 Diferenciálny zosilňovač s jeho na sebe nezávislými vstupmi (vľavo) a prekreslenie v spoločnom režime (vpravo).....	39
Obrázok 3.4 Zobrazenie konvenčného diferenciálneho stupňa.....	41
Obrázok 3.5 Malosignálový model DP s aktívnou záťažou.....	42
Obrázok 3.6 Všeobecná štruktúra OTA super triedy AB.....	44
Obrázok 3.7 a) diferenciálna štruktúra FVF, b) jednosmerná DC závislosť $I_{D,M3} = f(U_1 - U_3)$	45
Obrázok 3.8 a) pseudo – diferenciálna štruktúra FVF b) jednosmerná DC závislosť $I_{D,M4}, I_{D,M4} = f(U_3 - U_4)$	45
Obrázok 3.9 Adaptívny diferenciálny stupeň	47
Obrázok 3.10 Malosignálový model adaptívneho diferenciálneho stupňa	48
Obrázok 4.1 Blokovaná topológia operačného zosilňovača	50
Obrázok 4.2 Typické zapojenie dvojstupňového OTA.....	50
Obrázok 4.3 Malosignálové schémy dvojstupňového zosilňovača pre výpočet väzby od napájania k výstupu (a) cez druhý stupeň a (b) cez prvý stupeň	53
Obrázok 4.4 Blokovaná schéma OTA s modelovanými variáciami napájania vo vstupnej diferenciálnej slučke s $u_{ic} = 0\text{ V}$	55
Obrázok 5.1 DDA: a) symbol, b) maticový zápis.....	57
Obrázok 5.2 Typická blokovaná topológia DDA	58
Obrázok 5.3 DDA ako sčítač a odčítač	59
Obrázok 5.4 Konvenčné zapojenie DDA.....	59
Obrázok 5.5 FB – DDA: a) symbol, b) maticový zápis	60
Obrázok 5.6 Konvenčné zapojenie FB - DDA s CMFB	61
Obrázok 5.7 Kombinácie záporných FB – DDA	61

Obrázok 6.1 MIDB PMOST: a) symbol, b) malosignálový ekvivalent	63
Obrázok 6.2 Realizácia rezistoru R_L v CMOS prevedení	63
Obrázok 6.3 Navrhnutá štruktúra DDA so symbolom vpravo hore	65
Obrázok 6.4 Polovičný malosignálový model vstupného diferenciálneho stupňa	68
Obrázok 6.5 DDA v zapojení sledovača	71
Obrázok 6.6 DDA v zapojení sledovača - výsledok simulácie	71
Obrázok 6.7 Závislosť odchýlky $U_{out} - U_{in}$ od vstupného signálu U_{in}	72
Obrázok 6.8 Zapojenie DDA s otvorenou slučkou	72
Obrázok 6.9 AC zisk a fáza DDA	73
Obrázok 6.10 Zapojenie DDA pre simulovanie CMRR	74
Obrázok 6.11 Pomer odmietnutia spoločného režimu – CMRR DDA	74
Obrázok 6.12 Zapojenie DDA pre simulovanie PSRR+/PSRR-	75
Obrázok 6.13 Pomer odmietnutia pozitívneho (PSRR+) a negatívneho (PSRR-) napájania – DDA	76
Obrázok 6.14 Vstupný napät'ový šum DDA	76
Obrázok 6.15 Teplotne – striedavá AC analýza DDA v zapojení sledovača	77
Obrázok 6.16 Priblížená teplotne – striedavá AC analýza DDA v zapojení sledovača	77
Obrázok 6.17 Časová analýza DDA s koncovým stupňom triedy A	78
Obrázok 6.18 Časová analýza DDA s koncovým stupňom triedy AB	79
Obrázok 6.19 Gaussová distribučná funkcia ofsetového napätia	80
Obrázok 6.20 Histogram ofsetového napätia	80
Obrázok 6.21 a) Sallen Key dolná priepust 2. radu, b) Sallen Key dolná priepust 6. radu	83
Obrázok 6.22 Výsledok Sallen Key filtru dolnej priepuste 6. radu založený na DDA v AC oblasti	84
Obrázok 6.23 Vstupný zašumený EKG signál pred navrhnutým Sallen Key filtrom	85
Obrázok 6.24 Výstupný signál po filtrácii zašumeného vstupného EKG signálu	85
Obrázok 6.25 Schéma zapojenia ARC filtru založený na DDA	86
Obrázok 6.26 Výsledok frekvenčnej analýzy navrhnutého ARC filtru založený na DDA	87
Obrázok 6.27 Teplotne - striedavá AC analýza ARC filtru založený na DDA	88

ZOZNAM TABULIEK

Tabuľka 1 Tabuľka s navrhnutými rozmermi pomeru W/L tranzistorov.....	67
Tabuľka 2 Tabuľka s hodnotami použitých kondenzátorov	68
Tabuľka 3 Prehľadná tabuľka navrhutej štruktúry DDA	81

ÚVOD


Spracovanie biologických signálov pomocou nositeľných zariadení je užitočné pre systémy v zdravotníctve. Avšak snímanie biologických signálov je celkom náročný výskum. Biologické signály majú veľmi malú amplitúdu a nízke frekvencie, preto musí analógový návrh spĺňať prísne výkonové parametre. Preto je tento dokument vypracovaný na základe analógového návrhu, ktorý je poskytnutý pre biomedicínske účely.

V teoretickom úvode sú rozoberané jednotlivé kapitoly, ktorých podstata je založená na návrhu analógového systému pomocou technológie CMOS. Súčasne sú rozoberané konvenčné a nekonvenčné techniky, ktoré sú vhodné pre nízkonapäťové a nízkovýkonové aplikácie. Taktiež sa vyhodnocuje rozdiel medzi konvenčnými metódami triedy A, a nekonvenčnými metódami triedy AB. Ďalej sa analyzuje celkový návrh a zaoberanie sa diferenciálnym diferenčným zosilňovačom DDA. Práve na bloku DDA je postavená celá práca, určená pre biologické signály. Celkovo sa v praktickej časti popisuje spôsob realizácie návrhu DDA. Popisuje sa akými technikami je realizovaná navrhnutá štruktúra DDA. Taktiež je uvedený popis návrhu, ktorý čitateľovi objasňuje situáciu návrhu. Cieľom práce bolo dosiahnuť spotrebu návrhu DDA pod 100 nW s tranzitným kmitočtom 10 kHt. Pretože je práca zameraná na nízkom napájaní boli použité techniky a metódy, ktoré sa uprednostňujú pri takomto návrhu. Analyzovanie systému navrhnutej štruktúry bolo vykonané pomocou simulačných programov ako je napríklad LTspice. V práci bola navrhnutá štruktúra DDA overená v aplikáciách v podobe filtra. Boli navrhnuté dva typy filtrov. Prvým bol filter s topológiou Sallen Key dolnej priepuste 6. radu a druhým bol aktívny RC filter typu dolná priepust, horná priepust a pásmová priepust 2. radu. V práci sa teda uvádza navrhnutá štruktúra DDA, kde je zameranie pre biologické signály dosiahnuté stanovenou tranzitnou frekvenciou zapojenia 10 kHz, kde sa zohľadnila technika viac vstupového MOS tranzistoru riadený substrátom MIBD. Výsledný návrh DDA spotrebuje 90 nW pri symetrickým napájaním ± 200 mV a predpätom prúde 40 nA.

Práca je členená na 6 kapitol. V prvej kapitole sa pojednáva o biologických signáloch a sú predstavené ich vlastnosti, čo predurčuje návrh štruktúry DDA. V druhej kapitole sú uvedené konvenčné a nekonvenčné techniky MOS tranzistorov. V tretej sa uvádza prístup k návrhu diferenciálneho konvenčného a nekonvenčného stupňa. V štvrtej kapitole sa uvádza samotný návrh dvojstupňového zosilňovača. Piata kapitola je určená pre DDA a v šiesta kapitola je praktická časť práce.

1. ÚVOD DO PROBLEMATIKY

V zdravotníctve sa za poslednú dekádu rozšírila potrebná oblasť navrhovania integrovaných obvodov, založené na vlastnostiach biologických signálov. Signály biologického potenciálu, ako sú elektrokardiogramy [EKG], elektroneurogramy [ENG], elektromyogramy [EMG], elektroencefalogramy [EEG], potenciály miestneho poľa [LFP] a *spikujúce neuróny*, sú nízko frekvenčné a nízko amplitúdové ako je uvedené na obrázku č.1.1. Uvedené biologické signály sa monitorujú a vyhodnocujú pre diagnostiku niekoľkých rôznych defektov alebo môžu prispieť k vyliečeniu, alebo dokonca zabezpečiť prevenciu voči vážnym chorobám. V súčasnosti je trend dlhodobo monitorovať stav pacienta, vďaka atraktívnym domácim telemonitorovacím systémom, ktoré umožňujú pacientovi voľnosť a umožňujú dostatočnú mobilitu v každodennej práci. [1] [2]




Obrázok 1.1 Obsah aproximácie frekvencie a amplitúdy špecifických biologických signálov [1]

Systémy, spracovávajúce biologické signály, dokážu byť prenosné alebo nositeľne zariadenia, alebo dokonca implantovateľné zariadenia. Dlhšia životnosť batérií, malé rozmery a nízka hmotnosť batérií je nevyhnutnou požiadavkou v zariadení. Nový trend v dizajne moderných, implantovateľných alebo prenosných biomedicínskych prístrojov, je práve miniaturizácia a prenosnosť pre dlhodobé monitorovanie. Kľúčovými parametrami pre biomedicínsku elektroniku sú: nízka spotreba energie, nízke napájacie napätie. Tieto parametre robia z biomedicínskych aplikácií ďalší hlavný míľnik analógových integrovaných obvodov s nízkou spotrebou. [3] [4]

Najčastejšie pozorované biopotenciály používané pri diagnózach je možné sledovať pomocou elektród umiestnených na povrchu kože, na obrázku č.1.1 sú to biopotenciály EEG, EKG a EMG, alebo vnútorne pomocou špeciálnych elektród, na obrázku č.1.1 sú to biopotenciály LFP, spikujúce neuróny a vnútorný EMG. [4]

Bloková schéma systému pre získanie a spracovanie biologického signálu prenosného, nositeľného zariadenia je znázornená na obrázku č.1.2. Popis individuálnych blokov systému uvedeného na obrázku č.1.2 sa nachádza pod obrázkom. [5]



Obrázok 1.2 Blokový koncept diagramu prenosného systému pre získanie a spracovanie biologických signálov [5]

Z obrázka č.1.2 majú jednotlivé bloky nasledujúce významy: [5] [6]

- snímač (elektroda, menič): blok použitý pre konvertovanie meraného biologického signálu ako tlak, teplota, tep a pod. na elektrický signál
- zosilnenie a filtrácia signálu: do tohto bloku sa radia, hlavne zosilňovače usmerňovače a filtre, ktoré vytvárajú prístrojový zosilňovač (IA), býva súčasťou v tomto bloku aj predzosilňovač
- A/D prevodník: blok využíva zmiešané signály a obsahuje analógovú aj digitálnu časť, v ktorej sa konvertuje analógový biosignál na digitálny biosignál, digitalizácia signálu pomocou vzorkovania
- spracovanie a analýza signálu: blok, v ktorom sa analyzuje spracovaný signál v časovej oblasti a hromadí digitálne informácie
- výstup a záznam (grafický, digitálny): blok, ktorý dočasne zobrazuje na obrazovke spracovaný biosignál alebo trvalo ukladá biosignál na pamäťové médium (prenosné), optické (CD, DVD) alebo do centrálnej databázy (počítačová sieť), kde patrí nemocničný informačný systém a ambulantný informačný systém

V úvode je možné teda konštatovať, že mikroelektronické obvody s nízkou spotrebou energie sú základnými požiadavkami pre navrhovanie a vývoj prenosných, nositeľných a implantovateľných lekárskeho prístrojov. Dosiachnutie nízkonapäťovej (LV) nízkovýkonovej (LP) prevádzky sa dosiahne buď *technológiami*, *dizajnovými technikami* alebo *metódami*. Mimo iného, sa môže dosiahnuť LV a LP prevádzka aj vhodnými variáciami dizajnových techník s metódami pri danej technológii. V nasledujúcich kapitolách sú uvedené vybrané konvenčné a nekonvenčné prevádzky dizajnových techník spolu s vybranými konvenčnými, a nekonvenčnými metódami. [6] [7]


2. TECHNIKY PRE LV A LP DIZAJN

2.1 Konvenčný MOS tranzistor

MOS tranzistory [MOST] sú dominantné v oblasti digitálnych integrovaných obvodov, pretože umožňujú vysokú hustotu a nízky stratový výkon. [8] Symbol MOST s n – typom vodivým kanálom [NMOST] je znázornený na obrázku č.2.1 a) a prierez NMOST je zobrazený na obrázku č.2.1 b). Oblasť zdroj, ktorý je označovaný písmenom S [Source] a odtok, ktorý je označovaný písmenom D [Drain], sú silno dotované n^+ – typu vytvárané v substráte, ktorý je označovaný písmenom B [Bulk], ktorý je p – typu. Tenká vrstva oxidu kremíka – SiO_2 je vytvorená medzi substrátom a hradlom, kde hradlo je označené písmenom G [Gate]. Hradlo G je v podstate polykrystal kremíka – *poly Si*, tak, že siaha medzi oblasti S a D . Napätím U_{GS} sa riadi vodivosť pod hradlom G a riadi teda prúd I_D medzi oblasťami S a D . Takýmto riadením sa zaisťuje v analógových obvodoch jeden z dôležitých parametrov ako je zisk. Typ vzniknutej vodivosti pod G je identický s vodivosťou terminálov S a D . Za predpokladu nulového potenciálu na termináloch S , D a B , a pozitívneho potenciálu na termináli G , sa akumuluje negatívny náboj v substráte. Pri zvyšovaní pozitívneho potenciálu na termináli G dochádza k nevyváženiu nábojov medzi G a substrátom, čím sa vytvorí inverzná vrstva pri rozhraní hradlo – substrát z minoritných nosičov v substráte. Inverzná vrstva sa volá podľa vodivosti n – kanál pre NMOST resp. p – kanál pre PMOST. Okolo oblastí S a D je bez inverznej vrstvy depletičná oblasť. Náboj na jednotku plochy v depletičnej oblasti je: [9] [10] [11] [12]

$$Q_{do} = \sqrt{2qN_A\epsilon\phi} \quad (2.1)$$

kde q je elementárny náboj, N_A symbolizuje koncentráciu dopingu v substráte s jednotkou cm^{-3} , ϵ symbolizuje súčin $\epsilon = \epsilon_0\epsilon_r$, kde ϵ_0 je permitivita vákua a ϵ_r je permitivita kremíka. Hodnota $\epsilon_r(Si)$ pri teplote 300 K a frekvencií 1 kHz je približne 11,68. [13] Parameter ϕ je potenciál v depletičnej vrstve pri oxide kremíka. [12]



Obrázok 2.1 a) Symbol NMOST a b) Prierez typického NMOST [14]

Fenomén, kedy inverzná vrstva vzniká, nastáva, keď povrchový potenciál v substráte dosiahne 2 – násobnú hodnotu Fermiho hladiny, kde Fermiho hladina je daná: [15]

$$\phi_f = \frac{kT}{q} \ln \left[\frac{N_A}{n_i} \right] \quad (2.2)$$

kde k je Boltzmanová konštanta, T je teplota v K, a n_i intrinsická koncentrácia nosičov náboja.

Keď sa zvýši potenciál U_{GS} nad 2 – násobnú hodnotu Fermiho hladiny, šírka depletičnej vrstvy sa už nemení a rastie vodivosť kanálu priamo pod oxidom kremíka. Za prítomnosti inverznej vrstvy bez potenciálu na terminále B , je objemový náboj v depletičnej oblasti rovný: [15]

$$Q_{b0} = \sqrt{2qN_A\epsilon}2\phi_f \quad (2.3)$$

Konkrétne napätie U_{GS} , pri ktorom vzniká inverzná vrstva, sa nazýva prahové napätie, označované U_{Th} . Vypočíta sa z niekoľkých mechanizmov, a jeho výsledný tvar má po úpravách podobu: [15]

$$U_{Th} = U_{Th0} + \gamma \left[\sqrt{2\phi_f + U_{BS}} - \sqrt{2\phi_f} \right] \quad (2.4)$$

kde U_{Th0} zastupuje rozdiel prác medzi hradlom a kremíkovým substrátom, resp. kontakt kov – polovodič. Napätie U_{BS} , je potenciál medzi štvrtým vývodom B a S . Ak je $U_{BS} = 0 V$, potom je prahovým napätím práve počiatočné napätie, teda $U_{Th} = U_{Th0}$. Parameter γ je daný: [15]

$$\gamma = \frac{1}{C_{ox}} \sqrt{2qN_A\epsilon} \quad (2.5)$$

kde C_{ox} zastupuje oxidovú kapacitu na jednotku plochy a je daná vzťahom: [15]

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \quad (2.6)$$

kde ϵ_{ox} je súčin $\epsilon_{ox} = \epsilon_0\epsilon_r$, pričom ϵ_r je relatívna permitivita oxidu kremíka a t_{ox} je hrúbkou oxidovej vrstvy. Hodnota $\epsilon_r(SiO_2)$, pri teplote 300 K a frekvencií 1 kHz, je približne 3,9. [13] [15]

Zvyčajne sa typická hodnota prahového napätia pohybuje okolo 0,3 V až 1,5 V. Pre dôkladné nastavenie prahového napätia, sa používa implantácia dopingov p – typu do vodivého kanálu. Tým, že je priložený kladný potenciál na G , ktorý spĺňa podmienku vzniku inverznej vrstvy, teda $U_{GS} > U_{Th}$, je určená vodivosť kanálu len vertikálnym elektrickým poľom, čo znamená, že $I_D = 0 A$, ale iba za predpokladu, že potenciál $U_{DS} = 0 V$. Ak $U_{DS} > 0 V$, potom týmto horizontálnym elektrickým poľom vzniká prúd $I_D > 0 A$. Prúd I_D preteká medzi D a S v smere od D do S . [15]

Pretože je priložený kladný potenciál na G , ktorý spĺňa podmienku vzniku inverznej vrstvy, teda $U_{GS} > U_{Th}$, je určená vodivosť kanálu len vertikálnym elektrickým poľom, čo znamená, že $I_D = 0 A$, ale iba za predpokladu, že potenciál $U_{DS} = 0 V$. Ak $U_{DS} > 0 V$, potom týmto horizontálnym elektrickým poľom vzniká prúd $I_D > 0 A$. Prúd I_D preteká medzi D a S v smere od D do S . [15]

Zvýšením kladného potenciálu pri D , sa zvýši aj depletičná oblasť pri tejto oblasti. Pre výpočet prúdu I_D sa musí zohľadniť šírka kanálu, označovaná písmenom w [Width], dĺžka kanálu, označovaná písmenom l [Lenght], plošný náboj kanálu,

označovaný Q_i a driftová rýchlosť elektrónov v_d v kanálu. Výsledný upravený tvar prúdu I_D má tvar: [16]

$$\int_0^l I_D dy \Rightarrow I_D = \frac{k_n w}{2 l} [2(U_{GS} - U_{Th})U_{DS} - U_{DS}^2] \quad (2.7)$$

kde w je šírka kanálu, l dĺžka kanálu, U_{DS} je potenciál medzi D a S a parameter k_n sa nazýva *transkonduktančný parameter*, ktorý je závislý na technológii. Parameter k_n je pre NMOST a k_p pre PMOST. Transkonduktančný parameter má tvar: [16]

$$k_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}} \quad (2.8)$$

kde μ_n je pohyblivosť elektrónov vo vodivom kanálu n – typu.

2.1.1 MOS tranzistor v silnej inverzii

Z rovnice 2.7 vyplýva, že ak $2(U_{GS} - U_{Th}) \gg U_{DS}$, je prúd I_D aproximačne úmerné potenciálu U_{DS} . Navyše, rovnica 2.7 popisuje výstupné charakteristiky MOST, ktoré sú na obrázku č.2.2, pre NMOST. Tým, že sa blíži potenciál U_{DS} k hodnote potenciálu $(U_{GS} - U_{Th})$, sa zužuje vodivý kanál pri oblasti D a plošný náboj Q_i , pri tejto oblasti, sa blíži k nule. Keď $U_{DS} > (U_{GS} - U_{Th})$, nastáva fenomén odštipnutia [*Pinch – off*], pri ktorom kanál už nie je spojený s oblasťou D . Pomocou 2. KZ je pri tomto fenoméne $U_{GD} < U_{Th}$. Od tejto definície je potenciál kanálu rovný práve výrazu $(U_{GS} - U_{Th})$, to znamená, že nie je závislý na potenciáli U_{DS} a prúd I_D , vyjadrený v rovnici 2.7, nie je správny. Správny tvar prúdu I_D nezávislý od U_{DS} má tvar: [16]

$$I_D = \frac{k_n w}{2 l} (U_{GS} - U_{Th})^2 \quad (2.9)$$

V praxi sa stáva, že prúd I_D je závislý na U_{DS} aj napriek fenoménu odštipnutia oblasti D od vodivého kanálu. Vodivý kanál má efektívnu dĺžku v tomto fenoméne vďaka U_{DS} , táto zmena dĺžky sa volá modulácia dĺžky kanálu [*Channel – lenght – modulation*]. Tieto závislosti je nutné zvážiť pri rovnici 2.9. Výsledný prúd I_D pri efektívnej dĺžke kanálu je teda: [16]

$$\frac{\partial I_D}{\partial U_{DS}} \Rightarrow I_D = \frac{k_n w}{2 l} (U_{GS} - U_{Th})^2 (1 + \lambda U_{DS}) \quad (2.10)$$


kde parameter λ charakterizuje efektívnu dĺžku kanálu. Tento parameter je v podstate prevrátenou hodnotou Earlyho napätia MOST, teda platí: [16]

$$\lambda = \frac{1}{U_E} \quad (2.11)$$

kde U_E je práve Earlyho napätie. Parameter λ je navyše aproximačne rovný: [16]

$$\lambda \approx \frac{10^{-7}}{\sqrt{N_A} l} \quad (2.12)$$

V skutočnosti sa saturačný režim používa častejšie ako výraz odštipnutie. V saturačnom režime sa stáva z MOST prúdový zdroj. Teda, keď je MOST v saturácii, jeho $U_{DS} > (U_{GS} - U_{Th})$ a zas naopak, keď $U_{DS} < (U_{GS} - U_{Th})$ tak je MOST v lineárnom, triódovom režime, za predpokladu $U_{GS} > U_{Th}$. Pre PMOST sú všetky polarity napätí a prúdov obrátené. Je zrejme, že sa stáva MOST v lineárnej oblasti riadeným odporom. [17]



Obrázok 2.2 Výstupná charakteristika NMOST [14]

Typickým označením pre výraz $(U_{GS} - U_{Th})$ je nadprahové napätie [*Overdrive voltage*]. Pomocou rovnice 2.9 je možné definovať nadprahové napätie ako: [17]

$$U_{ov} = U_{GS} - U_{Th} = \sqrt{\frac{2I_D}{k_n(w/l)}} \quad (2.13)$$

kde U_{ov} je práve nadprahové napätie. Toto napätie závisí na prúde I_D a nezávisí od potenciálu U_{BS} .

Transkonduktancia g_m využívaná v malosignálových modeloch s predpokladom fungovania v saturačnej oblasti je daná: [18]

$$g_m = \frac{\partial I_D}{\partial U_{GS}} = k_n \frac{w}{l} (U_{GS} - U_{Th})(1 + \lambda U_{DS}) \quad (2.14)$$

kde predpokladaním $\lambda U_{DS} \ll 1$, sa výpočet zjednoduší a rovnica 2.14, má tvar: [18]

$$g_m = k_n \frac{w}{l} (U_{GS} - U_{Th}) = \sqrt{2k_n \frac{w}{l} I_D} \quad (2.15)$$

Rozhodujúci faktor pomeru transkonduktancie g_m k prúde I_D sa faktor vypočíta za pomoci rovníc 2.9 a 2.15 a dostáva tvar: [18]

$$\frac{g_m}{I_D} = \frac{2}{U_{GS} - U_{Th}} = \frac{2}{U_{ov}} \quad (2.16)$$

kde pre vysoko kvalitné analógové zariadenia, sa predpokladá tento pomer veľmi nízky. Inými slovami, čím menší bude pomer, tým bude vyššia kvalita navrhnutého dizajnu. V malosignálovom modeli sa navyše vyskytujú parazitné kapacity, ktoré predurčujú tranzitný kmitočet svojimi hodnotami. V saturačnom režime má kapacita medzi G a S po úpravách tvar: [18]

$$C_{gs} = \frac{\partial Q_T}{\partial U_{GS}} = \frac{2}{3} w l C_{ox} \quad (2.17)$$

kde Q_T je totálny náboj uložený v kanálu a má tvar: [18]

$$Q_T = \frac{2}{3} w l C_{ox} (U_{GS} - U_{Th}) \quad (2.18)$$

Pri saturačnom režime je kapacita $C_{gd} = 0 F$, čo je v súlade s rovnicou 2.9 a fenoménom odštipnutia. [18]

Vo frekvenčnej oblasti je dôležitým parametrom, spomínaný tranzitný kmitočet f_T , kedy je na vstup MOST resp. na hradlo G privedený striedavý signál. Potom je vysokofrekvenčné správanie riadené parazitnými kapacitami MOST, čo spôsobuje, že cez hradlo G tečie prúd riadený vysokými frekvenciami. Tento kmitočet je vyjadrený ako: [19]

$$f_T = \frac{1}{2\pi} \frac{g_m}{C_{gs} + C_{gb} + C_{gd}} \quad (2.19)$$

kde C_{gb} je kapacita medzi hradlom G a substrátom B . Kapacita C_{gs} je popísaná v rovnici 2.17 a pre C_{gd} sa teoretický uvažuje nulová hodnota. Transkonduktancia g_m je popísaná v rovnici 2.15.

2.1.2 MOS tranzistor v slabej inverzii

Dôležitou oblasťou pre nízkonapäťový návrh je využitie MOST v slabej inverzii [*Weak inversion*]. MOST v slabej inverzii sa radí medzi techniky, ktoré sú vhodné pre LV a LP návrh. Oproti doterajším znalostiam o MOST, ktoré pracujú v silnej inverzii [*Strong inversion*] je rozdiel v tom, že nie je splnená podmienka $U_{GS} > U_{Th}$. Napätie U_{GS} je ale dostatočne veľké na to, aby vytvorilo depletičnú oblasť pri povrchu kremíka. Náboj kanála je omnoho menší ako náboj v depletičnej vrstve. V slabej inverzii je rozdiel povrchového potenciálu $\Delta\psi_s$ riadený rozdielom potenciálu ΔU_{GS} , cez delič napätia medzi oxidovou kapacitou C_{ox} a kapacitou depletičnej oblasti C_{js} , a je vyjadrený: [20] [21]

$$\frac{\Delta\psi_s}{\Delta U_{GS}} = \frac{C_{ox}}{C_{ox} + C_{js}} = \frac{1}{1 + \chi} = \frac{1}{n} \quad (2.20)$$

kde $\chi = C_{js}/C_{ox}$ a $n = (1 + \chi)$. Prúd I_D v slabej inverzii má konečný tvar po substitúciách a úpravách: [21]

$$I_D = \frac{w}{l} I_t \exp\left(\frac{U_{GS} - U_{Th}}{nU_T}\right) \left[1 - \exp\left(-\frac{U_{DS}}{U_T}\right)\right] \quad (2.21)$$

kde U_T je teplotné napätie dané $U_T = kT/q$ a parameter I_t je prúd daný technologicky. Prúd I_D je takmer konštantný pri hodnote $U_{DS} > 3U_T$, čo je vyjadrené posledným členom v rovnici 2.21 a znázornené na obrázku č.2.3. Minimálne U_{DS} požadované k prevádzke tranzistora a fungovania v režime prúdového zdroja v slabej inverzii je nezávislé od nadprahového napätia U_{ov} . [21]

Ako bolo spomenuté, hlavné použitie tranzistorov pracujúcich v slabej inverzii je v aplikáciách s veľmi nízkym napätím a pri relatívne nízkych frekvenciách. Výpočet transkonduktancie g_m v slabej inverzii má tvar: [22]


$$g_m = \frac{I_D}{nU_T} = \frac{I_D}{U_T} \frac{C_{ox}}{C_{ox} + C_{js}} \quad (2.22)$$

kde pomer transkonduktancie g_m k prúdu I_D ako v prípade rovnice 2.16 má pomer tvar v slabej inverzii: [22]

$$\frac{g_m}{I_D} = \frac{1}{nU_T} = \frac{1}{U_T} \frac{C_{ox}}{C_{ox} + C_{js}} \quad (2.23)$$

a rovnica 2.23 hovorí, že je nezávislá na nadprahovom napätí U_{ov} . Prepojením rovnice 2.16 s rovnicou 2.23 sa získa vzťah medzi silnou a slabou inverziou, ktorý má tvar: [22]

$$U_{ov} = U_{GS} - U_{Th} = 2nU_T \quad (2.24)$$




Obrázok 2.3 Výstupná charakteristika NMOST v slabej inverzii [14]

Medzi slabou a silnou inverziou sa nachádza ešte stredná inverzia. Pre slabú inverziu platí $(U_{GS} - U_{Th}) \leq 0$ s hornou hranicou $(U_{GS} - U_{Th}) = 0$, kedy platia vzťahy 2.21 a 2.22. Pre silnú inverziu platí $(U_{GS} - U_{Th}) \geq 2nU_T$, kedy platia vzťahy 2.9 a 2.15. Grafické vyjadrenie zmeny medzi slabou a silnou inverziou je na obrázku č.2.4. [22]

Rovnica 2.19 platí teda pre silnú inverziu a pre slabú inverziu sú kapacity $C_{gs} \cong C_{gd} \cong 0$. Výsledná tranzitná frekvencia f_T má po výsledných úpravách tvar: [23]


$$f_T = \frac{1}{2\pi} \frac{I_D}{U_T} \frac{1}{wlC_{js}} \quad (2.25)$$



Obrázok 2.4 Rozdiel medzi slabou a silnou inverziou MOST [14]


2.2 Nekonvenčný BD – MOS tranzistor

MOS tranzistor riadený B – terminálom [BD - MOST], využíva všetky vývody MOST. Vo väčšine prípadoch, býva práve B – terminál zanedbaný a býva pripojený k S – terminálu, alebo býva pripojený na pozitívne/negatívne napájacie napätie resp. pre PMOST/NMOST. Pre demonštráciu BD – NMOST, budeme uvažovať zapojenie so spoločným S – terminálom, teda v zapojení ako zosilňovač, ktorý je zobrazený na obrázku č.2.5 b). Na obrázku č.2.5 a) je zobrazený konvenčný GD – NMOST, ktorý je riadený G – terminálom, za účelom porovnania s BD – NMOST. [24]



Obrázok 2.5 Zapojenie zosilňovača: a) GD – NMOST, b) BD – NMOST [25]


Existujú rôzne variácie technológie CMOS ako n – well, p – well, $twin$ – well a $triple$ well. Najčastejšie sa používa buď práve n – well alebo p – well resp. pre PMOST, alebo NMOST. Dôvodom vybranej variácie technológie spočíva v tom, že B – terminál sa používa ako riadiaca elektróda, podobne ako G – terminál, viz. obrázok č.5.3. [24] [25]



Obrázok 2.6 CMOS technológie: a) n – well, b) p – well [25]

B – terminál slúži na zlepšenie výkonu analógových stavebných blokov najmä z hľadiska dosiahnuteľného zisku a linearity. Z obrázku č.2.5 b) je patrné, že musíme aplikovať správnu hodnotu U_{bias} , aby sa vytvorila inverzná vrstva pod hradlovým oxidom a bol tak tranzistor vodivý (vzťah 2.4), pričom platí, $U_{bias} = U_{GS}$. Na rozdiel od GD – NMOST, kedy platí $U_{in} = U_{GS}$, je vstupný signál pri BD – NMOST aplikovaný práve na B – terminál a platí, $U_{in} = U_{BS}$. BD – NMOST pripomína svojou funkčnosťou J – FET, kedy sa moduluje šírka vodivého kanálu napätiami U_{in} a U_{bias} . Závislosť prúdu


$I_{D,GD} = f(U_{GS})$, tranzistora M_{GD} , z obrázka č.2.5 a), je uvedená na obrázku č.2.7. Rovnako je na obrázku č.2.7 zobrazená závislosť prúdu $I_{D,BD} = f(U_{BS})$, tranzistora M_{BD} , z obrázka č.2.5 b). [25] [26]



Obrázok 2.7 Závislosť prúdu: $I_{D,GD} = f(U_{GS})$ pre GD - NMOST, $I_{D,BD} = f(U_{BS})$, pre BD - NMOST [26]

Obrázok č.2.7 zobrazuje závislosti prúdu I_D pre variácie pomeru W/L . Navyše je evidentné, že vodivosť GD - NMOST začína, až keď $U_{in} \geq U_{Th}$, pričom $U_{Th} \approx 400 \text{ mV}$, ako môžeme vidieť na obrázku č.2.7. BD - NMOST má oproti GD - NMOST, predpätý [bias] G - terminál, a prahové napätie U_{Th} má zo signálovej cesty odstránené. Navyše, BD - NMOST operuje pod negatívnym, nulovým a trochu pozitívnym, vstupným napätím, U_{in} . Obdobne platí funkčnosť aj pre BD - PMOST, ktorý dokáže pracovať pri pozitívnom, nulovom a trochu negatívnom, vstupnom napätí, U_{in} . Preto je BD - MOST vhodný pre rail - to - rail aplikácie. Avšak, operačný rozsah BD - MOST je limitovaný práve PN prechodom, medzi S - terminálom a B - terminálom. Z tohto dôvodu, nemôže byť na B - terminál, privedený vyšší potenciál, ako je potenciál pre otvorenie PN - prechodu medzi oblasťami B - S. Ak by sa dostal potenciál, na B - terminál, vyšší ako je potenciál pre otvorenie PN prechodu, vstupná impedancia by klesla a prúd tranzistorom by pretekal práve substrátom, alebo B - terminálom. Tieto vlastnosti by viedli k zablokovaniu MOST a jeho poškodením. Pre tieto dôvody, je BD - MOST vhodný pre LV a LP návrh a aplikácie. [26] [27]

Na obrázku č.2.8 a), je zobrazený malosignálový model GD - NMOST ako zosilňovač, resp. obrázok č.2.5 a), a na obrázku č.2.8 b), je zobrazený malosignálový model BD - NMOST ako zosilňovač, resp. z obrázok č.2.5 b). [28] [29]



Obrázok 2.8 Malosignálový model: a) GD - NMOST, b) BD - NMOST [29]

Transkonduktancia, GD - MOST, je odvodená pre silnú inverziu vo vzťahu 2.15 a pre slabú inverziu vo vzťahu 2.22.

Transkonduktancia substrátu, resp. B – oblasti, BD – MOST, je daná: [28] [29]

$$g_{mb} = \frac{\gamma}{2\sqrt{|2\phi_f - U_{BS}|}} g_m = \frac{C_{BC}}{C_{GC}} g_m \approx (0,2 \rightarrow 0,4) g_m \quad (2.26)$$

kde γ je uvedená vo vzťahu 2.5, ϕ_f je Fermiho hladina, U_{BS} je potenciál medzi oblasťami B – S, C_{BC} je celková kapacita kanál – B – terminál a C_{GC} je celková kapacita kanál – G – terminál. Je zrejmé, že je transkonduktancia g_{mb} menšia ako transkonduktancia g_m , čo je nevýhoda BD -MOST. Avšak, v mnohých aplikáciách ako biomedicínska aplikácia, je menšia transkonduktancia g_{mb} atraktívna. V praxi to bývajú $G_m - C$ filtre, kde sú póly systému založené práve na pomere g_m/C . Tieto póly musia mať veľmi nízku hodnotu v biomedicínskych aplikáciách, pretože frekvencie biosignálov sú malé. V týchto filtroch, je možné dosiahnuť nízkej hodnoty pólu zvýšením kapacity C alebo znížením transkonduktancie g_m . Zníženie transkonduktancie, sa javí ako viac praktická voľba, pretože zvýšením kapacity C , sa zvýši veľkosť čipu. Z obrázka č.2.7 je možné pozorovať, že zvýšením pomere W/L , sa dosahuje vyššej hodnoty transkonduktancie g_{mb} . [28] [29] [30] [31]

GD – MOST a BD – MOST majú identickú výstupnú vodivosť, resp. rezistenciu r_o :

$$r_o = \frac{1}{g_{ds}} = \frac{1}{\lambda I_{Dsat}} \quad (2.27)$$


kde λ je uvedená vo vzťahu 2.11 resp. 2.12 a g_{ds} je výstupná vodivosť MOST. [32]

Pre určenie frekvenčného výkonu MOST, je nutné vypočítať tranzitný kmitočet f_T . Tranzitný kmitočet je definovaný v tomto prípade, ako frekvencia, pri ktorej klesne prúdový zisk na hodnotu 1. K vypočítaniu tranzitného kmitočtu, uvažujme striedavý obvod ako je na obrázku č.2.9 a) a jeho ekvivalent na obrázku č.2.9 b), kde kapacity majú rovnaký význam ako pri vzťahu 2.19. Malosignálový, vstupný prúd i_{in} , je daný: [32]

$$i_{in}(s) = s(C_{bs} + C_{bd} + C_{bsub})u_{bs} \quad (2.28)$$

a zanedbaním prúdu cez kapacitu C_{bd} , je malosignálový, výstupný prúd, i_{out} , aproximačne daný: [32]

$$i_{out}(s) \approx g_{mb}u_{bs} \quad (2.29)$$



Obrázok 2.9 Obvod pre zistenie tranzitného kmitočtu BD - NMOST: a) striedavá AC schéma, b) malosignálový ekvivalent

Zo vzťahu 2.28 a 2.29 sa vypočíta aproximačne prúdový zisk ako:

$$K_i(s) = \frac{i_{out}}{i_{in}} \approx \frac{g_{mb}}{s(C_{bs} + C_{bd} + C_{bsub})} \quad (2.30)$$

kde pomocou *Laplaceovej transformácie* dosadíme za s : $s = j\omega$, pre nájdenie tranzitného kmitočtu. Potom nechajme rovnicu prepísať na tvar:

$$K_i(j\omega) = \frac{i_{out}}{i_{in}} \approx \frac{g_{mb}}{j\omega(C_{bs} + C_{bd} + C_{bsub})} \quad (2.31)$$

a prúdový zisk nechajme rovný 1, teda platí: $\frac{i_{out}}{i_{in}} = 1$, potom dostávame tvar pre uhlovú, tranzitnú rýchlosť:

$$\omega_T = \frac{g_{mb}}{(C_{bs} + C_{bd} + C_{bsub})} \quad (2.32)$$

a tranzitný kmitočet BD - MOST, pri predpoklade, $(C_{bs} + C_{bsub}) \gg C_{bd}$, je nasledujúci: [32]

$$f_{T,BD} = \frac{1}{2\pi} \frac{g_{mb}}{(C_{bs} + C_{bsub})} \approx (0,3 \rightarrow 0,5)f_T \quad (2.33)$$

kde f_T je tranzitný kmitočet GD – MOST, kedy pre silnú inverziu platí vzťah 2.19, a pre slabú inverziu vzťah 2.25. Pozorovaním vzťahu 2.33 je jasné, že nevýhodou BD – MOST, je menší tranzitný kmitočet v porovnaní s GD – MOST. [33]

MOST vykazujú tepelný a blikavý šum, resp. $1/f$ šum. Najviac tepelného šumu je generovaného v jeho vodivom kanálu. Pričom $1/f$ šum sa pripisuje kmitavým nosičom z väzieb na rozhraní $Si - SiO_2$. Uvažujme, pre zistenie šumového výkonu GD - NMOST, zapojenie ako je tomu na obrázku č.2.10. V prvom rade, musíme zistiť jeho vstupný šum $\overline{i_{ni}^2}$, ako je tomu na obrázku č.2.10. [33]

Celkový priemerný kvadratický šumový prúd GD -MOST možno vyjadriť:


$$\overline{i_{ni}^2} = \overline{i_{nt}^2} + \overline{i_{n1/f}^2} \quad (2.34)$$

pričom $\overline{i_{nt}^2}$ prezentuje tepelný šum GD – MOST a $\overline{i_{n1/f}^2}$ prezentuje $1/f$ šum GD – MOST. Tepelný šum, $\overline{i_{nt}^2}$ a $1/f$ šum, $\overline{i_{n1/f}^2}$, môžeme definovať ako: [33]

$$\overline{i_{nt}^2} = 4kT\alpha g_m \quad (2.35)$$

$$\overline{i_{n1/f}^2} = \frac{K_f}{C_{ox}WLf} g_m^2 \quad (2.36)$$

kde α je upravujúci parameter, ktorý je rovný $2/3$, pre MOST, s dlhými vodivými kanálmi, a $8/3$ až $10/3$, pre MOST, s krátkymi vodivými kanálmi. K_f prezentuje konštantu $1/f$ šumu a ostatné symboly sú uvedené vyššie. [33]



Obrázok 2.10 Šumový model MOST

Dosadením vzťahu 2.35 a 2.36, do 2.34, dostávame celkový, vstupný, šumový, generovaný prúd $\overline{i_{ni}^2}$: [33]

$$\overline{i_{ni}^2} = \overline{i_{nt}^2} + \overline{i_{n1/f}^2} = 4kT\alpha g_m + \frac{K_f}{C_{ox}WLf} g_m^2 \quad (2.37)$$

Tento vstupný šumový prúd, môžeme transformovať na samostatný napäťový zdroj v sérii s B – terminálom, aby sme vypočítali, vstupný napäťový šum BD – MOST, $\overline{u_{ni,BD}^2}$. Musíme vydeliť vstupný šumový prúd, kvadratickou transkonduktanciou g_{mb}^2 : [33]

$$\overline{u_{ni,BD}^2} = \frac{\overline{i_{ni}^2}}{g_{mb}^2} = \frac{1}{g_{mb}^2} \left(4kT\alpha g_m + \frac{K_f}{C_{ox}WLf} g_m^2 \right) \quad (2.38)$$

Samozrejme, vstupný napäťový šum GD – MOST, $\overline{u_{ni,GD}^2}$, je daný rovnako: [33]

$$\overline{u_{ni,GD}^2} = \frac{\overline{i_{ni}^2}}{g_m^2} = \frac{4kT\alpha}{g_m} + \frac{K_f}{C_{ox}WLf} \quad (2.39)$$

Zo vzťahu 2.38, je zrejmé, že BD – MOST produkuje vyšší šum ako GD – MOST, pretože $g_m > g_{mb}$. Vstupný šumový prúd BD – MOST je možné zapísať tiež ako: [33]


$$\overline{u_{ni,BD}^2} = \frac{g_m^2}{g_{mb}^2} \frac{\overline{i_{ni}^2}}{g_m^2} = \left(\frac{g_m}{g_{mb}} \right)^2 \overline{u_{ni,GD}^2} \quad (2.40)$$

2.3 Sebestačná kaskóda

Bolo vyvinutých veľa navrhovaných techník, vhodné pre LV a LP návrh, aby vyhoveli potrebám súčasnej dobe prenosným, nositeľným elektronickým zariadeniam. [34]

Sebestačná kaskóda [*Self-cascode*] spočíva v sériovom združení dvoch MOST, kde tranzistor M_D , pripojený k D – terminálu, je väčší, ako tranzistor M_S , ktorý je pripojený k S – terminálu. Jedná sa o vylepšenú verziu zloženej kaskódy [*Folded cascode*]. Sebestačná kaskóda ponúka podobne veľkú výstupnú rezistenciu ako v prípade zloženej kaskódy, pričom výstupné napätie je podobné ako pri jednom MOS tranzistore, teda dosahuje vyšší výstupný výkyv napätia, v porovnaní so zloženou kaskódou. Štruktúra sebestačnej kaskódy je jednoduchšia ako v prípade zloženej kaskódy, navyše je na čipe menšia obsadená plocha, použitím práve sebestačnej kaskódy. Prevádzkové napätie, sebestačnej kaskódy, je redukované oproti zloženej kaskódy, čo dodáva viac na vhodnosti pre LV a LP návrh. [35] [36]

Na obrázku č.2.11 a), je zobrazená sebestačná kaskóda a v b) jej ekvivalent. Obrázok č.2.11 ponúka pohľad na NMOST variáciu sebestačnej kaskódy a slúži pre demonštráciu zohľadnenia funkčnosti. Zabezpečením triódového režimu tranzistora M_S a saturačného režimu tranzistora M_D , sa dosiahne správna funkčnosť kaskódy. Preto môžeme, sebestačnú kaskódu, aproximovať na zapojenie tranzistora s odporovou záťažou, pretože tranzistor M_S , je inými slovami riadený odpor. Je pozoruhodné, že má kompozitná štruktúra, zobrazená na obrázku č.2.11 a), väčšiu efektívnu dĺžku kanála a teda menšiu efektívnu výstupnú vodivosť. [35] [36] [37]



Obrázok 2.11 Sebestačná kaskóda: a) kompozitná štruktúra, b) symbol

Kompozitný tranzistor potrebuje pre svoju správnu činnosť saturačné napätie rovné:

$$U_{DS,sat} = U_{DS,D,sat} + U_{DS,S,sat} \quad (2.41)$$

kde $U_{DS,D,sat}$ je saturačné napätie tranzistora M_D , ktorý pracuje v saturačnej oblasti a $U_{DS,S,sat}$ reprezentuje saturačné napätie tranzistora M_S , ktorý pracuje v triódovom režime. Ak pracujú oba tranzistory, M_S a M_D , v slabej inverzii, potom je minimálne potrebné, saturačné napätie sebestačnej kaskódy, približne $\approx 100 \text{ mV}$.

Je nutné podotknúť, že niektoré staršie publikácie uvádzajú vzťahy výstupnej rezistencie kaskódy so spojenými G a B – terminálmi. V tom prípade je vzťah pre výpočet výstupnej rezistencie nasledovný: [35] [36] [37] [38]

$$r_o = (g_m + g_{mb})r_{o,S}r_{o,D} + r_{o,S} + r_{o,D} \quad (2.42)$$


kde $r_{o,S}$, $r_{o,D}$ je výstupná rezistencia tranzistoru M_S resp. M_D . Vo vzťahu 2.42 môžeme navyše pozorovať, že pri spojení G a B – terminálov, oboch tranzistorov, je vzťah obohatený transkonduktanciou g_{mb} , a tak zvyšuje efektívnu výstupnú rezistenciu. Ak by boli B – terminály, oboch tranzistorov M_S a M_D , pripojené na svoje S – terminály, boli by inými slovami zanedbané, vzťah pre výstupnú rezistenciu je nasledovný: [36] [37] [39]

$$r_o = g_m r_{o,S} r_{o,D} + r_{o,S} + r_{o,D} \quad (2.43)$$

kde vzťah 2.43 je platný pre obrázok č.2.11.

Pretože sa veľkosti zariadení znižujú, výstupná impedancia MOST sa znižuje taktiež, z dôvodu modulácie dĺžky kanála. Pre vysoký zisk potrebujeme vysokú výstupnú impedanciu MOST, ktoré ale MOST s krátkym kanálom nedokážu poskytnúť. Na získanie vysokej výstupnej rezistencie sa používajú kaskódové štruktúry, ktoré sú ale svojím spôsobom zastaralé, a nakoniec, aj nevhodné, pre ultra LV a LP návrh. Sebestačná kaskóda je teda určitým kompromisom medzi kaskódami pri ultra LV a LP návrh, kedy sa teda výstupná rezistencia blíži ku konvenčným kaskódam, pri ultra nízkom, potrebnom napätí. Jej výstupný výkyv je porovnateľný iba s jedným tranzistorom, čo je iba ďalšou výhodou pri návrhu. Nedostatkomb sebestačnej kaskódy je spomínané závislé riadenie odporovej záťaže M_S , ktorá je závislá na vstupnom napätí U_{GS} kompozitného tranzistoru.

Na obrázku č.2.12 je uvedená závislosť sebestačnej kaskódy, na napätí U_{DS} pri konštantnom U_{GS} , pre rôzne pomery m . [36] [37] [39]



Obrázok 2.12 Výstupná rezistencia sebestačnej kaskódy pre $m = 1 - 10$ pri $U_{GS} = 100 \text{ mV}$

Prúd kompozitného tranzistoru, ktorý je znázornený na obrázku č.2.11 b) je:

$$I_{D,SC} = I_{D,S} = I_{D,D} \quad (2.44)$$

kde $I_{D,SC}$ je prúd sebestačnou kaskódou, $I_{D,S}$ a $I_{D,D}$ sú prúdy tranzistoru M_S resp. M_D . Ako môžeme vidieť, prúd sebestačnou kaskódou je rovnaký ako prúd M_S a M_D . Z toho vyplýva, že pri konštantnom U_{GS} , bude transkonduktancia g_m rovnaká pre oba tranzistory M_S a M_D . Napätia sebestačnej kaskódy sú dané: [36] [37] [39]

$$U_{DS,S} = U_{GS,S} - U_{GS,D} \quad (2.45)$$


kde významy veličín sú uvedené vyššie vo vzťahu 2.7.

Pre optimálnu prevádzku sebestačnej kaskódy, je pomer dĺžky kanála tranzistoru M_D , násobkom m , dĺžky kanála tranzistoru M_S . Preto môžeme vyjadriť celkovú efektívnu dĺžku sebestačnej kaskódy, resp. tranzistoru M_{SC} , z obrázka č.2.11 b) ako:

$$L_{SC} = L_D + L_S = (m + 1)L_S \quad (2.46)$$

kde L_{SC} reprezentuje efektívnu dĺžku kanála sebestačnej kaskódy, a L_D , L_S reprezentujú dĺžky kanála M_D , resp. M_S .

Zistilo sa, že výstupná rezistencia sebestačnej kaskódy je úmerná dĺžke L_D tranzistoru M_D . Navyše, ako môžeme vidieť z obrázku č.2.12, saturácia nastáva približne pri $1,5 \text{ M}\Omega$, pri šesť násobnej veľkosti dĺžky L_D , tranzistoru M_D , oproti L_S , resp. M_S . Je nutné poznamenať, že obrázky č.2.12 a 2.13 sú zobrazené pre CMOS technológiu 65 nm , preto sa hodnoty môžu meniť v závislosti na použitej technológii, obrázky slúžia len pre demonštračné účely. [36] [37] [39]



Obrázok 2.13 Závislosť výstupnej rezistencie od celkovej dĺžky

Z obrázka č.2.13 môžeme pozorovať, že sa výstupná rezistencia mení s celkovou dĺžkou kanála. Ako môžeme vidieť, použitím sebestačnej asymetrickej kaskódy, je možné dosiahnuť niekoľko násobnej, výstupnej rezistencie, na rozdiel od konvenčného MOST. Ako môžeme vidieť z obrázka č.2.13, už pri 5 – násobnom pomere dĺžok kanálov, teda celkovej efektívnej dĺžke sebestačnej kaskódy, sa dosahuje obrovskej výstupnej rezistencie v porovnaní s konvenčným MOST. Pri obrázku č.2.13 bolo $U_{GS} = 100 \text{ mV}$ a $U_{DS} = 150 \text{ mV}$, pri použitej CMOS technológii 65 nm . [36] [37] [39]

Je nutné rozlišovať symetrickú a asymetrickú sebestačnú kaskódu. Asymetrická kaskóda používa pomer W/L oboch tranzistorov odlišné, a pri symetrickej sebestačnej kaskóde sú pomery W/L rovnaké, vlastne symetrické.


Existujú pokročilejšie sebestačné kaskódy, ktoré sú založené na LV BD – QFG sebestačnej kaskóde, tiež známe ako super MOST. Tieto techniky sú k dispozícii [40]. Ďalšie techniky, pre vylepšenie výstupnej rezistencie, sú uvedené [41], kde sa používa technika negatívnej vodivosti a technika s kladnou spätnou väzbou respektíve.

2.4 Koncový stupeň triedy A/AB

Tranzistory QFG – MOST umožňujú zníženie energie v analógových obvodoch rôznymi spôsobmi. Koncové stupne triedy AB efektívne využívajú predpätý prúd a poskytujú *rail – to – rail* aplikáciu, je však potrebné dbať na to, aby sa zabránilo nadmernému príspevku riadiacich obvodov triedy AB k šumu zosilňovača. [42] [43] Na jednej strane umožňujú zníženie napájacieho napätia, nastavením signálu spoločného režimu blízko, resp. rovnajúce sa napájaniu. Na druhej strane umožňujú energetickú, efektívnu prevádzku triedy AB. Obrázok č.2.14 a) zobrazuje konvenčný koncový stupeň triedy AB, kde je kľudový prúd nastavený predpätím na uzle A, a posunom úrovne DC zdroja U_{bat} . Za dynamických podmienok, sa zmeny signálu v uzle A prenášajú do uzla B, čo umožňuje, že výstupný prúd nie je obmedzený kľudovým prúdom. Posun DC úrovne bol realizovaný najprv niekoľkými spôsobmi, pomocou MOST v diódovom zapojení alebo pomocou odporov predpätých DC prúdmi.

Tieto prístupy boli však nepraktické, pretože vyžadovali extra kľudovú spotrebu energie, čo viedlo k zvýšeniu napájania. Okrem toho, výsledný kľudový prúd často závisí

od teploty a technologického procesu. Na obrázku č.2.14 b) je znázornené, ako môže QFG – MOST technika, efektívne implementovať plávajúcu batériu. Kľudový prúd je nastavený horným prúdovým zrkadlom, tranzistormi M_B a M_2 , nezávisle od zmien teploty alebo technologického procesu. V dynamickej prevádzke sa kondenzátor nedá rýchlo vybiť, takže umožňuje prenos napätia z uzla A do uzla B. Táto implementácia nevyžaduje ďalšie extra napájanie alebo spotrebu energie, iba obsadenú plochu kondenzátora C_{bat} , a rezistoru R_{large} , pričom obsadená plocha rezistoru je zanedbateľná. [42]



Obrázok 2.14 a) Koncový stupeň triedy AB, b) QFG implementácia [42]

Techniku je možné použiť pre implementáciu sledovačov triedy AB, prúdových zrkadiel, transkonduktorov a zosilňovačov. Keďže odpor R_{large} dosahuje obrovských hodnôt, je preto vhodné implementovať taký veľký odpor ako tranzistor M_R , ktorý pracuje v odpojenom režime, v reverznej – diódovom zapojení, aby nevznikol úbytok napätia na tomto tranzistore M_R . [42] [44] [45] [46]

Na obrázku č.2.15 a) je zobrazený sledovač s konvenčným koncovým stupňom trieda A, v b) je zobrazený sledovač s koncovým stupňom triedy AB využívajúci QFG – MOST techniku a v c) je zobrazený malosignálový striedavý model sledovačov. V prípade zapojenia na obrázku č.2.15 a), je maximálny prúd, ktorý dokáže zapojenie dodávať do záťaže, obmedzený kľudovým prúdom I_B , výstupného stupňa, ktorý obmedzuje kladnú rýchlosť priebehu [*Slew rate*]: [44] [45]

$$SR_+ = \frac{I_{max}}{C_L + C_C} = \frac{I_B}{C_L + C_C} \quad (2.47)$$

kde C_L prezentuje zaťažovací kondenzátor a C_C reprezentuje frekvenčnú *Millerovú kompenzáciu*. Blok A, na obrázku č.1.25, symbolizuje diferenciálny stupeň, teda jednostupňový zosilňovač s jednosmerným ziskom $A = g_{mA}R_A$, kde g_{mA} a R_A sú transkonduktancia a výstupná rezistencia zosilňovača A. Ekvivalentný, malosignálový model sledovača s koncovým stupňom triedy A, je zobrazený na obrázku č.2.15 c), kde $g_{m,out}$ predstavuje transkonduktanciu koncového stupňa, C_{out} je celková kapacita na výstupe a r_{o1} , r_{o2} sú pochopiteľne výstupné rezistencie tranzistorov M_1 resp. M_2 . Pre zapojenie sledovača, z obrázka č.2.15 a), platí: $g_{m,out} = g_{m1}$, $C_X \approx C_{gs1}$ a $C_{out} \approx C_{db1} + C_{db2} + C_L$, kde kapacita C_L reprezentuje zaťažovaciu kapacitu na výstupnom uzle. Negatívna spätná väzba tvorená blokom A, a tranzistorom M_1 , má zisk, A_{ol} , v otvorenej slučke:

$$A_{ol} = g_{mA}R_A g_{m,out}(r_{o1} \parallel r_{o2}) \quad (2.48)$$


čím sa získa zisk, A_{cl} , v uzatvorenej slučke:

$$A_{cl} = \frac{U_{out}}{U_{in}} = \frac{A_{ol}}{1 + A_{ol}} \approx 1 \quad (2.49)$$

Aj kvôli negatívnej spätnej väzbe, je výstupný odpor, R_{out} , veľmi nízky:

$$R_{out} = \frac{1}{g_{mA}R_A g_{m,out}} \quad (2.50)$$

Stabilita spätoväzbovej slučky na obrázku č.2.15 a) sa zvyčajne vynucuje vytvorením dominantného pólu f_{p1} , v uzle X pomocou *Millerovej kompenzácie* kondenzátorom C_C . Často sa používa nulovací rezistor R_C , ako je to znázornené na obrázku č.2.15 a). Nedominantný pól f_{p2} zodpovedá výstupnému uzlu. [44] [45]



Obrázok 2.15 Koncový stupeň sledovača: a) konvenčná trieda A, b) trieda AB využívajúca QFG MOST c) malosignálový model sledovačov

Póly zapojenia sledovača s konvenčným koncovým stupňom triedy A sú:

$$f_{p1} \approx \frac{1}{2\pi R_A g_{m,out} (r_{o1} \parallel r_{o2}) C_C} \quad (2.51)$$

$$f_{p2} \approx \frac{g_{m,out}}{2\pi (C_L + C_C)} \quad (2.52)$$

Navyše, zo vzťahu 2.47 môžeme vidieť, že pre zvýšenie rýchlosti priebehu $[SR]$ sa vyžaduje väčší kľudový prúd, čo vedie ku zvýšeniu spotreby energie, čo je nepraktické pre LV a LP návrh. Je nutné vytknúť zo vzťahu 2.47, že sa predpokladá, že zosilňovač A má dostatočné schopnosti na to, aby ďalej neobmedzoval SR.

Aby sa predišlo tejto nevýhode, môže sa použiť topológia koncového stupňa triedy AB, ako je tomu na obrázku č.2.15 b), ktorá zahrňuje kapacitu C_{bat} medzi uzly X a Y a rezistoru R_{large} , ktorý je uvedený na obrázku č.2.14 b) s popisom pod daným obrázkom. Táto modifikácia robí z G – terminálu tranzistoru M_2 kvázi plávajúcu bránu resp. QFG so zavedeným jednosmerným DC napätím U_B , ale plávajúcou z hľadiska signálu. Za statických podmienok má zapojenie z obrázka č.2.15 b) rovnaké kľudové podmienky ako zapojenie z obrázka č.2.15 a), pretože kapacita C_{bat} nemá žiadny vplyv v kľudových podmienkach a zároveň nedochádza k poklesu napätia na odpore R_{large} , pre jeho obrovskú hodnotu v $G\Omega$. Preto je kľudový prúd I_B vo výstupnej vetve presne riadený,

pretože je výsledkom prúdového zrkadlenia prúdu v M_3 , rovnako ako v prípade na obrázku č.2.15 a). [44] [45] [46]

Ak je to potrebné, kludový prúd by mohol byť veľmi malý, aby sa ušetrila statická energia, pretože neobmedzuje SR pri zapojení na obrázku č.2.15 b). Predpokladajme, že sa zvyšuje vstupné napätie U_{in} . Aby výstupné napätie U_{out} , čo najrýchlejšie presne sledovalo takúto zmenu, musí sa do záťaže C_L priviesť veľký prúd. Tento veľký prúd je možné dodať, pretože zvýšenie vstupného napätia ΔU_{in} , na vstupe, vedie k poklesu $-A\Delta U_{in}$ v uzle X . Kvôli veľkej hodnote odporu R_{large} sa kondenzátor C_{bat} nemôže rýchlo vybitť, preto C_{bat} funguje ako plávajúca batéria, ktorá prevádza tento pokles napätia v uzle X na uzol Y , čím zvyšuje napätie U_{GS2} na tranzistore M_2 , a tým poskytuje požadovaný veľký výstupný prúd. Zároveň pokles napätia v uzle X tiež znižuje prúd tranzistorom M_1 pod kludový prúd I_B , čo tiež prispieva k zvýšeniu výstupného prúdu. Princíp je totožný aj naopak, keď vstupné napätie ΔU_{in} klesá, zvyšuje sa napätie v uzloch X a Y , čím sa znižuje prúd tranzistorom M_2 a zvyšuje sa prúd tranzistorom M_1 . Výsledkom je veľký dodaný prúd do záťaže C_L .

Môžeme zaviesť pre filter typu horná priepust:

$$\frac{U_Y(s)}{U_X(s)} = \alpha \frac{sR_{large}(C_{bat} + C_Y)}{sR_{large}(C_{bat} + C_Y) + 1} \quad (2.53)$$

kde α je daná:

$$\alpha = \frac{C_{bat}}{(C_{bat} + C_Y)} \quad (2.54)$$

pričom C_Y je parazitná kapacita v bode Y . Zo vzťahu 2.54 vyplýva, že C_Y vedie k zoslabeniu α z bodu X na Y , čo určuje minimálnu požadovanú hodnotu pre C_{bat} . Pri kapacite C_Y dominuje kapacita C_{gs2} , tranzistoru M_2 . Hornú dosku kondenzátora C_{bat} je dôležité pripojiť k uzlu Y namiesto spodnej dosky, aby sa minimalizovala kapacita C_Y . Veľký, odporový rezistor resp. tranzistor nemusí mať presnú hodnotu, pokiaľ je dostatočne vysoký na to, aby poskytol medznú frekvenciu $f_{QFG,HP} = \frac{1}{2\pi R_{large}(C_{bat} + C_Y)}$ nižšiu ako minimálna frekvenčná zložka v bode X , ktorá sa má preniesť do uzla Y . Z tohto dôvodu nie sú žiadne zmeny pri vplyve teploty, napätia a technologického procesu ovplyvňujúce hodnotu R_{large} . R_{large} resp. M_R , by mal byť implementovaný s minimálnou veľkosťou, aby neovplyvňoval identické tranzistory. Hodnoty tranzistoru M_R resp. rezistoru R_{large} , by sa mali pohybovať rádovo $1\text{ G}\Omega$ až niekoľko $10\text{ G}\Omega$. Typickými medznými frekvenciami hornej priepuste QFG – MOST sú v rozmedzí od $0,2\text{ Hz}$ do 2 Hz . [44] [45] [46]

Hlavný rozdiel medzi zapojeniami na obrázku č.2.15 a) a b), v prípade malého signálu, je ten, že M_2 je iba predpätý tranzistor v prípade a), ale v prípade b), prispieva ku výstupnej transkonduktancii, preto je malosignálový model zobrazený na obrázku č.2.15 c) rovnaký pre oba koncové stupne. Preto platia vzťahy 2.48 a 2.50 – 2.52, aj pre koncový stupeň triedy AB z obrázka č.2.15 b), ale s rozdielom, že sa výstupná transkonduktancia rovná spolu s kapacitu C_X :

$$g_{m,out} = g_{m1} + \alpha g_{m2} \quad (2.55)$$

$$C_X \approx C_{gs1} + C_{cb} + \frac{C_{bat}C_Y}{C_{bat} + C_Y} \quad (2.56)$$

kde C_{cb} označuje kapacitu spodnej dosky a substrátu kapacity C_{bat} .

Preto technika QFG zvyšuje zisk v otvorenej slučke, znižuje výstupný odpor a frekvenciu dominantného pólu. Pre dostatočne veľkú zaťažovaciu kapacitu C_L ako C_X zo vzťahu 2.52, je frekvencia nedominantného pólu f_{p2} , posunutá na vyššie frekvencie, v obvode na obrázku č.2.15 b), pretože sa výstupná transkonduktancia $g_{m,out}$, zvyšuje viac ako menovateľ. [44] [45]

Ak ide o výkon veľkého signálu, prevádzka triedy AB v zapojení na obrázku č.2.15 b), silno zvyšuje pozitívnu rýchlosť priebehu [SR+]. Približná analýza pomocou vzťahu 2.13, pri kludovej podmienke, je prúd, I_{D2} , tranzistorom M_2 , rovný I_B a:

$$U_{GS2} = U_{GS2}^Q = \sqrt{\frac{2I_B}{\beta_2}} + |U_{Th2}| \quad (2.57)$$

kde U_{Th2} má svoj obyčajný význam s indexom označenia, rovným s indexom tranzistoru a $\beta_2 = \mu_n C_{ox} \left(\frac{W}{L}\right)_2$ je uvedená vo vzťahu 2.8. U_{GS}^Q zo vzťahu 2.57 je označenie pre kludové napätie, práve horným indexom Q . Keď sa použije krokovacie, pozitívne vstupné napätie ΔU_{in} , napätie v uzle Y sa náhle zníži o $-A\Delta U_{in}$, čo vedie k prúdu tranzistorom M_2 , ktorý bude väčší ako I_B : [44] [45]

$$I_{D2} = \frac{\beta_2}{2} (U_{GS2}^Q + A\Delta U_{in} - |U_{Th2}|)^2 = \frac{\beta_2}{2} \left(\sqrt{\frac{2I_B}{\beta_2}} + \alpha A\Delta U_{in} \right)^2 \quad (2.58)$$

Poznamenajme, že zo vzťahu 2.58, prúd tečúci tranzistorom M_2 , nie je limitovaný prúdom I_B , čo je definícia triedy AB. Potom:

$$\Delta U_{in} \gg \frac{1}{\alpha A} \sqrt{\frac{2I_B}{\beta_2}} \quad (2.59)$$


výstupný prúd $I_{out} \approx I_{D2}$ a SR+ sa stáva aproximačne rovné:

$$SR_+ = \frac{\beta_2}{2(C_C + C_L)} \left(\sqrt{\frac{2I_B}{\beta_2}} + \alpha A\Delta U_{in} \right)^2 \quad (2.60)$$

Je nutné podotknúť, že vzťahy platia pre MOST v silnej inverzii. Podľa vzťahu 2.60 je zrejmé, že je SR+, koncového stupňa triedy AB, vyššie ako v prípade konvenčnej triedy A. Ďalšie vlastnosti a novšie techniky pre LV a LP návrh, sú k dispozícii [46] [47]

2.5 Technika preklopeného sledovača napätia

Uvažujme o zosilňovači so spoločným D – terminálom ako je tomu na obrázku č.2.16 a), ktorý sa často používa ako napäťový sledovač. Ak je zanedbaný efekt B – terminálu, obvod sleduje vstupné napätie s posunom úrovne jednosmerného DC prúdu, teda: $U_o = U_i + U_{GS1}$, kde U_{GS1} je napätie medzi G – S – terminálom, tranzistora M_1 . Ak ide o veľkosignálové správanie, tento obvod je schopný pohltiť veľký prúd zo záťaže, ale jeho schopnosť produkcie prúdu je limitovaná predpätým prúdom I_b . Nevýhodou tohto obvodu je, že prúd cez tranzistor M_1 , závisí od výstupného prúdu, takže U_{GS1} nie je konštantné a preto pre odporové záťaže je zosilnenie menšie ako jedna. [48]



Obrázok 2.16 a) konvenčný sledovač napätia, b) preklopený sledovač napätia

Obvod na obrázku č.2.16 b) funguje tiež ako sledovač napätia, kde je prúd tranzistorom M_1 udržiavaný konštantný, nezávislé na výstupnom prúde. Dalo by sa to opísať, ako sledovač s kladnou spätnou väzbou, alebo ako sledovač so spätnou väzbou bočníka. Poznamenajme, že tranzistory M_1 a M_2 , z obrázku č. 2.16 b), tvoria dvojpólovú negatívnu spätnú väzbu, pričom tranzistor M_2 poskytuje spätnú väzbu bočníka. Zanedbaním efektu krátkeho kanálu a B – terminálu, U_{GS1} sa udržiava konštantné a zisk napätia je rovný jednej. Na rozdiel od konvenčného sledovača napätia, je obvod na obrázku č.2.16 b) schopný napájať veľké množstvo prúdu, ale jeho schopnosť spotrebovať prúd, je limitovaná predpätým prúdom I_b . Schopnosť dodávať veľké množstvo prúdu je spôsobená nízkou rezistenciou na výstupnom uzle, ktorá je aproximácie rovná: [48]

$$r_o = \frac{1}{g_{m1}g_{m2}r_{o1}} \quad (2.61)$$

kde g_{mi} a r_{oi} sú transkonduktancia a výstupná rezistencia tranzistoru M_i . Hodnota zo vzťahu 2.61 sa pohybuje približne 20 – 100 Ω .

V nasledujúcich riadkoch bude popísané zapojenie z obrázka č.2.16 b), vytvorené ako preklopený sledovač napätia [FVF]. Pamätajte, že FVF je možné udržiavať v prevádzke pri veľmi nízkom napájacom napätí. FVF je možné použiť aj pri veľkom napájacom napätí, ale v takom prípade môže byť problematické ovplyvnenie saturačného tranzistora M_1 ak je vstupné napätie U_i , veľmi nízke. [48]

Pozrime sa na zapojenie na obrázku č.2.16 b), dá sa napísať:

$$U_{GS2} = U_{DS2} + U_{DS1} \quad (2.62)$$

kde napätia U_{GSi} a U_{DSi} sú napätia tranzistorov M_i , pričom významy napätí sú uvedené vyššie v práci. Predpokladajme kľudové podmienky bez výstupného prúdu. Za predpokladu, že tranzistor M_1 je v saturácii, a pri zanedbaní druhoradých účinkov ako modulácie dĺžky kanálu, a vplyv substrátu, je podmienka saturácie pre tranzistor M_2 daná:

$$U_{DS2} = U_{DD} - \left(U_i + |U_{Th1}| + \sqrt{\frac{2I_b}{\beta_1}} \right) \quad (2.63)$$

kde všetky uvedené symboly boli už opísané a diskutované vyššie v práci, a U_{DS2} musí byť väčšie ako posledný člen vo vzťahu 2.63. Rovnakým spôsobom predpokladajme, že tranzistor M_2 je predpätý v saturácii, potom podmienka saturácie pre tranzistor M_1 je daná vzťahom:

$$U_{GS1} - U_{DS1} = U_{DD} - \left(|U_{Th2}| + \sqrt{\frac{2I_b}{\beta_2}} \right) - U_i \quad (2.64)$$

kde platí, že $U_{GS1} - U_{DS1} < |U_{Th1}|$.

Aj keď je lineárna prevádzková oblasť stále platná pre tranzistory M_1 a M_2 , z obrázku č.2.16 b), v určitých aplikáciách, pri tejto analýze sa obmedzíme na saturačnú prevádzkovú oblasť. Preto je platná oblasť činnosti obvodu pre vstupný signál U_i obmedzená:

$$|U_{Th1}| + \sqrt{\frac{2I_b}{k_p}} \left(\sqrt{\frac{1}{\left(\frac{W}{L}\right)_1}} + \sqrt{\frac{1}{\left(\frac{W}{L}\right)_2}} \right) \quad (2.65)$$

kde musia platiť nasledujúce relácie:

$$|U_{Th1}| + \sqrt{\frac{2I_b}{k_p}} < U_{DD} - U_i \quad (2.66)$$

$$|U_{Th1}| + \sqrt{\frac{2I_b}{k_p}} < |U_{Th1}| + |U_{Th2}| + \sqrt{\frac{2I_b}{k_p}} \sqrt{\frac{1}{\left(\frac{W}{L}\right)_2}} \quad (2.67)$$


pričom je nutné rozlišovať symboly ako k_p, k_n zo vzťahu 2.8 a β zo vzťahov 2.57 a 2.60. Bolo dokázané, že sa správny vstupný rozsah, daný vzťahom 2.65 – 2.67, znižuje so znižujúcim sa prahovým napätím, U_{Th} , tranzistorov, čo obmedzuje použitie FVF v hlbokých submikrónových CMOS technológií.

Použitie FVF štruktúra je vďaka jej vlastnostiam vhodná pre predpätie diferenciálneho stupňa triedy AB alebo super triedy AB. Uplatnenie nachádza pri prúdových konvejojoch ale aj zosilňovačoch. FVF štruktúra je využívaná v nasledujúcej podkapitole 3.3, pri diferenciálnych triedach AB alebo super triedy AB, ako funkčný blok adaptívneho predpätia. [48]

3. DIFERENCIÁLNE ŠTRUKTÚRY

3.1 Konvenčný diferenciálny pár v slabej inverzii

V tejto podkapitole sa zvažujú NMOST, so spoločne spojenými S – terminálmi. Nasledujúce vzťahy platia rovnako dobré aj pre PMOST s príslušnými znamienkovými zmenami. Na obrázku č.3.1 je znázornený konvenčný diferenciálny pár, kde I_{tail} predstavuje prúdový zdroj, pripojený k tranzistorovým S - terminálom. Prúdový zdroj, I_{tail} , tvorí s paralelne pripojeným odporom R_{tail} , Nortonov ekvivalentný obvod, jedná sa teda o vnútorný odpor prúdového zdroja. [49] [50] [51]



Obrázok 3.1 Konvenčný diferenciálny pár

3.1.1 Veľkosignálový model

Predpokladajme pri veľkosignálovom modeli, že $R_{tail} \rightarrow \infty$ a výstupné rezistencie každých tranzistorov $r_o \rightarrow \infty$. Aplikovaním 2. KZ okolo vstupnej slučky, vychádza vzťah: [51]

$$-U_1 + U_{GS1} - U_{GS2} + U_2 = 0 \Rightarrow U_1 - U_2 = U_{GS1} - U_{GS2} \quad (3.1)$$

Taktiež predpokladajme, že prúd každého tranzistoru súvisí s U_{GS} a so vzťahom 2.21. Ak sú tranzistory identické a v silnej saturácii, potom platí vzťah: [51]

$$U_{GS1} = \ln\left(\frac{I_{D1}}{\left(\frac{W}{L}\right)_1 I_t}\right) \cdot nU_T + U_{Th} \quad (3.2)$$

a

$$U_{GS2} = \ln\left(\frac{I_{D2}}{\left(\frac{W}{L}\right)_2 I_t}\right) \cdot nU_T + U_{Th} \quad (3.3)$$

Potom, dosadením 3.2 a 2.3 do vzťahu 3.1, dostávame vzťah: [51]

$$U_d = U_1 - U_2 = \ln\left(\frac{I_{D1}}{I_{D2}}\right) \cdot nU_T \quad (3.4)$$

kde U_d je diferenciálne napätie, aplikované na vstupy NMOST.

Vzťah 3.4 platí iba v prípade, ak sú tranzistory dokonalo identické, teda ak platí vzťah:

$$\left(\frac{W}{l}\right)_1 = \left(\frac{W}{l}\right)_2 \quad (3.5)$$

kde pomery vyjadrujú veľkosti jednotlivých tranzistorov. Aplikovaním 1. KZ pri S – termináloch, tranzistorov M_1 a M_2 , dostávame vzťah: [51]

$$I_{D1} + I_{D2} = I_{tail} \quad (3.6)$$

kde I_{D1} je prúd tečúci tranzistorom M_1 , I_{D2} je prúd tečúci tranzistorom M_2 a I_{tail} je prúdový zdroj. Vyjadrenie I_{D2} , zo vzťahu 3.6 a dosadením do vzťahu 3.4, sa dostáva tvar pre prúd tranzistorom M_1 : [51]

$$I_{D1} = \frac{I_{tail}}{\left(1 + \exp\left(\frac{-U_d}{nU_T}\right)\right)} \quad (3.7)$$

kde U_d je práve diferenciálne napätie a parametre n a U_T majú rovnakú funkciu ako pri vzťahu 2.21. Dosadením vzťahu 3.7, do vzťahu 3.6, určíme prúd tranzistorom M_2 :

$$I_{D2} = \frac{I_{tail}}{\left(1 + \exp\left(\frac{U_d}{nU_T}\right)\right)} \quad (3.8)$$

Rovnice 3.7 a 3.8 sú platné, ak sú oba tranzistory v saturačnej oblasti a dokonalo identické. V prípade, že by bol jeden z tranzistorovej dvojice v triódovom režime, tým pádom by bol prúd toho druhého rovný prúdu I_{tail} . Pretože platí $I_{D1}=I_{D2} = \frac{I_{tail}}{2}$, keď $U_d = 0$, je možné napísať: [51]

$$I_{D1} = I_{D2} = \frac{I_{tail}}{2} \Rightarrow \frac{I_{tail}}{2} + \frac{I_{tail}}{2} = I_{tail}|_{U_d=0} \quad (3.9)$$

V mnohých praktických zariadeniach, nie je kľúčovým výstupom diferenciálneho páru samostatný prúd I_{D1} alebo I_{D2} , ale ich rozdiel: [51]


$$I_d = I_{D1} - I_{D2} = \frac{I_{tail} \left(\exp\left(\frac{U_d}{nU_T}\right) - 1 \right)}{1 + \exp\left(\frac{U_d}{nU_T}\right)} \quad (3.10)$$

kde I_d je diferenciálny prúd tranzistorov.

Transkonduktancia, diferenciálneho páru, je daná pomerom rovnice 2.21 pre jednotlivý prúd tranzistorom M_1 a M_2 , a následnou deriváciou podľa ΔU_d . Výsledný tvar, transkonduktancie diferenciálneho páru, v slabej inverzii pri $U_d = 0$, je: [52] [53] [54]

$$g_{m1} = \frac{\Delta I_{D1}}{\Delta U_d} = \frac{I_{tail}}{4nU_T} = g_{m2} = -\frac{\Delta I_{D2}}{\Delta U_d} \quad (3.11)$$

Z rovnice 3.11 vychádza transkonduktancia, čiže sklon priamky z obrázku č.3.2, pre tranzistor, M_1 , kladne a pre tranzistor, M_2 , záporne. Závislosť prúdov, oboch tranzistorov, od diferenciálneho napätia, je na obrázku č.3.2.



Obrázok 3.2 Závislosť tranzistorových prúdov od diferenciálneho napätia [51]

Funkčnosť v slabej inverzii vedie k nižšej šírke pásma $[GWB]$ a existuje niekoľko výhod, keď sa redukuje táto šírka. V nízko frekvenčných stupňoch vedie práve fungovanie v slabej inverzii k trom výhodám. Prvou je zisk pásma, ktorý je maximálny blízko horného okraja slabej inverzie. Druhou je nižšia spotreba, ktorá klesá, keď klesá prúd I_D . A poslednou je zníženie skreslenia výstupného signálu, keď sa prúd I_D nastaví tak, aby umožňoval maximálne zosilnenie napätia. [55]

3.1.2 Malosignálová analýza

Zaujímavými vlastnosťami výkonu, diferenciálneho páru, sú práve malosignálové vlastnosti pre jednosmerné diferenciálne napätie U_d , pohybujúce sa blízko nulových hodnôt. Predpokladajme, že v nasledujúcich vzťahoch, bude $U_d = 0$, pre výpočet malosignálových parametrov. Ak sú parametre konštantné, malosignálový model predpovedá lineárnosť obvodu. Malosignálové výsledky analýz sú platné pre signály, ktoré sú dosť malé na to aby spôsobili nelinearitu. U diferenciálneho zosilňovača sa predpokladá, že má tri vstupy U_1, U_2 a zem, a tri výstupy U_{o1}, U_{o2} , a zem. Malosignálová analýza, takýchto obvodov, vedie k jednej rovnici: [49] [50] [51]

$$u_o = Au_i \quad (3.12)$$

kde A je zosilnenie malého signálu za daných podmienok zaťaženia, u_o je malosignálový výstup a u_i je malosignálový vstup. Keďže má diferenciálny zosilňovač tri vstupy a tri výstupy, priama analýza vedie k dvom rovniciam pre každý obvod. Jedna pre každý výstup, kde každý výstup závisí od každého vstupu. Potom môžeme napísať: [49] [50] [51]

$$u_{o1} = A_{11}u_{i1} + A_{12}u_{i2} \quad (3.13)$$

$$u_{o2} = A_{21}u_{i1} + A_{22}u_{i2} \quad (3.14)$$

kde u_{o1} predstavuje jeden malosignálový výstup, u_{o2} predstavuje druhý malosignálový výstup a u_{i1}, u_{i2} predstavujú malosignálové vstupy.

Štyri prírastky zosilnenia $A_{11}, A_{12}, A_{21}, A_{22}$ určujú činnosť malosignálového obvodu za daných podmienok zaťaženia. Tieto zisky možno definovať ako: [49] [50] [51]

$$A_{11} = \left. \frac{u_{o1}}{u_{i1}} \right|_{u_{i2}=0} \quad (3.15)$$

$$A_{12} = \left. \frac{u_{o1}}{u_{i2}} \right|_{u_{i1}=0} \quad (3.16)$$

$$A_{21} = \left. \frac{u_{o2}}{u_{i1}} \right|_{u_{i2}=0} \quad (3.17)$$

$$A_{22} = \left. \frac{u_{o2}}{u_{i2}} \right|_{u_{i1}=0} \quad (3.18)$$

Aj keď je možné, pre tieto výpočty zisku použiť malosignálový model diferenciálneho páru, je náročné interpretovať výsledky, pretože diferenciálny pár sa zvyčajne nepoužíva na reakciu samostatného u_{i1} alebo u_{i2} . Namiesto toho sa používa diferenciálny pár na snímanie rozdielu medzi jeho dvoma vstupmi, zatiaľ čo sa snaží ignorovať spoločný režim. Spoločný režim môžeme interpretovať pomocou obrázku č.3.3, kedy sa privádza spoločný vstupný signál na obidva vstupy. Výstupom zosilňovača, pri vstupnom spoločnom režime, by mala byť ideálne nulová hodnota. V praxi a podľa typu návrhu sa však nulové napätie nenachádza, no malo by byť blízke nule. [49] [50] [51]

V praxi sa objavujú aj nežiaduce signály. Napríklad, integrované obvody so zmiešaným signálom používajú analógové aj digitálne spracovanie signálu, a analógové signály sú citlivé na poškodenie z dôvodu šumu, generovaného digitálnymi obvodmi, a prenášaného cez spoločný substrát. Nádejou pri používaní diferenciálnych obvodov je, že sa nežiaduce signály objavia rovnako na oboch vstupoch a budú odmietnuté. [49] [50] [51]

Na zvýraznenie tohto správania definujeme nový diferenciálny vstup, na ktorý sú tieto páry citlivé:

$$u_{id} = u_{i1} - u_{i2} \quad (3.19)$$

kde u_{id} vyjadruje práve rozdiel na vstupoch. Spoločný režim alebo priemerný vstup, na ktorý sú diferenciálne páry necitlivé, je vyjadrený ako:

$$u_{ic} = \frac{u_{i1} + u_{i2}}{2} \quad (3.20)$$

kde u_{ic} vyjadruje vstup v spoločnom režime. Na základe vzťahu 3.19 a 3.20 sa môže definovať:


$$u_{i1} = u_{ic} + \frac{u_{id}}{2} \quad (3.21)$$

$$u_{i2} = u_{ic} - \frac{u_{id}}{2} \quad (3.22)$$

Význam týchto premenných je možné pochopiť tak, že vzťahy 3.21 a 3.22 uvedieme k prekresleniu vstupných pripojení k diferenciálnemu zosilňovaču, ako je znázornené na obrázku č.3.3. Vstup, v spoločnom režime, je časť, ktorá sa objavuje rovnako v u_{i1} a u_{i2} . Diferenciálny vstup, je časť, ktorá sa objavuje medzi u_{i1} a u_{i2} . Rovnakým spôsobom, ako pri vzťahu 3.19, je definovaný aj výstup diferenciálneho páru:

$$u_{od} = u_{o1} - u_{o2} \quad (3.23)$$

kde u_{od} je práve diferenciálny výstup a u_{o1} , u_{o2} sú jednotlivé diferenciálne výstupy.



Obrázok 3.3 Diferenciálny zosilňovač s jeho na sebe nezávislými vstupmi (vľavo) a prekreslenie v spoločnom režime (vpravo) [51]

Výstup, v spoločnom režime, alebo priemerný výstup, je daný: [49] [50] [51]

$$u_{oc} = \frac{u_{o1} + u_{o2}}{2} \quad (3.24)$$

kde u_{oc} je výstup v spoločnom režime. Rovnakým spôsobom ako pri vzťahoch 3.21 a 3.22 sú získané jednotlivé výstupy:

$$u_{o1} = u_{oc} + \frac{u_{od}}{2} \quad (3.25)$$

$$u_{o2} = u_{oc} - \frac{u_{od}}{2} \quad (3.26)$$

Teraz sme definovali nové vstupné a výstupné parametre. Nahradením týchto nových premenných do vzťahov 3.13 a 3.14, dostaneme:

$$u_{od} = \left(\frac{A_{11} - A_{12} - A_{21} + A_{22}}{2} \right) u_{id} + (A_{11} + A_{12} - A_{21} + A_{22}) u_{ic} \quad (3.27)$$

$$u_{oc} = \left(\frac{A_{11} - A_{12} + A_{21} + A_{22}}{4} \right) u_{id} + \left(\frac{A_{11} + A_{12} + A_{21} + A_{22}}{2} \right) u_{ic} \quad (3.28)$$

kde tieto rovnice môžeme prepísať na tvar:

$$u_{od} = A_{dm} u_{id} + A_{cm-dm} u_{ic} \quad (3.29)$$

$$u_{oc} = A_{dm-cm} u_{id} + A_{cm} u_{ic} \quad (3.30)$$

kde A_{dm} je zisk diferenciálneho režimu, teda zmena diferenciálneho výstupu na jednotku zmeny diferenciálneho vstupu, definovaný:

$$A_{dm} = \left. \frac{u_{od}}{u_{id}} \right|_{u_{ic}=0} = \frac{A_{11} - A_{12} - A_{21} + A_{22}}{2} \quad (3.31)$$

A_{cm} je zisk v spoločnom režime, teda zmena výstupného napätia v spoločnom režime na jednotku zmeny vstupu v spoločnom režime, definovaný: [49] [50] [51]

$$A_{cm} = \left. \frac{u_{oc}}{u_{ic}} \right|_{u_{id}=0} = \frac{A_{11} + A_{12} + A_{21} + A_{22}}{2} \quad (3.32)$$

A_{dm-cm} je zisk diferenciálno – spoločného režimu, teda zmena výstupného napätia v spoločnom režime na jednotku vstupu v diferenciálnom režime, definovaný:

$$A_{dm-cm} = \left. \frac{u_{oc}}{u_{id}} \right|_{u_{ic}=0} = \frac{A_{11} - A_{12} + A_{21} - A_{22}}{4} \quad (3.33)$$

A_{cm-dm} je zisk spoločno – diferenciálneho režimu, teda zmena výstupného napätia v diferenciálnom režime na jednotku zmeny vstupu v spoločnom režime, definovaný:

$$A_{cm-dm} = \left. \frac{u_{od}}{u_{ic}} \right|_{u_{id}=0} = A_{11} + A_{12} - A_{21} + A_{22} \quad (3.34)$$

Dôležitou funkciou diferenciálneho zosilňovača je teda snímať zmeny v jeho diferenciálnom vstupe a zároveň potlačovať zmeny na vstupe v spoločnom režime. Požadovaný výstup je diferenciálny a jeho zmena by mala byť úmerná zmene diferenciálneho vstupu. Zmeny vo výstupe v spoločnom režime sú nežiadúce, pretože ako bolo písané vyššie, pri zmiešaných signáloch, najmä pri digitálnych vzniká nežiadúci šum, a analógové obvody sú citlivé na tento šum, a môže dôjsť k poškodeniu. Preto sa zavádza spoločný režim aby sa tento šum objavil na oboch vstupoch, a tento šum resp. signál bol potlačený. Musí byť potlačený taktiež preto, aby sa na výstupe prejavila len zmena pri zmene vstupného diferenciálneho režimu. Dôležitým cieľom návrhu je preto zväziť A_{dm} v porovnaní s ostatnými tromi koeficientmi zosilnenia vo vzťahu 3.29 a 3.30. [49] [50] [51]

Keď je teda vstup čisto diferenciálny, teda $u_{ic} = 0$, výstup dokonale vyváženého diferenciálneho zosilňovača je čisto diferenciálny, teda $u_{oc} = 0$ a $A_{dm-cm} = 0$. Podobne sú to aj čisté vstupy v spoločnom režime, pre ktoré je $u_{id} = 0$ produkujú čisté výstupy v spoločnom režime a $A_{cm-dm} = 0$. Aj pri dokonalnej symetrii je však možné, že $A_{cm} \neq 0$. Preto je pomer potlačania spoločného režimu $[CMRR]$ jednou z dôležitých pre diferenciálny zosilňovač, ktorý je daný: [49] [50] [51]


$$CMRR = \left| \frac{A_{dm}}{A_{cm}} \right| \quad (3.35)$$

Ďalej, pretože diferenciálne zosilňovače nie sú v praxi úplne vyvážené, $A_{dm-cm} \neq 0$ a $A_{cm-dm} \neq 0$. Pomery A_{dm}/A_{cm-dm} a A_{dm}/A_{dm-cm} sú ďalšie dve hodnoty, ktoré charakterizujú výkonnosť diferenciálnych zosilňovačov. Z nich je prvý obzvlášť dôležitý, pretože pomer A_{dm}/A_{cm-dm} určuje, do akej miery je diferenciálny výstup produkovaný požadovaným diferenciálnym vstupom namiesto nežiaducich vstupoch v spoločnom režime. Tento pomer je dôležitý, pretože akonáhle sa vstup v spoločnom režime prevedie na diferenciálny výstup, s výsledkami sa zaobchádza ako s požadovaným signálom následnými diferenciálnymi zosilňovačmi. V skutočnosti je vo viacstupňových diferenciálnych zosilňovačoch zisk prvého stupňa spoločného režimu s diferenciálnym režimom zvyčajne dôležitým faktorom v celkovej CMRR. [49] [50] [51]

3.2 Konvenčný diferenciálny stupeň

3.2.1 Veľkosignálový model

Predpokladajme pri tejto analýze opäť všetky tranzistory s vodivým kanálom n -typu, že sú identické a taktiež aj tranzistory s vodivým kanálom p -typu, že sú identické. Zisk napätia v diferenciálnom režime je veľký, keď sú všetky tranzistory nastavené v aktívnej resp. v saturačnej oblasti. Ak by sa dostal niektorý z tranzistorov do triódového režimu, znížil by sa diferenciálny zisk. [56] [57] [58]




Obrázok 3.4 Zobrazenie konvenčného diferenciálneho stupňa

Za ideálnych podmienok je aktívna záťaž prúdovým zrkadlom, ktorá núti prúd vo výstupnom tranzistore T_4 , aby sa rovnal prúdu vo vstupnom tranzistore T_3 . Pretože súčet prúdov v oboch tranzistoroch, aktívneho zaťaženia, sa musí rovnať prúdu I_{tail} , pomocou 1. KZ, polovica I_{tail} prúdi na každú stranu aktívneho zaťaženia. Preto tieto obvody eliminujú problém skreslenia v spoločnom režime tým, že umožňujú nastavenie prúdov v aktívnom zaťažení zdrojom I_{tail} . Tieto zapojenia ako je teda na obrázku 3.4 poskytujú každý jeden výstup s oveľa lepším potláčaním vstupných signálov v spoločnom režime ako štandardný odporovo zaťažený diferenciálny pár s výstupom vedeným iba na jednu stranu. [56] [57] [58]

3.2.2 Malosignálový model

Analyzujeme nízkofrekvenčné správanie malého signálu. Medzi kľúčové parametre patrí transkonduktancia a výstupný odpor resp. súčin výstupných odporov. Pretože iba jeden tranzistor v aktívnej záťaži je pripojený v diódovom zapojení, čo je tranzistor T_3 , obvod nie je symetrický. Predpokladajme, že všetky tranzistory pracujú v aktívnej oblasti. Nech R_{tail} predstavuje výstupný odpor zdroja I_{tail} . Výsledný malosignálový model zapojenia z obrázka č. 3.4, je na obrázku č. 3.5. Pretože T_3 a T_4 tvoria prúdové zrkadlo, očakávame, že výstupný prúd zrkadla bude približne rovnaký ako vstupný prúd zrkadla. [56] [57] [58]



Obrázok 3.5 Malosignálový model DP s aktívnou záťažou [58]

Preto budeme písať:

$$g_{m4}u_3 = i_3(1 - \epsilon_m) \quad (3.36)$$

kde $g_{m4}u_3$ vyjadruje prúd tranzistorom T_4 ako súčin jeho transkonduktancie s napätím u_3 tranzistora T_3 , i_3 je prúd tranzistorom T_3 a ϵ_m vyjadruje nezhodu v prúdovom zrkadle, ktorá je vyjadrená ako: [56] [57] [58]

$$\epsilon_m = \frac{U_{DS4} - U_{DS3}}{U_E} \quad (3.37)$$

Nech r_3 je paralelnou kombináciou výstupnej impedancie tranzistora T_3 a prevrátenej hodnoty transkonduktancie, čiže $r_3 = r_{o3} \parallel \frac{1}{g_{m3}}$. Ak sa predpokladá $r_{o3} \rightarrow \infty$ tak potom $r_3 = \frac{1}{g_{m3}}$. Potom je v_3 dané:

$$u_3 = i_3 r_3 \cong \frac{i_3}{g_{m3}} \quad (3.38)$$

Ďalej budeme predpokladať, že oba tranzistory tvoriaci diferenciálny pár, sú dokonalo zhodné a pracujú s rovnakými jednosmernými prúdmi, rovnako ako tranzistory tvoriace aktívnu záťaž vo forme prúdového zrkadla. Potom transkonduktancia diferenciálneho páru $g_{m(dp)} = g_{m1} = g_{m2}$, transkonduktancia prúdového zrkadla $g_{m(mir)} = g_{m3} = g_{m4}$, výstupná impedancia diferenciálneho páru $r_{o(dp)} = r_{o1} = r_{o2}$ a výstupná impedancia prúdového zrkadla $r_{o(mir)} = r_{o3} = r_{o4}$. Zo vzťahu 3.38 je výsledný napäťovo riadený prúd $g_{m4}u_3$ daný: [56] [57] [58]

$$g_{m4}u_3 = g_{m(mir)}u_3 \cong g_{m(mir)} \frac{i_3}{g_{m(mir)}} = i_3 \quad (3.39)$$

Vzťahy 3.36 a 3.39 ukazujú, že $\epsilon_m \cong 0$ a teda aktívna záťaž pôsobí podľa očakávania ako prúdové zrkadlo v zmysle malého signálu. Pre zistenie transkonduktancie sa výstup uzemní a tým pádom je impedancia r_{o4} zbytočná súčiastka, keďže má po skratovanom

výstupe na oboch stranách nulový potenciál, tým pádom sa odoberie, vynechá. [56] [57] [58]

Z 1. KZ pre uzol 1 platí:

$$(u_{i1} - u_1 + u_{i2} - u_1)(g_{m(dp)}) + \frac{u_3 - u_1}{r_{o(dp)}} - \frac{u_1}{r_{o(dp)} \parallel r_{tail}} = 0 \quad (3.40)$$

kde u_1 a u_3 sú napätia voči zemi z bodu 1 a 3. Pre dokončenie presnej malosignálového modelu sa môže uplatniť 1. KZ aj pre body 2 a 3 z obrázku č.3.5. Tento postup je však algebraicky komplikovaný a vedie k rovnici, ktorú je ťažké interpretovať. Pre zjednodušenie analýzy budeme predpokladať najskôr $r_{tail} \rightarrow \infty$ a $r_{o(dp)} \rightarrow \infty$, keďže sú tranzistory primárne riadené ich napätím U_{GS} . Potom z rovnice 3.40, kde u_1 a u_3 sú napätia voči zemi z uzlov 1 a 3: [56] [57] [58]

$$u_1 = \frac{u_{i1} - u_{i2}}{2} = u_{ic} \quad (3.41)$$

kde u_{ic} je časť vstupu v spoločnom režime. Nech $u_{id} = u_1 - u_2$ predstavuje časť vstupu v diferenciálnom režime. Potom $u_{i1} = u_{ic} + \frac{u_{id}}{2}$ a $u_{i2} = u_{ic} - \frac{u_{id}}{2}$, a prúdy tranzistorov sú: [56] [57] [58]

$$i_1 = g_{m(dp)}(u_{i1} - u_{i2}) = \frac{g_{m(dp)}u_{id}}{2} \quad (3.42)$$

$$i_2 = g_{m(dp)}(u_{i2} - u_{i1}) = -\frac{g_{m(dp)}u_{id}}{2} \quad (3.43)$$

Pri odporovej záťaži a výstupe s jedným koncom, prúdi na výstupe iba prúd i_2 . Preto je transkonduktancia pre vstup v diferenciálnom režime s pasívnym zaťažením daná:

$$g_{m[dm]} = \left. \frac{i_{out}}{u_{id}} \right|_{u_{out}=0} = -\frac{i_2}{u_{id}} = \frac{g_{m(dp)}}{2} \quad (3.44)$$

Na druhej strane s aktívnym zaťažením vo forme prúdového zrkadla prúdi na výstupe nielen i_2 , ale aj väčšina i_3 z dôvodu pôsobenia prúdového zrkadla, ako ukazuje 3.39, pri uzemnenom výstupe. Preto, pri uzemnenom výstupe, tečie výstupom prúd i_{out} , za predpokladu $\epsilon_m = 0$:

$$i_{out} = g_{m(dp)}u_{id} \quad (3.45)$$

Ale len za predpokladu, že prúdové zrkadlo je ideálne, teda $\epsilon_m = 0$, kde platí $i_3 = -i_1$. Preto je transkonduktancia s aktívnou záťažou daná: [56] [57] [58] [59]


$$g_{m[dm]} = \left. \frac{i_{out}}{u_{id}} \right|_{u_{out}=0} = g_{m(dp)} \quad (3.46)$$

Zo vzťahoch 3.44 a 3.46 vyplýva, že sa transkonduktancia zdvojnásobí pri aplikovaní aktívnej záťaže vo forme prúdového zrkadla. Tento výsledok vyplýva zo skutočnosti, že prúdové zrkadlo vytvára druhú signálovú cestu k výstupu. Zvyčajne majú tieto dva prívlastky odlišnú frekvenčnú odozvu, čo by bolo možné riešiť v prípade vysokofrekvenčných aplikáciách. Kebyže sa nejedná o ideálne predpoklady, čo býva v praxi zvykom, tak sa prejavuje spoločný režim. Ale vďaka aktívnemu zaťaženiu je závislosť v spoločnom režime zanedbateľná. [56] [57] [58]

3.3 Diferenciálne štruktúry triedy AB

Súčasný trend v dizajne nositeľných, bezdrôtových a prenosných aplikácií si vyžaduje použitie nízkonapäťových, obvodov s nízkym napájacím napätím s cieľom maximalizovať životnosť batérií. Preto boli navrhnuté topológie triedy AB a super triedy AB s cieľom dosiahnuť lepší kompromis medzi dynamickým a statickým výkonom, ako triedy A. V transkonduktančných operačných zosilňovačov [OTA] super triedy AB, sa ich výstupný prúd zvyšuje proporcionálne k U_d^4 , namiesto U_d^2 , ako vo väčšine topológií tried AB. U_d značí diferenciálne napätie medzi vstupmi OTA. [60]

Na obrázku č.3.6 je znázornený všeobecný diagram pre OTA super triedy AB. Zhodné tranzistory M_1 a M_2 sú spojené s dvoma blokmi, a to s adaptívnym obvodom a lokálnym spätnoväzbovým obvodom. Adaptívny obvod poskytuje konvenčnú prevádzku triedy AB. Môže nastaviť dobre riadené kľudové prúdy, ale keď sa zaznamená veľký diferenciálny vstupný signál, automaticky zvýši dynamické prúdy nad kľudové prúdy. Predpäté prúdy sa vyberajú malé aby sa ušetrila spotreba energie, zhoršujú však malosignálový výkon. Spätnoväzbový obvod sa používa na zabezpečenie dodatočného zvýšenia malosignálového výkonu, za pomoci zvýšenia prúdu takmer optimálnej účinnosti. Tento podsystem je často navrhnutý na použitie kladnej spätnej väzby tranzistora, teda preklopené sledovače napätia [FVF] alebo nelineárneho prúdového zrkadla. [60]




Obrázok 3.6 Všeobecná štruktúra OTA super triedy AB [60]

3.3.1 Diferenciálna štruktúra založená na FVF

Diferenciálna štruktúra úzko súvisí s podkapitolou 2.5. Diferenciálny obvod, triedy AB, možno odvodiť pomocou vlastnosti snímania prúdu ako je uvedené na obrázku č.2.16 b). Táto diferenciálna štruktúra je založená na FVF bunke, kde je možné vytvoriť diferenciálnu štruktúru, pridaním ďalšieho tranzistora M_3 , ktorý je pripojený k uzlu X, ako je to uvedené na obrázku č.3.7 a). Takáto štruktúra sa nazýva diferenciálna štruktúra FVF [DFVF]. Ako je uvedené v podkapitole 2.5, impedancia v uzle X je veľmi nízka a jeho napätie zostáva približne konštantné pri veľkých prúdoch, tečúce tranzistorom M_3 .

Ak vezmeme do úvahy kľudové podmienky, keď $U_1 = U_3$, a za predpokladu rovnakých veľkostí tranzistorov M_1 a M_3 , je splnená podmienka $I_{DM1} = I_{DM3} = I_b$. Diferenciálne napätie $U_1 - U_3$, generuje prúdové zmeny v tranzistore M_3 , ktoré sa riadia vzťahom 2.9



Obrázok 3.7 a) diferenciálna štruktúra FVF, b) jednosmerná DC závislosť
 $I_{DM3} = f(U_1 - U_3)$


resp. 2.10. Toto je veľmi zaujímavá vlastnosť DFVF, pretože maximálny výstupný prúd, môže byť oveľa väčší, ako kľudový prúd I_b . Na obrázku č.3.7 b) môžeme pozorovať jednosmernú DC závislosť $I_{DM3} = f(U_1 - U_3)$, ktorá vykazuje typické črty triedy AB. Ďalšou charakteristikou DFVF je, že výstup je k dispozícii ako prúd I_{DM3} , alebo prúd cez tranzistor M_2 , replikovaný pomocou prúdového zrkadla, a napätie v uzlu Y. Túto vlastnosť je možné výhodne využiť na zjednodušenie implementácie obvodov znížením šumu aj počtu pólov a núl. Nakoniec môže byť DFVF udržiavané v prevádzke aj s veľmi nízkym napájacím napätím. Minimálne napájacie napätie je: [48]

$$U_{DD}^{min} = |U_{Th}| + 2U_{DS,sat} \quad (3.47)$$

kde U_{DD}^{min} označuje minimálne požadované napätie diferenciálnej štruktúry. S minimálnym napájacím napätím U_{DD}^{min} by nebol priestor na variáciu vstupných signálov U_1 a U_3 . Je pomerne jednoduché získať výraz súvisiaci s očakávanou variáciou U_1 a U_3 s minimálnym napájacím napätím, ktoré udržiava správne predpätý DFVF. [48]

3.3.2 Pseudo – diferenciálna štruktúra založená na FVF

Pseudo – diferenciálny pár sa dá ľahko zostrojiť pomocou bunky DFVF z predchádzajúcej časti. Vlastne ide o vylepšenú verziu DFVF, pridaním ďalšieho extra tranzistoru M_4 , ktorý je pripojený k uzlu X, ako je znázornené na obrázku č.3.8 a).



Obrázok 3.8 a) pseudo – diferenciálna štruktúra FVF b) jednosmerná DC závislosť
 $I_{DM3}, I_{DM4} = f(U_3 - U_4)$,

Obrázok č.3.8 b) ilustruje jednosmerné DC závislosti $I_{DM3}, I_{DM4} = f(U_3 - U_4)$, zapojenia, z obrázku č.3.8 a). Pseudo – diferenciálny pár rovnako, ako DFVF štruktúra, vykazuje správanie triedy AB, kde kľudový výstupný prúd I_b , môže byť podstatne nižší ako špičková hodnota. V tomto prípade uvažujeme, že za kľudových podmienok platí, $U_1 = U_3 = U_4$. To znamená, že za predpokladu dokonalého zosúladenia medzi tranzistormi M_1, M_3 a M_4 , napätie na hradle M_1 zodpovedá spoločnému režimu tranzistoru M_3 a M_4 , potom platí: [48]

$$U_1 = \frac{(U_3 + U_4)}{2} = U_{CMi} \quad (3.48)$$


kde U_{CMi} zodpovedá hodnote spoločného režimu vstupných napätí U_3 a U_4 . Ak sa U_{CMi} nerovná U_1 , výstupná závislosť, zobrazená na obrázku č.3.8 b), je zaznamenaný jednosmerný DC posun v opačnom smere na vodorovnej osi, pričom tvar kriviek prúdov I_{DM3} a I_{DM4} je zachovaný. Vzniká teda vychýlenie z počiatočného, ideálneho stavu, resp. jednosmerný DC posun v opačnom smere pôsobenia ako je priložený potenciál na vstupy. Preto je táto diferenciálna štruktúra vhodná pre zosilňovače s diferenciálnym výstupom. Hlavný rozdiel medzi DFVF a pseudo – diferenciálnou štruktúrou DFVF, je ten, že pseudo – diferenciálna štruktúra DFVF má skutočný diferenciálny výstup. Výstupný prúd I_{DM3} , DFVF, môže byť veľký, ak je $U_1 - U_3$ kladné a nulový, ak je $U_1 - U_3$ záporné. Zatiaľ čo v pseudo – diferenciálnej štruktúre DFVF môžeme mať kladné alebo záporné veľké diferenciálne výstupné prúdy, teda: $I_{out} = I_{DM3} - I_{DM4}$ v závislosti od hodnoty vstupného diferenciálneho napätia, $U_{in} = U_3 - U_4$. Táto pseudo – diferenciálna štruktúra DFVF môže byť udržiavaná v prevádzke s minimálnym napájacím napätím, ako v prípade DFVF. Vzťah pre minimálne napájacie napätie je totožné s DFVF štruktúrou, preto platí vzťah 3.47 aj pre pseudo – diferenciálnu štruktúru DFVF. [48]

Pomocou základných štruktúr FVF uvedených v tejto kapitole je možné odvodiť niekoľko analógových stavebných blokov. Aj keď väčšina z nich bola navrhnutá už v minulosti, v tejto podkapitole sú predstavené nové. Obidve štruktúry sú vhodné na prevádzku s nízkym napájacím napätím a využívajú FVF blok. [48]

Ďalšie aplikácie s FVF, DFVF a pseudo – diferenciálnou štruktúrou DFVF sú uvedené v [48], kde sú popísané prístupy a aplikácie ďalších diferenciálnych štruktúr a stupňov, operujúce v triede AB a super triede AB. Navyše v súčasnej dobe sú viac aktuálnejšie nové obvody prístupy k technikám, diferenciálnym štruktúram a návrhu, ktoré sú založené na nízkom a ultra nízkom napájacím napätí. Tieto návrhy sú k dispozícii [46] [60].

3.3.3 Adaptívny diferenciálny stupeň

Jedna z techník, ktorá dokáže čiastočne prekonať ťažkosti spôsobené relatívne vysokými prahovými napätiami, je založená na použití B – terminálu MOST. V takýchto riešeniach sa ako vstup berie B – terminál oproti G – terminálu. Takáto konfigurácia MOST umožňuje odstrániť obmedzenie prahového napätia zo signálnej cesty a rozširuje použiteľnosť základných analógových stavebných blokov, na veľmi nízke napájacie napätia. Predstavená štruktúra je charakterizovaná s vyšším výstupným výkyvom napätia a väčším ziskom jednosmerného DC signálu v porovnaní s konvenčnými, diferenciálnymi párami riadené B – terminálmi. Toto zlepšenie výkonu sa dosiahlo bez použitia akejkoľvek pozitívnej spätnej väzby. Potenciálne aplikácie adaptívneho diferenciálneho stupňa patria lineárne zosilňovače, integrátory, konvertory alebo filtre



Obrázok 3.9 Adaptívny diferenciálny stupeň

v spojitom čase. Adaptívny diferenciálny stupeň ponúka v týchto aplikáciách dve hlavné výhody. Zvyšuje celkové zosilnenie napätia zosilňovača, čo vedie k presnejším charakteristikám obvodu. Vstupné a výstupné úrovne spoločného režimu zosilňovača sú navzájom rovné a rovnajú sa strednému napájaniu, ktoré sa používa pri zapojení. Adaptívny diferenciálny stupeň je zobrazený na obrázku č.3.9. PMOS tranzistory M_{1A} a M_{1B} vytvárajú diferenciálny pár, kde sú ich G – terminály predpäté PMOS tranzistormi M_{2A} a M_{2B} , ktoré sú zapojené v dióde, a tranzistormi M_{4A} a M_{4B} . B – terminály tranzistorov M_{1A} a M_{1B} sú krížovo pripojené na B – terminály M_{2B} a M_{2A} , ako môžeme vidieť na obrázku č.3.9. Diferenciálny vstupný signál sa privádza na B – terminály tranzistorov M_{1A} a M_{2B} resp. M_{1B} a M_{2A} , a moduluje prahové napätia tranzistorov. Navyše sú tranzistory M_{1A} a M_{1B} predpäté tranzistormi M_{2A} a M_{2B} , pretože tvoria jednoduché prúdové zrkadlo typu *Widlar*. Týmto spôsobom sú tranzistory riadené G – terminálmi spolu s B – terminálmi. To zaručí, že sú prúdy I_D , tranzistorov M_{1A} a M_{1B} , upravené, čím sa výsledná transkonduktancia posilní, resp. vzrastie na vyššiu hodnotu.

Ak sa predpokladá, že sú vstupy zosilňovača skratované a riadené spoločným signálom, ako je uvedené na obrázku č.3.3, čiže vstupy sú v spoločnom režime, a obvod je dokonale symetrický, potom sú rovnako identické ich napätia U_{GS} , ako aj U_{BS} , pre všetky PMOST. Ak zanedbáme vplyv konečných výstupných rezistencií MOST, dospejeme k záveru, že prúdy I_D tranzistorov M_{1A} a M_{1B} , zostávajú konštantné a úmerné prúdom M_{4A} a M_{4B} . Preto s vyššie uvedenými predpokladmi nie je štruktúra citlivá na vstupné variácie v spoločnom režime, čo znamená, že sa správa ako skutočný diferenciálny zosilňovač. [61]

Jedna z hlavných výhod adaptívnej diferenciálnej štruktúry je v porovnaní s konvenčnými diferenciálnymi štruktúrami riadené B – terminálmi, práve spomínaný výkyv výstupného napätia. Preto môžeme pre minimálne a maximálne napätie na každom jednom výstupe, obvodu, ktorý je na obrázku č.3.9, písať:

$$U_{max} = U_{DD} - U_{DS,sat} \quad (3.49)$$

$$U_{min} = U_{DS,sat} \quad (3.50)$$

Za predpokladu, že sa saturačné napätie rovná približne $U_{DS,sat} = 150 \text{ mV}$, je zrejmé, že pre U_{DD} pod 1 V, obvod na obrázku č.3.9, ponúka významné zlepšenie výkyvu výstupného napätia, a preto je oveľa vhodnejší pre ultra nízke napájacie napätie.

Malosignálový model adaptívneho diferenciálneho stupňa, ktorý sa nachádza na obrázku č.3.9, je zobrazený na obrázku č.3.10. Malosignálová analýza predpokladá, že obvod na obrázku č.3.9 je dokonalo symetrický. Pri malosignálovej analýze uvažujeme ekvivalent polovičného obvodu ako je uvedené na obrázku č.3.10. Predpokladajme, že výstupy zosilňovača sú skratované na zem pre striedavé signály. Výstupný prúd $I_{out/2}$ môžeme vyjadriť ako: [61]

$$I_{out/2} = -(g_{mb1}U_{in}/2 + g_{m1}U_{gs1}) \quad (3.51)$$

kde U_{gs1} môžeme vyjadriť ako:

$$U_{gs1} = -\frac{g_{mb1}}{g_{m2} + g_{ds2} + g_{ds4}}(-U_{in}/2) \quad (3.52)$$

Dosadením vzťahu 3.63 do 3.62, po elementárnych úpravách, získame:

$$\frac{I_{out}}{2} = -g_{mb1} \left(1 + \frac{g_{m1}}{g_{mb1}} \frac{g_{mb2}}{g_{m2} + g_{ds2} + g_{ds4}} \right) \frac{U_{in}}{2} \quad (3.53)$$

Výsledná transkonduktancia adaptívneho diferenciálneho stupňa je:


$$g_{m,eff} = g_{mb1} \left(1 + \frac{g_{m1}}{g_{mb1}} \frac{g_{mb2}}{g_{m2} + g_{ds2} + g_{ds4}} \right) \quad (3.54)$$

Pre rovnaké napätia U_{bs} pre tranzistory $M_{1A,B}$ a $M_{2A,B}$, v pracovnom bode dostávame

$$\frac{g_{m1}}{g_{mb1}} = \frac{g_{m2}}{g_{mb2}} \quad (3.55)$$

Za ďalšieho predpokladu, že $g_{m2} \gg g_{ds2} + g_{ds4}$, možno transkonduktanciu adaptívneho diferenciálneho stupňa z obrázka č.3.10 aproximovať ako: [61]

$$g_{m,eff} = 2g_{mb1} \quad (3.56)$$



Obrázok 3.10 Malosignálový model adaptívneho diferenciálneho stupňa

Z obrázka č.3.9 je možné pozorovať parameter n , čo značí pomer predpätých prúdov I_D tranzistorov $M_{1A,B}$ a $M_{2A,B}$. Pre $n = 1$ sa predpokladá pri výpočte transkonduktancie adaptívneho diferenciálneho stupňa, to znamená, že tranzistory $M_{1A,B}$ a $M_{2A,B}$ majú rovnakú transkonduktanciu. Pri zvýšení tohto pomeru medzi tranzistormi, teda pomer W/L , sa dosahuje vyššej transkonduktancie $g_{m,eff}$. Za predpokladu, že výstupné vodivosti MOST sú úmerné ich I_D , je výstupná vodivosť adaptívneho diferenciálneho stupňa vyjadrená ako:

$$g_{ds,out} = g_{ds1} + g_{ds3} \quad (3.57)$$

kde $g_{ds,out}$ predstavuje spomínanú výstupnú vodivosť adaptívneho diferenciálneho stupňa. Zo vzťahu 3.56 a 3.57 môžeme určiť jednosmerný DC napäťový zisk adaptívneho diferenciálneho stupňa z obrázka č.3.9 ako: [61]

$$A_v = \frac{g_{m,eff}}{g_{ds,out}} = \frac{2g_{mb1}}{g_{ds1} + g_{ds3}} \quad (3.58)$$

Oproti konvenčnému zapojeniu ako je na obrázku č.3.4, len v prípade, že sú vstupy pripojené na B – terminály tranzistorov $M_{1,2}$ a G – terminály sú predpäté, dosahuje práve adaptívna diferenciálna štruktúra 2 – násobný jednosmerný DC, napäťový zisk. Zo vzťahu 3.58 môžeme dokonca pozorovať, že parameter n nemá žiadnu úlohu pri napäťovom zisku. Parameter n však výrazne ovplyvňuje spektrálne hustoty tepelného šumu a $1/f$ šum ako je uvedené nasledovne:

$$\overline{u_{nt}^2} = \frac{1}{2} \frac{8kT}{3g_{mb1}} (1+n) \left(\frac{g_{m1}}{g_{mb1}} + \frac{g_{m3}}{g_{mb1}} \right) \quad (3.59)$$

$$\overline{u_{n1/f}^2} = \frac{1}{2} \frac{8kT}{g_{mb1}^2 C_{ox} f} (1+n) \left(\frac{K_{fp} g_{m1}^2}{W_1 L_1} + \frac{K_{fn} g_{m3}^2}{W_3 L_3} \right) \quad (3.60)$$

kde $\overline{u_{nt}^2}$, $\overline{u_{n1/f}^2}$ sú známe zo vzťahu 2.35 a 2.36, tak isto aj K_{fp} , a K_{fn} pre PMOST, a NMOST. Ako môžeme vidieť zo vzťahov 3.59 a 3.60, optimálny výkon šumu sa získa práve pre $n = 1$. Kritickým sa stáva situácia, kedy je $n > 1$, v takom prípade sa stáva navrhovaný obvod najhoršie šumovo výkonný ako bežný diferenciálny stupeň riadený B – terminálom. [61]

Zamerajme sa na jednosmerný, DC, odmietavý pomer v spoločnom režime CMRR ako je uvedené zapojenie na obrázku č.3.3. CMRR pre adaptívny diferenciálny stupeň z obrázka č.3.10, pre $n = 1$, je daný:

$$CMRR = \frac{g_{m2} + \frac{g_{ds2} + g_{ds4}}{2}}{\frac{g_{ds2} + g_{ds4}}{2}} = \frac{g_{m2}}{\frac{g_{ds2} + g_{ds4}}{2}} \quad (3.61)$$

Ako je známe pre konvenčný diferenciálny stupeň, reakcia v spoločnom režime je výsledkom neideálnosti predpätého chvostového zdroja, predstaveného jeho výstupnou vodivosťou. Výsledné CMRR sa približne rovná pomeru medzi transkonduktanciou vstupných tranzistorov a polovicou vyššie uvedenej vodivosti. Tranzistory $M_{4A,B}$ hrajú rovnakú úlohu, akú hrajú úlohu chvostové zdroje pri konvenčných diferenciálnych štruktúrach. Výsledné CMRR v tomto prípade je nepriamo úmerné súčtu $g_{ds2} + g_{ds4}$, ako môžeme vidieť zo vzťahu 3.61, čo predstavuje paralelné pripojenie výstupných vodivostí $M_{2A,B}$ a $M_{4A,B}$. Adaptívny diferenciálny stupeň zobrazený na obrázku č. 3.9 možno považovať teda, za náročnejšiu verziu konvenčného diferenciálneho stupňa riadený B – terminálom, ktorý je vhodný pre LV a LP aplikácie s veľmi nízkym napájaním.

Jednosmerný, DC, pomer odmietnutia napájania [$PSRR$], adaptívneho diferenciálneho stupňa, ktorý je znázornený na obrázku č.3.9 je daný ako: [61]

$$PSRR = \frac{2g_{mb1}}{g_{ds1} + n \left[g_{ds4} \left(1 + \frac{g_{mb2}}{g_{m2}} \right) + g_{ds2} \left(\frac{g_{mb2}}{g_{m2}} \right) \right]} \quad (3.62)$$


Vzťah 3.62, je variácia parazitnej transkonduktancie z napájania, cez tranzistory $M_{4A,B}$, ktorá sa zrkadlí na výstup so ziskom n , a zložka g_{ds1} je na výstupe priamo.

4. NÁVRH DVOJSTUPŇOVÉHO ZOSILŇOVAČA

Typická bloková schéma operačného zosilňovača je zobrazená na obrázku č. 4.1. Jednotlivé bloky sú nasledovné:


- Diferenciálny stupeň: poskytuje na výstupe diferenciálne napätie alebo diferenciálny prúd, ktorý v podstate závisí iba od diferenciálneho vstupu
- Konvertor diferenciálu na jeden koniec: používa sa na transformáciu diferenciálneho signálu generovaného vstupným diferenciálnym stupňom do podoby s jedným koncom, pri diferenciálnej štruktúre je tento blok zanedbaný
- Druhý stupeň: slúži pre posilnenie konečného zisku signálu
- Výstupný stupeň: poskytuje nízku výstupnú impedanciu alebo zlepšuje rýchlosť priebehu operačného zosilňovača, pri zanedbaní tohto bloku sa nehovorí už o operačnom zosilňovači [OpAmp] ale o transkonduktančnom operačnom zosilňovači [OTA]

Vynechaním teda posledného bloku z obrázka č. 4.1 prechádza bloková schéma z OpAmp na OTA, kedy sa mení výstupné napätie pomocou vstupného transkonduktančného, diferenciálneho stupňa a relatívne veľkej výstupnej rezistencie. Produkt vstupnej transkonduktancie a výstupnej rezistencie sa nazýva zosilnenie napätia, teda zisk.



Obrázok 4.1 Bloková topológia operačného zosilňovača

Na obrázku č. 4.2 je zobrazená konfigurácia 2 – stupňového OTA. [62] [63] [64]. Diferenciálny vstupný stupeň riadi aktívne zaťaženie, po ktorom nasleduje druhý stupeň zosilnenia. Táto konfigurácia obvodu poskytuje dobrý rozsah v spoločnom režime, výstupný výkyv, napäťové zosilnenie a CMRR. Obvod je možné kompenzovať jedným kompenzačným kondenzátorom. [65] [66] [67]



Obrázok 4.2 Typické zapojenie dvojstupňového OTA

4.1 Vstupný odpor, výstupný odpor a zisk

Prvý stupeň na obrázku č. 4.2 pozostáva z diferenciálneho páru, z PMOST M_1 a M_2 , s prúdovým zrkadlom, ako aktívnou záťažou, ktorú tvoria tranzistory M_3 a M_4 , a ako sa uvádza v sekcii 3.2. Chvostovým zdrojom je tranzistor M_5 . Druhý stupeň pozostáva z klasického zosilňovača, invertoru, ktorý tvoria tranzistory M_6 , M_7 a M_8 . Prúdovým zdrojom I_{bias} sa nastavuje pracovný bod tranzistoru M_7 a chvostový prúd pre diferenciálny pár. Keďže sú vstupy operačného zosilňovača pripojené k hradlám tranzistorov M_1 a M_2 je vstupný odpor v podstate nekonečný pri nízkych frekvenciách, pri vyšších sa začínajú prejavovať parazitné kapacity tranzistora ako je uvedené v kapitole 2, a hradlom preteká veľmi malý prúd a vstupný odpor dosahuje už konkrétnych hodnôt. [65] [66] [67]

Výstupný odpor je paralelnou kombináciou výstupných tranzistorov M_6 a M_7 daný vzťahom: [65] [66] [67]

$$R_o = r_{o6} \parallel r_{o7} \quad (4.1)$$

Pri získavaní zisku napätia transkonduktančného operačného zosilňovača, zohľadňujú sa oba stupne osobitne. Prvý stupeň má úplne rovnakú konfiguráciu ako konfigurácia uvedená v sekcii 3.2.1 len pre PMOST. Pre prvý stupeň je zisk pomocou malosignálového modelu daný: [65] [66] [67]

$$A_1 = \frac{u_{o1}}{u_i} = g_m R_o \quad (4.2)$$

kde g_m a R_o sú transkonduktancia a výstupný odpor prvého stupňa, čiže diferenciálneho stupňa, kde g_m je určené podľa uvedeného vzťahu 3.11. Pre upresnenie vzťahu 4.2 za R_o : [65] [66] [67]

$$A_1 = g_m(r_{o2} \parallel r_{o4}) \quad (4.3)$$

Podobne platí zisk aj pre druhý stupeň: [65] [66] [67]

$$A_2 = -g_{m6} R_o \quad (4.4)$$

kde R_o je dané vzťahom 3.1. Výsledkom je, že celkový zisk operačného zosilňovača je daný nasledujúcim vzťahom: [65] [66] [67]

$$A = A_1 A_2 = -g_m(r_{o2} \parallel r_{o4}) g_{m6} R_o \quad (4.5)$$

4.2 Výstupný výkyv

Výstupný výkyv je definovaný ako rozsah výstupných napätí, pre ktoré všetky tranzistory pracujú v saturačnej oblasti, takže zisk vypočítaný v 3.5 je konštantný. Podľa obrázka č. 4.2 pracuje ale tranzistor M_6 v triódovom režime, ak je výstupné napätie menšie ako $U_{sat6} - U_{SS}$ a tranzistor M_7 pracuje v triódovom režime ak je výstupné napätie väčšie ako $U_{DD} - U_{sat7}$. Preto je výstupný výkyv daný: [65] [66] [67] [68]

$$U_{sat6} - U_{SS} \leq U_{out} \leq U_{DD} - U_{sat7} \quad (4.6)$$

kde U_{sat6} a U_{ov7} je saturačné napätie v slabej inverzii, ktoré je dané ako $U_{sat} = 3U_T \approx 78 \text{ mV}$. [65] [66] [67]

Ako bolo uvedené v kapitole 2, toto minimálne saturačné napätie nezávisí od prepätia na hradle v slabej inverzii. Táto nerovnosť ukazuje, že operačný zosilňovač môže poskytnúť vysoký zisk, zatiaľ čo jeho výstupné napätie kolíše v rámci jedného saturačného napätia. Za týmito hranicami vstupuje jeden z výstupných tranzistorov do oblasti triód, kde by sa výrazne znížil celkový zisk zosilňovača. [65] [66] [67]

4.3 Vstupné ofsetové napätie

Pokiaľ ide o napätie medzi výstupným uzlom proti zemi, čiže výstupné napätie, najpriamejšou úpravou je definovanie vstupného ofsetového napätia ako diferenciálne vstupné napätie, pre ktoré je výstupné napätie nulové. Táto definícia platí, ak $U_{DD} = U_{SS}$, pretože nastavením výstupného napätia na nulový potenciál sa maximalizuje povolená zmena výstupného napätia predtým, ako jeden z dvojice tranzistorov začne pracovať v triódovom režime, za predpokladu, že $U_{ov6} = U_{ov7} \approx 78 \text{ mV}$. Ak $U_{DD} \neq U_{SS}$, malo by byť výstupné napätie nastavené uprostred medzi napájacími napätiami, aby sa maximalizoval výstupný výkyv. Inými slovami, polovica napájania sa považuje za virtuálnu nulu pri asymetrickom napájaní. Preto budeme definovať ofsetové napätie operačných zosilňovačov s diferenciálnymi vstupmi a výstupmi s jedným koncom ako diferenciálne napätie, pre ktoré je jednosmerné výstupné napätie polovičné od napájacieho napätia. [65] [66] [67]

4.4 Pomer potláčania spoločného režimu

Pre zosilňovač na obrázku č.4.2 je daný tento pomer ako: [65] [66] [67]

$$CMRR = \left| \frac{A_{dm}}{A_{cm}} \right| = \left| \frac{u_o u_{o1}}{u_{o1} u_{id}} \right| = CMRR_1 \quad (4.7)$$

kde $CMRR_1$ je pomer potláčania spoločného režimu prvého stupňa v spoločnom režime. Druhý stupeň neprispieva k spoločnému režimu, pretože druhý stupeň má pochopiteľne jednostranný výstup. Aplikovaním vzťahu 3.56 sa dostáva tvar: [65] [66] [67]


$$CMRR \cong (2g_{m(dp)}r_{tail})g_{m(mir)}(r_{o(dp)} \parallel r_{o(mir)}) \quad (4.8)$$

kde $g_{m(dp)}$ a $r_{o(dp)}$ sú transkonduktancia a výstupný odpor tranzistorov M_1 a M_2 , $g_{m(mir)}$ a $r_{o(mir)}$ sú transkonduktancia a výstupný odpor tranzistorov M_3 a M_4 a r_{tail} je výstupný odpor tranzistoru M_5 . [65] [66] [67]

Ďalším spôsobom, ako zvýšiť CMRR je nahradiť jednoduché prúdové zrkadlo typu Widlar, na obrázku č.4.2 sú to tranzistory M_5 a M_8 , jedným z prúdových zrkadiel s vysokým výstupným odporom. Jedným vylepšeným prúdovým zrkadlom je napríklad kaskódové prúdové zrkadlo alebo Wilsonovo prúdové zrkadlo, ktoré majú vyšší výstupný odpor. [65] [66] [67]

4.5 Pomer potláčania zdroja napájania

Na výpočet PSRR z napájania U_{DD} pre operačný zosilňovač na obrázku č.4.2, rozdelíme zosilnenie $A^+ = \frac{u_o}{u_{DD}}$ na zisk zo vstupu. Pre tento výpočet predpokladajme, že napájacie napätie U_{SS} je konštantné a že obidva vstupy operačného zosilňovača na obrázku č.4.2 sú uzemnené. Prúd v M_8 sa rovná I_{bias} . Ak je tento prúd konštantný, musí byť konštantné napätie U_{GS} tranzistora M_8 , pretože M_8 je v diódovom pripojení. Preto sú $U_{GS8} = U_{GS5} = U_{GS7} = 0$ a transkonduktancie tranzistorov M_5 a M_7 sú neaktívne. Výsledkom je, že ak $r_{o5} = r_{tail} \rightarrow \infty$, a $r_{o7} \rightarrow \infty$, potom $\frac{u_o}{u_{DD}} = 0$. Vyhľadanie zisku je možné pomocou konečných hodnôt r_{o5} a r_{o7} . Na obrázku č.4.3 a) je výstup definovaný ako u_{oa} a variácia napájania u_{dd} je nastavená na nulu v bode, kde je pripojený r_{tail} . Na obrázku č.4.3 b) je výstup definovaný ako u_{ob} a u_{dd} variácia napájania je nastavená na nulu v bode, kde je pripojený r_{o7} . Nájďme samostatne u_{oa} a u_{ob} , a pomocou superpozície nájďme celkový zisk $\frac{u_o}{u_{DD}} = (u_{oa} + u_{ob})/u_{dd}$. [65] [66] [67]



Obrázok 4.3 Malosignálové schémy dvojstupňového zosilňovača pre výpočet väzby od napájania k výstupu (a) cez druhý stupeň a (b) cez prvý stupeň [67]

Na obrázku č. 4.3 a) prvý stupeň nebude mať žiadnu zmenu a $u_{gs6} = 0$. Preto je g_{m6} neaktívna a koncový stupeň sa javí ako jednoduchý delič napätia. Pretože jednosmerný I_{D6} je rovnaký a opačný k I_{D7} , potom: [65] [66] [67]

$$\frac{u_{oa}}{u_{ob}} = \frac{u_{gs6}}{u_{dd}} \frac{u_{ob}}{u_{gs6}} \quad (4.9)$$

kde prvý člen na pravej strane predstavuje zisk prvého stupňa a druhý člen predstavuje zisk druhého stupňa. Vstup u_{dd} sa javí na obrázku č.4.3 b) ako vstup v spoločnom režime, $u_{ic} = u_{dd}$ v prvom stupni. Preto zisk v prvom stupni: [65] [66] [67]

$$\frac{u_{gs6}}{u_{dd}} = -\frac{u_{gs6}}{u_{ic}} = -g_{m[cm]}R_{o1} \quad (4.10)$$

kde $g_{m[cm]}$ je transkonduktancia spoločného režimu prvého stupňa a R_{o1} je výstupný odpor prvého stupňa. [65] [66] [67]

Po dosadení zo sekcie 3.2 a ak $2g_{m(dp)}r_{tail} \gg 1$, $g_{m(mir)}r_{o(dp)} \gg 1$ a $g_{m(mir)}r_{o(mir)} \gg 1$ tak: [65] [66] [67]

$$\frac{u_{gs6}}{u_{dd}} \cong \frac{r_{o(dp)} \parallel r_{o(mir)}}{2g_{m(mir)}r_{tail}(r_{o(dp)} \parallel r_{o(mir)})} = \frac{1}{2g_{m(mir)}r_{tail}} \quad (4.11)$$

Následne: [65] [66] [67]

$$\frac{u_{ob}}{u_{dd}} \cong -\frac{g_{m6}(r_{o6} \parallel r_{o7})}{2g_{m(mir)}r_{tail}} \quad (4.12)$$

Ak $U_{sat3} = U_{sat6}$, na riadenie systematického ofsetu, tak $\frac{g_{m6}}{g_{m(mir)}} = \frac{I_{D6}}{I_{D3}}$. Pretože I_{D6} je rovnaký a opačný k I_{D7} tak: [65] [66] [67]

$$\frac{u_{ob}}{u_{dd}} = -\frac{U_{E6}}{U_{E6} + U_{E7}} \quad (4.13)$$

pretože $U_{E5} = U_{E7}$ a $I_{D5} = 2I_{D3}$. Kombináciou vzťahu 4.9 a 4.13 sa dostáva: [65] [66] [67]

$$A^+ = \frac{u_o}{u_{dd}} = \frac{u_{oa} + u_{ob}}{u_{dd}} \cong 0 \quad (4.14)$$

Definujme nové premenné, ktoré umožňujú vypočítať PSRR. Teda: [65] [66] [67]

$$PSRR^+ = \frac{A_{dm}}{A^+} \quad (4.15)$$

a

$$PSRR^- = \frac{A_{dm}}{A^-} \quad (4.16)$$

kde A^+ a A^- sú zisky z pozitívneho a negatívneho napájacieho zdroja na výstupe


Preto podľa vzťahu 4.14 a 4.15 je hodnota $PSRR^+ \rightarrow \infty$ pre nízke frekvencie s dokonalou zhodou. V praxi môže nesúlad zvýšiť transkonduktanciu prvého stupňa v spoločnom režime. Na výpočet PSRR z napájacieho zdroja U_{SS} pre operačný zosilňovač na obrázku č.4.2 sa vypočíta zisk $A^- = \frac{v_o}{v_{ss}}$ a potom sa normalizuje zisk na vstupe. Pre tento výpočet predpokladajme, že napájacie napätie U_{DD} je konštantné a že obidva vstupy operačného zosilňovača sú uzemnené. Za týchto podmienok tranzistory M_1 a M_2 pôsobia ako zosilňovače zo spoločnými hradlami a pokúšajú sa udržiavať nastavený prúd v tranzistoroch M_3 a M_4 konštantný. Ak je prúd I_{D3} konštantný, musí byť konštantné u_{gs3} , pretože tranzistor M_3 je v diódovom zapojení. Preto sa napätie $u_{gs3} = 0$. Pretože $u_{ds3} = u_{gs3}$ a keďže $u_{ds4} = u_{gs6} = 0$, preto je g_{m6} neaktívna a koncový stupeň sa javí ako jednoduchý delič napätia. Pretože I_{D6} je rovnaký a opačný ako I_{D7} : [65] [66] [67]

$$A^- = \frac{|U_{E7}|}{U_{E6}|U_{E7}|} \quad (4.17)$$

Potom po dosadení vzťahu 4.17 do vzťahu 4.16 sa získava zisk pre negatívny napájací zdroj: [65] [66] [67]

$$PSRR^- = \frac{A_{dm}}{A^-} = -\frac{2}{|U_{sat1}|} \frac{2}{U_{sat6}} \left(\frac{|U_{E2}|U_{E4}}{|U_{E2}| + U_{E4}} \right) U_{E6} \quad (4.18)$$

Vzťah 4.18 udáva potláčanie nízkočfrekvencného napájania zo záporného zdroja. Toto potláčanie sa zhoršuje so zvyšovaním frekvencie. Keď sa použitá frekvencia zvýši, impedancia kompenzačnej kapacity C_C na obrázku č.4.2 sa zníži, čo efektívne skratuje hradlo tranzistora M_6 na jeho odtok pre vysoké frekvencie. Na obrázku č.4.4 sú uplatnené vyššie uvedené vzťahy pre potláčanie napájacieho zdroja. [65] [66] [67]



Obrázok 4.4 Bloková schéma OTA s modelovanými variáciami napájania vo vstupnej diferenciálnej slučke s $u_{ic} = 0$ [67]

4.6 Frekvenčná analýza

Prenosová funkcia obvodu na obrázku č.4.2 má dva póly, môžeme zaistiť stabilitu tohto obvodu iba vtedy, ak sú póly dostatočne vzdialené od seba. Keď sa zisk rovná jednej, čiže má 0 dB, druhý pól ešte nie je dosiahnutý. Prvý pól sa nazýva *dominantný pól*, pretože dominuje v chovaní frekvenčnej odozvy v oblasti, kde je zisk vyšší ako jeden. Bohužiaľ, v dvojstupňovom zosilňovači sú póly relatívne blízko pri sebe. Obvod nemá dominantný pól a je nevyhnutná kompenzácia. [69]

Jedná, možno najviac používaná, kompenzovaná sieť sa dosahuje práve *Millerovou* kompenzáciou, a to kompenzačným kondenzátorom C_c , ktorý je na obrázku č.4.2. Táto kapacita je pripojená medzi výstup prvého stupňa a výstup druhého stupňa, pričom výstup prvého stupňa je vstup druhého stupňa. [69]

Za predpokladu, že prvý pól je dominantný, jeho vynásobením ziskom sa získa očakávaná uhlová frekvencia, kedy je zisk rovný jednej: [69]

$$\omega_T = 2\pi f_T \Rightarrow f_T = \frac{g_{m1}}{C_c} \quad (4.19)$$

kde f_T je tranzitný kmitočet, a C_c kompenzačná kapacita.

Nula je ďaleko od očakávanej tranzitnej frekvencie, ak je transkonduktancia druhého stupňa oveľa vyššia ako je transkonduktancia prvého stupňa. Ak je nula blízko očakávanej tranzitnej frekvencie, jej účinnosť významne modifikuje frekvenčnú odozvu v blízkosti prechodu 0 dB, čo zhoršuje podmienky stability. V praktických prípadoch teda nemôžeme nechať obvod taký, aký je, ale musíme nájsť nejaké riešenie aby bola fázová marža uspokojivá. [69]

4.7 Rýchlosť priebehu

Veľký signál privádzaný na vstupný pár spôsobuje úplne vybalancovanie stupňa, skreslený prúd úplne preteká cez M_1 alebo M_2 . Za takýchto podmienok spätná väzba stráca kontrolu nad výstupným uzlom, výstupný výkyv závisí od zaťažovacej kapacity C_L a kompenzačnej kapacity C_C , ktoré musia byť súčasne nabité alebo vybité od prúdu prvého a druhého stupňa. [69]

Predpokladajme, že vstupný pár je nevyvážený, takže prúd I_{D5} celkom preteká cez M_2 , potom tranzistor M_1 je vypnutý. Tranzistor M_3 je následne vypnutý a tranzistor M_4 je tiež vypnutý, pretože zrkadlí prúd v tranzistore M_3 . Výsledkom je, že celý prúd I_{D5} preteká cez kompenzačnú sieť. Preto prúd I_{D5} vybíja kondenzátor C_C konštantným tempom. Napätie na kondenzátore C_C klesá a ak napätie U_{DS2} zostáva konštantné, výstupné napätie klesá s rýchlosťou priebehu:

$$SR_- = \frac{I_{D5}}{C_C} \quad (4.20)$$

Vybíjajúci prúd na druhej doske C_C prúdi cez M_6 . Napätie U_{DS2} klesá v danom rozsahu, takže prúd poskytovaný tranzistorom M_6 sa zvyšuje a pravdepodobne poskytuje prúd C_C a C_L . Ak zvýšenie tranzistoru M_6 nie je dostatočne veľký, operácia sa spomalí. Preto je rýchlosť priebehu vyjadrená vzťahom 4.20 maximálnou možnou variantou.

V druhom symetrickom prípade, keď prúd I_{D5} tečie skrz M_1 , M_4 zrkadlí prúd I_{D5} , zatiaľ čo M_2 je vypnutý. Preto prúd I_{D5} z tranzistoru M_4 pochádza z kompenzačnej siete. Za predpokladu, že U_{DS2} klesne, M_6 sa vypne a prúd I_{D7} je plne schopné nabiť C_C a C_L . Preto teda môžeme písať: [69]

$$SR_+ = \frac{I_{D6}}{C_C + C_L} \quad (4.21)$$

Navyše je prúd, tečúci C_C obmedzený výrazom $SR_+ = I_{D5}/C_C$. Často je nevyhnutné mať symetrické pozitívne a negatívne priebehy rýchlosti. Návrhová požiadavka vedie k podmienke:

$$\frac{I_{D5}}{C_C} \leq \frac{I_{D7}}{C_C + C_L} \quad (4.22)$$

ktorá ustanovuje návrhové obmedzenie pri voľbe predpätého prúdu prvého a druhého stupňa. Rýchlosť priebehu môže byť vyjadrená pri použití malosignálového modelu následne:

$$\omega_T = \frac{1}{\tau_T} = \frac{g_{m1}}{C_C} \quad (4.23)$$

kde rýchlosť priebehu je daná:

$$SR = \frac{I_{D1}}{g_{m1}} \omega_T = \quad (4.24)$$

Rýchlosť priebehu je vlastne maximálna rýchlosť zmeny výstupného napätia. Je daná rýchlosťou s akou sa mení napätie na kompenzačnom kondenzátore, ktorý je pri veľkom vstupnom diferenciálnom napätí nabíjaný prúdom I_{D5} . Rýchlosť priebehu [Slew rate] je pevne viazaná s tranzitnou frekvenciou, zvýšením rýchlosti priebehu je možné len zvyšovaním tranzitnej frekvencie, kde hrozí ale nestabilita. [70]

5. DIFERENCIÁLNY DIFERENČNÝ ZOSILŇOVAČ


Diferenciálny diferenčný zosilňovač [DDA], ktorého symbol je na obrázku č.5.1, je vznikajúcim analógovým CMOS stavebným kameňom. Používa sa v obmedzenej miere v počtu aplikácií vrátane implementácie diferenciálneho filtru so spínacími kapacitami, prispôsobenie telefónnej linky alebo pri spojitých filtrov. DDA je rozšírenou koncepciou OTA ako sa uvádza v kapitole 4. Hlavný rozdiel je v tom, že namiesto dvoch jednostranných vstupov, ako je to v prípade transkonduktančného zosilňovača OTA, má dva diferenciálne vstupné porty $U_P = U_{PP} - U_{PN}$ a $U_N = U_{NP} - U_{NN}$. Preto je možné zapísať výstup z DDA ako: [71]

$$U_{out} = A_0[(U_{PP} - U_{PN}) - (U_{NP} - U_{NN})] = A_0(U_P - U_N) \quad (5.1)$$

kde A_0 je zisk DDA v otvorenej slučke. Keď sa zavedie negatívna spätná väzba, t.j. na vstup U_{PN} alebo na U_{NN} , ktoré sa objavujú vo vzťahu 5.1 so záporným znamienkom, ziska sa nasledujúci výraz, za predpokladu $A \rightarrow \infty$: [71]

$$U_{PP} - U_{PN} = U_{NP} - U_{NN} \quad (5.2)$$


Pre konečný zisk A v otvorenej slučke, rozdiel medzi dvoma diferenciálnymi napätiami sa zvyšuje, keď A klesá. Zisk otvorenej slučky by preto mal byť čo najväčší aby sa dosiahlo funkčnosti s vysokým výkonom. [71]



Obrázok 5.1 DDA: a) symbol, b) maticový zápis [71]

V praxi môže byť DDA implementovaný ako je to znázornené na obrázku č.5.2, kde dva vstupné porty DDA konvertujú dve diferenciálne napätia na prúdy, ktoré sa potom odčítajú, konvertujú na napätie a zosilňujú. Z rovnice 5.2 vyplýva, že aj keď je rozdiel dvoch diferenciálnych vstupných napätí prakticky nulový, napätia U_{PP} a U_{PN} resp. U_{NP} a U_{NN} nemajú vlastnosť virtuálneho skratu, ktorý existuje aj v operačných zosilňovačoch. Vďaka tomu je DDA v istom zmysle podobný operačnému transkonduktančnému zosilňovaču OTA. [71]

Rovnako ako v prípade OTA, je rovnaké aj DDA, len s tým rozdielom, že sa DDA skladá z dvoch diferenciálnych párov namiesto jedného, ako v prípade OTA. Pre prevádzku s nízkym napájacím napätím a vysoké dynamické schopnosti, sa zvyčajne používa druhý stupeň z topológie na obrázku č.5.1 v *rail-to-rail* technike. [71]



Obrázok 5.2 Typická bloková topológia DDA [71]

Dizajn integrovaných obvodov CMOS s nízkym napätím a nízkym výkonom je predovšetkým nevyhnutné pre nositeľné alebo implementovateľné biomedicínske zariadenia. Pre danú technológiu CMOS však zníženie napájania vedie k zhoršeniu výkonu obvodu, a preto musia dizajnéri vyvíjať štruktúry a techniky na udržanie prijateľného výkonu pri zníženom napájaní. Pre napájanie menej ako 500 mV , sa ako energeticky efektívne a nízkofrekvenčné aplikácie, ako napríklad biomedicínske, zistila vhodná technika so substrátovým riadením *Bulk – driven*. Medzi ďalšie moderné techniky, ktorými sa dosahuje možnosti nízko napätového a nízko výkonového návrhu sú tranzistory riadené plávajúcim hradlom, označované ako *FG – MOST*, tranzistory riadené kvázi plávajúcim hradlom, označované ako *QFG – MOST*, alebo tranzistory riadené substrátom a kvázi plávajúcim hradlom, označované ako *BD – QFG – MOST*. [72]

Hlavné špecifikácie, ktoré sa majú brať do úvahy pri navrhovaní prístrojového zosilňovača (*IA*), pre aplikácie napríklad neurálneho záznamu, je vysoký diferenciálny zisk, vysoký pomer potlačania spoločného režimu (*CMRR*), pomer potlačania napájania (*PSRR*), nízky vstupný šum, vysoká vstupná impedancia, nízka spotreba energie a malá plocha. Šírka pásma potrebná na spracovanie neurónových signálov je menšia ako 10 kHz , vo väčšine prípadov 5 kHz . Taktiež je potreba potláčať veľké jednosmerné ofsetové napätie. [73]


5.1 DDA ako sčítač a odčítač

V tejto sekcii sú uvedené jednoduché obvody založené na DDA, ktoré sú ideálne nezávislé od frekvencie. Diskutuje sa o základných obvodoch, ako je sčítačka resp. odčítačka. Tieto základné obvody nachádzajú dôležité aplikácie v tradičnom analógovom spracovaní signálu. Použitím vzťahu 5.2 s $U_{PP} = U_{1+}$, $U_{PN} = U_{-}$, $U_{NN} = U_{2+}$ a $U_{NP} = U_o$ (negatívna spätná väzba) ako je znázornené na obrázku č.5.3, výstup z DDA je daný: [71]

$$U_o = U_{1+} + U_{2+} - U_{-} \quad (5.3)$$

Ďalšie súčasti nie sú nielenže potrebné, ale tiež sa dosahujú vysoké vstupné impedancie. Týmto obvodom je preto možné realizovať niektoré špeciálne funkcie. Napríklad pri uzemnení U_{1+} a U_{2+} sa z obvodu stane invertor napätia. [71]


Zdvojovač napätia, je možné dosiahnuť aj pripojením U_{1+} a U_{2+} ako vstup a U_- uzemniť. Okrem toho je možné pomocou rovnakej architektúry implementovať posúvač úrovne a odčítač napätia. [71]



Obrázok 5.3 DDA ako sčítač a odčítač [71]

5.2 Plne vyvážený diferenciálny diferenciálny zosilňovač

Rovnako ako klasický operačný zosilňovač alebo DDA sa môže skladať FB – DDA z dvoch stupňov, diferenciálneho, ktorý pozostáva z dvoch diferenciálnych párov, a invertoru, resp. klasický zosilňovač so spoločným S -terminálom. Taktiež pre zaistenie stabilizácie zapojenia je možné použiť kompenzačný kondenzátor C_c a kompenzačný odpor R_c , ako je uvedené na obrázku č.5.4. Dôležitou vlastnosťou je vstupný diferenciálny rozsah, ktorý je určený platnou oblasťou prevádzky, diferenciálnych párov, v role vstupných portov, rovnako ako aj pri DDA zosilňovaču. Pre zaistenie minimalizácie hlavne bieleho alebo tepelného šumu a lomového šumu $1/f$, je vhodné zvýšiť veľkosť šírky hradla. Ďalšou dôležitou vlastnosťou je linearita obvodu. Pretože sa FB – DDA zosilňovače používajú v konfigurácii s uzavretou slučkou, so spoločnou spätnou väzbou CMFB, potom, čím väčší je zisk FB – DDA v otvorenej slučke, tým lepšia bude ich linearita. [74]



Obrázok 5.4 Konvenčné zapojenie DDA [74]

Vyjadrený zisk bez spätnej väzby, v otvorenej slučke je daný aproximačne: [74]


$$A_0 = g_{mn}(r_{o1} \parallel r_{o3} \parallel r_{o5})(g_{m7} + g_{m8})(r_{o7} \parallel r_{o8}) \quad (5.4)$$

kde g_{mi} a r_{oi} sú transkonduktancia a výstupný odpor MOS tranzistorov. Je jasné, že zisk je priamo úmerný transkonduktancii. Kvôli virtuálnemu skratu v operačných zosilňovačoch, kedy diferenciálny pár pracuje pri vstupnom napätí $U_d = 0$, je možné zvoliť šírku tranzistorov diferenciálnych párov tak veľkú, ako je potrebné, aby sa zvýšila jeho transkonduktancia. Preto je šum minimalizovaný a zlepšuje sa linearita systému. Na druhej strane, dva vstupy, každej z dvojice diferenciálnych párov v DDA nie sú prakticky skratované a diferenciálne páry nepracujú pri pevnom U_d . V skutočnosti, keď sa zvyšuje U_d , transkonduktancia diferenciálneho páru klesá a stáva sa nulovou, keď je $U_d \geq g_m$. Na druhej strane, je možné vždy zvýšiť vstupný rozsah a znížiť šum a nelinearitu na úkor väčšieho výkonu zvýšením práve chvostových prúdov I_{tail} diferenciálnych párov, čo je však nevhodné pre aplikácie s nízkym výkonom. Ako bude uvedené, FB – DDA týmto problémom netrpí. Poznamenajme, že sa myslí transkonduktancia v tomto prípade mimo slabšej inverzie, kedy sa berie do úvahy pre jej výpočet aj rozmer dĺžky a šírka hradla. [74]

Úplne vyváženú diferenciálnu architektúru DDA zosilňovača je možné navrhnuť rovnakým spôsobom ako konvenčný operačný zosilňovač. Výsledkom sú plne vyvážené výstupy, ktoré sú dané: [74] [75] [76] [77] [78] [79]

$$U_{op} = -U_{on} = A_0[(U_{pp} - U_{pn}) - (U_{np} - U_{nn})] \quad (5.5)$$

kde U_{op} a U_{on} sú plne vyvážené výstupy z DDA. Poznamenajme, že oproti DDA má teda FB – DDA dva výstupy, ktoré sú symetrické. Symbol plne vyváženého diferenciálneho diferenciálneho zosilňovača je na obrázku č.5.5.




Obrázok 5.5 FB – DDA: a) symbol, b) maticový zápis [74]

Navrhovaný FB – DDA s nízkym výkonom vrátane obvodu spätnej väzby v spoločnom režime CMFB je na obrázku č.5.6. Na stanovenie výstupného napätia v spoločnom režime sa používa tradičný CMFB obvod [80] pozostávajúci z tranzistorov $M_{C1} - M_{C7}$, dvoch kondenzátorov C_{CM} a dvoch rezistorov R_{CM} , bez ktorých by sa výstup napätia v spoločnom režime pohyboval. CMFB určuje výstupné napätie v spoločnom režime a riadi ho tak, aby sa rovnalo určitému určenému napätiu, zvyčajne to býva práve polovica U_{DD}). Výstupné napätia U_{op} a U_{on} sú v rozsahu *rail – to – rail*. Pretože sa FB – DDA používa v architektúrach plne diferenciálnych obvodov, obidva jeho výstupy sa napájajú späť na obidva vstupy.


Existujú štyri kombinácie na dosiahnutie zápornej spätnej väzby, ako je znázornené na obrázku č.5.7. Ide o princíp ako je uvedené na začiatku kapitoly 5. Záporná spätná väzba je zapojenie výstupu na jeden zo záporných vstupov, čiže vstupy so záporným

znamienkom. Zavedením tejto väzby sa stanovuje stabilita systému, ktorá ale nie je jediným spôsobom ako stabilizovať systém. [74] [77] [78]



Obrázok 5.6 Konvenčné zapojenie FB - DDA s CMFB [74]

Na obrázku č.5.7 sú uvedené kategórie možných záporných spätných väzieb [FB]. Prvá kategória znázornená na obrázku č.5.7 a),b) vykazuje záporné FB k rovnakému diferenciálnemu páru, zatiaľ čo druhá kategória znázornená na obrázku č.5.7 c),d) obsahuje FB k obovom diferenciálnym párom. Prvá kategória sa správa podobne ako DDA, pretože diferenciálny pár, ktorý nemá FB, nebude medzi svojimi vstupmi vykazovať virtuálny skrat. Zatiaľ čo druhá kategória sa bude správať ako operačný zosilňovač, pretože FB sa aplikuje na každý diferenciálny pár. Oba diferenciálne páry budú mať medzi svojimi vstupmi virtuálny skrat. Na obrázku č.5.7 značí symbol β spätnoväzobnú článok. [74]



Obrázok 5.7 Kombinácie záporných FB [74]

6. PRAKTICKÁ ČASŤ

Cieľom práce bolo zoznámenie sa s vlastnosťami diferenciálneho diferenčného zosilňovača DDA pre biomedicínske účely. Z kapitoly 1 vyplýva, že biologický signál dosahuje maximálne frekvenciu $f = 10 \text{ kHz}$, čo bol prvým aspektom pri návrhu. Preto sa stanovil zisk šírky pásma GBW, resp. tranzitný kmitočet $f_T = 10 \text{ kHz}$. Navrhnutá štruktúra DDA slúži všeobecne pre biomedicínske signály, nebola špecializovaná na konkrétny typ biologického signálu.

V minulosti bolo navrhnutých mnoho atraktívnych DDA a FB – DDA, venované pre biomedicínske účely, ktoré boli inšpiráciou pri návrhu. Pretože sa jednalo o nízkonapäťový LV a nízkovýkonový LP návrh, musel sa zvoliť správny prístup k návrhu, ktorý využíval techniky a metódy ako sa uvádza v kapitole 2 resp. v kapitole 3. Najdôležitejším obmedzením pri takomto návrhu bolo práve prahové napätie MOS tranzistorov, ktoré bolo ale možno posunúť alebo dokonca až odstrániť zo signálovej cesty, ako sa uvádza v kapitole 2, vhodnou technikou, ktorá prinášala nevýhody v efektívnej transkonduktancii. Táto efektívna transkonduktancia znižovala celkové zosilnenie DDA, čo bolo nevýhodou pri takomto návrhu. Preto boli zvolené techniky pre zlepšenie jednosmerného DC zisku, pomocou lokálnej pozitívnej spätnej väzby a sebestačnej kaskódy.

Ďalším postupom pri návrhu, sa musela zvoliť nekonvenčná diferenciálna štruktúra triedy AB, ktorá je vhodná pre LV a LP návrh, oproti konvenčným diferenciálnym štruktúram. Ako sa pojednáva v kapitole 3, diferenciálne štruktúry triedy AB, sú v súčasnosti populárne, pretože poskytujú veľmi dobré dynamické vlastnosti bez zvýšenej statickej spotreby elektrickej energie. Ako druhý stupeň DDA, bola navrhnutá štruktúra so sebestačnou kaskódou, a QFG technikou, ktorá modifikuje druhý stupeň na triedu AB.


Pre tento návrh bola stanovená CMOS *n – well* technológia, pretože sa ako vstupný diferenciálny pár používala variácia PMOS tranzistoru. Spice modely, ktoré sa používali v práci, boli od Taiwanskej polovodičovej výrobnéj spoločnosti TSMC [81]. Tieto modely sa vyrábajú 0,18 μm CMOS technológiou, ktorá ponúka 6 kovových vrstiev, 1 poly vrstvu a bolo možné pomocou tejto technológie, vytvoriť kondenzátor kov – izolátor – kov MiM, ktorý sa v práci využíval. Táto technológia bola teda kompatibilná pre tento návrh.

Pri návrhu bolo uprednostnené prostredie LTspice oproti PSpice. Toto rozhodnutie bolo učené na základe odporúčania komisie, po obhajobe semestrálnej práce. Navyše simulácie v PSpice neboli v určitých smeroch správne, najmä pri simuláciách Monte Carlo resp. technologických simuláciách využívajúce simulácie Monte Carlo, ako napríklad pri určení ofsetového napätia..

6.1 Návrh DDA triedy AB


Samotný návrh spočíval v prístupe výberu diferenciálneho páru, diferenciálnej štruktúry a koncového stupňa. Pre diferenciálny pár bola zvolená technika PMOS tranzistora s viacnásobným vstupom riadený *B – terminálom*, MIBD, ktorého symbol je na obrázku č.6.1 a). Na obrázku č.6.1 b) sa nachádza malosignálový model MIBD. Tento typ tranzistoru využíval vstupné kapacity C_i , kde $i \in N$, ktoré boli pripojené k *B – terminálu*. Paralelne s každou vstupnou kapacitou C_i bol pripojený odpor R_{Li} , kde

$i \in N$, ktorý dosahoval obrovskej hodnoty odporu ako bude uvedené. Vysoká hodnota odporu sa využívala v zásade preto, aby nevznikal úbytok napätia na tomto odpore a neovplyvňoval návrh. Vďaka tomuto odporu bolo možné spracovávať jednosmerné, DC signály, pri návrhu, čo sa považovalo za výhodu. Realizácia vysoko odporového rezistoru je uvedená na obrázku č.6.2. Tieto rezistory boli jednoducho realizované ako MOS tranzistory M_L , ktoré pracovali vo vypnutom režime ako je zobrazené na obrázku č.6.2.



Obrázok 6.1 MIDB PMOST: a) symbol, b) malosignálový ekvivalent

Takýmto spôsobom mohlo byť k B – terminálu pripojených n – vstupov, kde jeden vstup predstavoval paralelnú kombináciu C_i , R_{Li} a C_{GD-MLi} , ako je uvedené na obrázku č.6.1 b). Kapacita C_{GD-MLi} pri tom predstavovala kapacitu C_{gd} pripojeného tranzistoru M_L . Na každý n – vstup bolo pripojených teda n – signálov U_N , kde $n \in N$. G – terminál bol privedený na vhodné predpätie aby sa zabezpečilo, že tranzistorom bude tiecť prúd I_D . Z obrázka č.6.1 b) prezentujú kapacity C_{BSUB} , C_{BS} a C_{BD} parazitné kapacity resp. medzi B – Sub , B – S a B – D terminálmi. Transkonduktancia g_{mb} a r_o sú transkonduktancia B – terminálu a výstupná vodivosť PMOS tranzistora.



Obrázok 6.2 Realizácia rezistoru R_L v CMOS prevedení

Spôsob realizácie rezistoru R_{Li} , v CMOS prevedení, ako je znázornené na obrázku č.6.2, bol vyhodnotený ako lepšie kompatibilná verzia namiesto jedného tranzistoru, aj po konzultáciách s vedúcim práce. Napätie na B – terminálu, U_B , bolo dané ako:

$$U_B \approx \sum_{i=1}^N \frac{C_i}{C_{Celkom}} U_i \quad (6.1)$$

kde C_i je vstupná kapacita, zhotovená ako MiM v CMOS prevedení, U_i je privedené vstupné napätie a C_{Celkom} je dané:

$$C_{Celkom} = C_{BSUB} + C_{BS} + C_{BD} + \sum_{i=1}^N C_{GD-MLi} + \sum_{i=1}^N C_i \quad (6.2)$$

Z rovníc 6.1 a 6.2 vyplývalo, že sa jednalo o kapacitný delič, ktorý upravoval hodnotu U_{BS} , hodnotou kapacitného deliča, resp. počtom pripojených vstupov.

Transkonduktancia MIBD PMOS tranzistoru bola daná ako:

$$g_{m,MIBD} = \frac{C_i}{C_{Celkom}} g_{mb} \quad (6.3)$$

kde zo vzťahu 6.3 vyplývalo, že kapacitný delič upravoval nielen napätie U_{BS} ale aj transkonduktanciu g_{mb} . Zo vzťahu 2.4 bolo zrejmé, že kapacitný delič riadi aj prahové napätie U_{Th} , pomocou modifikovaného napätia na B – terminálu zo vzťahu 6.1. Vďaka tomuto poznatku, sa zvolili vstupné kapacity C_i dominantné, aby sa modifikovalo prahové napätie U_{Th} a $g_{m,MIBD}$ aproximačne len hodnotou C_i . Ostatné vzťahy sú uvedené v kapitole 2 resp. podkapitole 2.2. Vďaka dominantnej kapacite C_i sa mohli vzťahy 6.1 a 6.3 zjednodušiť na primitívny kapacitný delič a zanedbať tak parazitné kapacity. Vzťah medzi vstupným šumom obyčajného BD – MOST a MIBD MOST je:

$$\overline{v_{ni,MIBD}^2} = \left(\frac{C_{Celkom}}{C_i} \right) \overline{v_{ni,BD}^2} \quad (6.4)$$

kde zo vzťahu 6.4 vyplývalo, že MIBD MOST má horšie šumové vlastnosti práve pomerom $\frac{C_{Celkom}}{C_i}$.


6.1.1 Princíp návrhu

Principiálna schéma navrhnutého diferenciálneho diferenčného zosilňovača sa nachádza na obrázku č.6.3. Celkové zapojenie pozostávalo z dvoch stupňov, čiže sa jednalo o 2 – stupňový zosilňovač. Navrhnuté DDA bolo v podstate transkonduktančným operačným zosilňovačom s dvoma diferenciálnymi párami, na obrázku č.6.3, boli tvorené tieto diferenciálne páry MIBD PMOS tranzistormi $M_{1A,B}$, ktorých G – terminály boli predpäté MIBD PMOS tranzistormi $M_{2A,B}$. Tranzistory $M_{2A,B}$ boli zapojené ako diódy, ktoré mali za úlohu zrkadliť prúd I_B do tranzistorov $M_{1A,B}$. Vlastne, pomocou tranzistorov M_{1B} a $M_{3A,B}$ sa zrkadlil prúd I_B v pomere 4: 1, a následne sa tento prúd zrkadlil pomocou diódovo zapojených tranzistorov $M_{2A,B}$ do tranzistorov $M_{1A,B}$. G – terminály tranzistorov $M_{A,B}$ boli spojené s D – terminálmi tranzistorov $M_{4A,B}$, čím sa pridal do uzla spojenia paralelne odpor o hodnote $1/g_{mA,B}$. V zásade, tranzistory $M_{A,B}$ posilnili jednosmerný DC zisk, pretože spolu s $M_{4A,B}$ tvorili čiastočnú pozitívnu spätnú väzbu. Tranzistory $M_{A,B}$ vytvárali negatívnu vodivosť $-g_{gmA,B}$, čím znížili vodivosť v uzloch spojenia s tranzistormi $M_{4A,B}$, a preto vylepšili DC zisk prvého stupňa.

Zvolený pomer zrkadlenia prúdu I_B sa stanovil na základe skúsenosti s navrhnutou štruktúrou a optimalizáciu spotreby energie, tak, aby sa zabezpečila požadovaná transkonduktancia prvého stupňa.

Pomocou tranzistorov $M_{5A,B}$ a $M_{6A,B}$ sa konvertovala diferenciálna štruktúra na výstup s jedným koncom, ako je uvedené na obrázku 4.1, pomocou jednoduchého prúdového zrkadla. Pomer medzi zrkadlením bol stanovený 1: 2,25. Tento pomer bol stanovený na základe dosiahnutia dostatočne veľkej transkonduktancie prvého stupňa. Pomery pri zrkadlení, boli upravované, aby sa získala čo najmenšia spotreba a zároveň musela byť splnená požiadavka na minimálnu transkonduktanciu vstupného stupňa.

Vstupný diferenciálny stupeň bol triedy AB ako sa uvádza v podkapitole 3.3.3. Diferenciálny stupeň nebol preto limitovaný pomerovo zrkadleným prúdom I_B , cez tranzistory $M_{2A,B}$, a dosahoval vyššieho prúdu cez tranzistory $M_{1A,B}$, čo bolo typické pre triedu AB. Navrhnutá štruktúra bola napájaná symetrickým napätím ± 200 mV, teda z obrázka č.6.3 platí $U_{DD} = 200$ mV = $-U_{SS}$, pri predpätom prúde $I_B = 40$ nA.



Obrázok 6.3 Navrhnutá štruktúra DDA so symbolom vpravo hore

Všetky tranzistory, v navrhnujej štruktúre, navyše pracovali v slabej inverzii, čím sa zvolila, spolu s technikou MIBD MOST, vhodnosť pre LV a LP návrh. Zvolená diferenciálna štruktúra, resp. vstupný adaptívny diferenciálny stupeň dodal návrhu vhodnosť pre LV a LP návrh, pretože potrebné minimálne napájacie napätie bolo dané:

$$U_{min} = U_{GS2} + U_{DS,sat3}, U_{GS4} + U_{DS,sat1}, U_{GS5} + U_{DS,sat6} \quad (6.5)$$

Takže pre správnu činnosť všetkých tranzistorov, operujúcich v slabej inverzii, sa zvolilo saturačné napätie 200 mV rovnako ako aj pre napätie U_{GS} všetkých tranzistorov. Takto zvolené hodnoty napätí tranzistorov, boli na základe resp. ako sa uvádza v kapitole 2, že je potrebné minimálne saturačné napätie $3U_T \approx 78\text{ mV}$, pre tranzistory v slabej inverzii. Preto zvolené napätia boli v súlade s teoretickým úvodom. Na základe vhodne zvolených saturačných napätí U_{DS} a napätí U_{GS} , pri ktorých boli tranzistory v saturácii, bolo zvolené napájacie napätie $\pm 200\text{ mV}$. Predpätý prúd I_B bol zvolený na základe skúsenosti, pretože ak by bol zvolený predpätý prúd $I_B < 40\text{ nA}$, znamenalo by to väčšie tranzistory, teda väčšia obsadená plocha na čipe, a ak by bol zvolený predpätý prúd $I_B > 40\text{ nA}$, znamenalo by to vyššiu elektrickú spotrebu na čipe. Preto boli stanovené optimálne hodnoty napájacieho napätia a predpätého prúdu.

Druhý stupeň bol založený na zjednotení techník sebestačnej kaskódy a koncového stupňa triedy AB pomocou QFG – MOST, ktoré sú uvedené v podkapitole 2.4 resp. 2.5. Na obrázku č.6.3 tvorili druhý stupeň tranzistory M_7 , M_8 , M_{LARGE} a kapacita C_{IN} . Tranzistor M_{LARGE} bol v odpojenom režime a jednalo sa o rovnakú situáciu ako v prípade zobrazenom na obrázku č.6.2, teda hlavnou úlohou týchto tranzistorov, bolo dosiahnutie nastavenie veľkostí, aby bola ich výstupná vodivosť čo najmenšia. Hlavne, C_{IN} a M_{LARGE} vytvárali filter typu horná priepust, a pre správny návrh DDA sa musela nastaviť medzná frekvencia tohto filtru na čo najmenšiu hodnotu, teda nastaviť rozmery M_{LARGE} , tak, aby mal čo najmenšiu vodivosť. Nastavenie veľkostí M_{LARGE} , tak aby bola jeho vodivosť čo najmenšia, bola viac praktická úvaha, pretože zvýšením hodnoty kapacity C_{IN} vedie k výrazne zvýšenej plochy na čipe. Hodnoty W/L tranzistoru nemohli byť ale veľké aby nebola na čipe obsadená veľká plocha, ale zároveň musel mať tranzistor M_{LARGE} malú vodivosť. Zjednotenie sebestačnej kaskódy a koncového stupňa triedy AB viedlo k vyššiemu DC zisku, vďaka sebestačnej kaskóde, ktorú tvoril tranzistor M_8 , ako sa uvádza v podkapitole 2.5, a k zlepšeniu rýchlosti priebehu SR a symetrickosti SR. Tranzistor M_8 bol v zapojení ako je uvedené na obrázku č.2.21, resp. vložení ekvivalentu z obrázka č.2.21 do tranzistoru M_2 uvedený na obrázkoch č.2.24 a 2.25. Druhý stupeň, bola vylepšená verzia zatiaľ navrhnutých podobných zapojení. Hodnota kapacity C_{IN} bola zvolená na základe vzťahu 2.84, aby sa aproximačne vzťah rovnal 1. Pre zaistenie stability systému vo frekvenčnej oblasti, bola použitá Millerová kompenzačná kapacita C_C , bez použitia nulovacieho odporu R_C . Pri použití sebestačnej kaskódy mohla byť stabilita zaistená nepriamou metódou, ktorá by mohla mať menšiu hodnotu kapacity C_C . Zaťažovacia kapacita C_L bola stanovená na 20 pF .

Stanovenie veľkostí W/L tranzistorov, bolo podľa skúsenosti. Navrhnuté veľkosti W/L tranzistorov sa brali do úvahy tak, aby pracovali všetky tranzistory v správnom režime, teda v saturácii. Pričom museli mať tranzistory saturačné napätie $U_{DS,sat} \approx 200\text{ mV}$ a pre tranzistory zapojené v dióde zase $U_{GS} \approx 200\text{ mV}$, teda polovicu napájacieho napätia.

Pre ukážku výpočtu prúdového zrkadlenia, bol stanovený vzťah 6.6 demonštračne. Pri výpočte prúdového zrkadlenia medzi tranzistormi M_{IB} a $M_{3A,B}$ boli zanedbané

druhoradé účinky ako modulácia dĺžky kanálu, či efekt $B - \text{terminálu}$, a predpokladalo sa, že sú tranzistory dokonalo identické, preto, platilo:

$$\left(\frac{W}{L}\right)_3 = \frac{I_{D3}}{I_{D,IB}} \left(\frac{W}{L}\right)_{IB} = \frac{10 \cdot 10^{-9}}{40 \cdot 10^{-9}} \left(\frac{10 \cdot 10^{-6}}{1 \cdot 10^{-6}}\right)_{IB} = 2,5 \quad (6.6)$$

kde sa využil vzťah 2.21, teda prúd tranzistorom v slabej inverzii, ktorý sa vďaka predpokladu identických tranzistorov upravil na vzťah 6.6. Zo vzťahu 6.6 bola teda hodnota W/L tranzistoru $M_{3A,B}$ stanovená na $\left(\frac{2,5 \cdot 10^{-6}}{1 \cdot 10^{-6}}\right)_3$.

Hodnoty W/L kompozitného tranzistoru M_8 , ktorý bol použitý v druhom stupni bol zvolený tak, aby tranzistor M_{8S} , pracujúci v triódovom režime, mal aspoň napätie $U_{DS} = 30 \text{ mV}$, pre maximálne využitie výhody sebastačnej kaskódy v podobe DC zisku a optimálne zvolenej, plochy na čipe. Parameter m bol zvolený pomerom dĺžok vodivých kanálov MOS tranzistorov, teda $m = \frac{2}{0,3}$.

Tabuľka s hodnotami rozmerov použitých tranzistor je uvedená nižšie v tabuľke 1.

Tabuľka 1 Tabuľka s navrhnutými rozmermi pomeru W/L tranzistorov

Tranzistor	W/L [$\mu\text{m}/\mu\text{m}$]
$M_{1A,B}$	10/0,5
$M_{2A,B}$	10/0,5
$M_{3A,B}$	2,5/1
$M_{4A,B}$	8/0,5
$M_{A,B}$	5/0,5
$M_{5A,B}$	18/0,5
$M_{6A,B}$	7,5/0,5
M_7	30/1
M_{8S}	12 x 6,5/0,3
M_{8D}	12 x 22/2
M_{IB}	10/1
M_L	15/0,3
M_{LARGE}	0,5/6


V tabuľke 1 je označenie M_{8D} , M_{8S} pre tranzistory sebastačnej kaskódy v druhom stupni, ako je uvedené na obrázku č.2.21 a). Tranzistor M_L bol vysoko odporový tranzistor pripojený k $B - \text{terminálu}$ paralelne s kapacitami C_{GD-MLi} a C_i , čo vytváralo jeden vstup na tranzistore $M_{1A,B}$ a $M_{2A,B}$. Tranzistor M_{LARGE} bol tak isto vysoko odporový tranzistor, ktorý vytváral s kapacitou C_{IN} filter typu horná priepust. Tranzistor M_{LARGE} ako je uvedené na obrázku č.6.3, bol zapojený v reverzne diódovom zapojení, kvôli odpojenému režimu. Z tabuľky 1 bolo možné pozorovať hodnotu rozšírenú celočíselným násobkom x , ktorá hovorí o počte pripojených tranzistorov paralelne vedľa seba. Jedná sa o tranzistory M_{8S} a M_{8D} vo výstupnom, resp. druhom stupni, kedy sa zvolil viacnásobný paralelný počet tranzistorov namiesto jedného veľkého tranzistoru. Tieto tranzistory museli byť veľké, pretože zaisťovali stabilitu systému. Hodnota tranzistorov M_L bola navrhnutá tak, aby bol vzniknutý úbytok napätia na tomto tranzistore, čo najmenší.

V tabuľke 2 boli uvedené hodnoty kapacít. Pričom kapacita C_i , bola zvolená na základe konzultácií s vedúcim práce. Hodnoty kapacít C_i boli optimálne zvolené aby boli dominantné. Pre nižšie hodnoty tejto kapacity by bol vzťah 6.3 závislý aj od parazitných kapacít, a vzťah by sa vzdal jednoduchého výpočtu kapacitného deliča.

Tabuľka 2 Tabuľka s hodnotami použitých kondenzátorov

Kondenzátor	
C_i	0,5 pF
C_C	5 pF
C_{IN}	3,5 pF
C_L	20 pF

Polovičný malosignálový model vstupného diferenciálneho stupňa je zobrazený na obrázku č.6.4. Pre výpočet vstupnej transkonduktancie prvého stupňa bol skratovaný výstup prvého stupňa.



Obrázok 6.4 Polovičný malosignálový model vstupného diferenciálneho stupňa

Pri skratovanom výstupe platilo:

$$I_{out/2} = -g_{m5} U_{GS4} \quad (6.7)$$

kde U_{GS4} bolo dané pri $g_{\Delta} = g_{m4} + g_{gds4} + g_{dsA} + g_{ds1}$:

$$U_{GS4} = -\frac{g_{mA}}{g_{\Delta}} U_{GS4} - \frac{g_{m1}}{g_{\Delta}} U_{GS1} - \frac{g_{mb1}}{g_{\Delta}} U_{in/2} \quad (6.8)$$

a pre U_{GS1} platilo:

$$U_{GS1} = \frac{g_{mb2}}{g_{m2} + g_{ds2} + g_{ds3}} (-U_{in/2}) \quad (6.9)$$

potom dosadením vzťahu 6.9 do vzťahu 6.8 sa dostal tvar:

$$U_{GS4} = -g_{mb1} \left(\frac{\frac{g_{m1}}{g_{\Delta}} \frac{g_{mb2}}{g_{m2} + g_{ds2} + g_{ds3}} - \frac{1}{g_{\Delta}}}{1 + \frac{g_{mA}}{g_{\Delta}}} \right) U_{in/2} \quad (6.10)$$

a nakoniec dosadením vzťahu 6.3 a 6.10 do vzťahu 6.7 pri $g_{ds\Delta} = g_{gds4} + g_{dsA} + g_{ds1}$ sa dostala transkonduktancia vstupného stupňa pre i - vstup:

$$g_{m,1} = 2g_{mb1} \left(\frac{C_i}{C_{celkom}} \right) \frac{\frac{g_{m5}}{g_{m4}}}{(1-m) + \frac{g_{ds\Delta}}{g_{m4}}} \quad (6.11)$$

kde $m = g_{mA}/g_{m4}$ a $g_{ds\Delta}$ je súčet výstupných vodivosti. Výstupná vodivosť vstupného stupňa bola daná:

$$g_{out,1} = g_{ds5} + g_{ds6} \quad (6.12)$$

Transkonduktancia druhého stupňa bola daná vzťahom 2.85:

$$g_{m,2} = g_{m8} + \alpha g_{m7} \quad (6.13)$$

kde α podľa vzťahu 2.35 bola daná ako $\alpha \approx 1$ pri zvolenej kapacite $C_{IN} = 3,5 \text{ pF}$ a pri parazitnej kapacite C_{gs7} , daná simulačne, pri hradle tranzistora M_7 , sa kapacita $C_{gs7} \approx 26 \text{ fF}$. Výstupný odpor tranzistoru M_7 bol daný nasledovne:

$$R_{o,7} = \frac{1}{g_{ds7}} \quad (6.14)$$

a výstupný odpor kompozitného tranzistoru M_8 podľa vzťahu 2.43:

$$R_{o,8} = g_{m8}r_{o8,D}r_{o8,S} + r_{o8,D} + r_{o8,S} \quad (6.15)$$

Potom výsledný celkový DC zisk navrhutej štruktúry DDA v otvorenej slučke, bol daný pomocou vzťahov 6.11, 6.12, 6.13, 6.14 a 6.15:

$$A_o = \frac{g_{m,1} g_{m,2}}{g_{out,1} g_{out,2}} \quad (6.16)$$

kde $g_{out,2}$ bolo dané paralelnou kombináciou zo vzťahu 6.14 a 6.15. Prvý člen v rovnici 6.16 označoval zisk vstupného diferenciálneho stupňa a druhý člen značil zisk druhého, výstupného stupňa.

Frekvenčná analýza navrhutej štruktúry DDA bola určená podľa podkapitoly 2.3 a 2.4. Pre dominantnú frekvenciu platil aproximačný vzťah:

$$f_{p1} \approx \frac{1}{2\pi(g_{m8} + \alpha g_{m7})R_{o,8}(R_{o,5} \parallel R_{o,6})C_C} \quad (6.17)$$

kde $R_{o,5}$ a $R_{o,6}$ predstavovali výstupné rezistencie tranzistorov $M_{5A,B}$ a $M_{6A,B}$, ktoré boli vypočítané ako $R_{o,5} = 1/g_{ds5}$ resp. $R_{o,6} = 1/g_{ds6}$. Dominantná frekvencia f_{p1} predstavovala frekvenciu, spojenú s výstupným uzlom vstupného diferenciálneho stupňa. Frekvencia výstupného uzlu DDA viedlo k pólu, kedy sa brala do úvahy zaťažovacia kapacita C_L na výstupnom uzle a vzťah pre výpočet tohto pólu bol daný:

$$f_{p,o} = \frac{g_{m8} + \alpha g_{m7}}{C_L} \quad (6.18)$$

pričom pri výpočte nuly sa použila namiesto zaťažovacej kapacity C_L kompenzačná kapacita C_C a vzťah bol vyjadrený ako:

$$f_{n,o} = \frac{g_{m8} + \alpha g_{m7}}{C_C} \quad (6.19)$$

Pre získanie tranzitného kmitočtu resp. zisk šírky pásma bol odvodený nasledujúci vzťah:

$$f_T = GBW = \frac{g_{m,1}}{2\pi C_C} \quad (6.20)$$

kde GBW bolo označenie pre zisk šírky pásma. a Millerová kompenzačná kapacita C_C pre i – vstup, bola stanovená nasledujúcim vzťahom:

$$C_C = 2\eta \left(\frac{C_i}{C_{Celkom}} \right) \frac{I_B}{g_{m,1B} n U_T} \frac{\frac{g_{m5}}{g_{m4}}}{2\pi(1-m)f_T} \quad (6.21)$$

kde $\eta = g_{mb1}/g_{m1}$, n malo rovnaký význam v celom dokumente, resp. zo vzťahu 2.20, pomer $\frac{g_{m,1B}}{g_{m3}}$ bol stanovený, ako bolo písané, na pomer 4: 1, a člen $\frac{g_{m5}}{g_{m4}}$ bol stanovený na pomer 1:2,25. Zvolené pomery, ako bolo uvedené vyššie, bolo na základe minimalizovania elektrickej spotreby a zároveň dodržania minimálnej požadovanej hodnoty pre transkonduktanciu vstupného diferenciálneho stupňa, ktorý sa nachádza vo vzťahu 6.11, pri stanovenej kompenzačnej kapacite $C_C = 5 \text{ pF}$. Aby bola dodržaná fázová marža $[PM]$, minimálny predpätý výstupný prúd koncového stupňa, t.j. prúd $I_{D7,8}$, musel byť daný podmienkou:

$$\frac{g_{m8} + \alpha g_{m7}}{2\pi C_L} \geq 2,2 f_T \quad (6.22)$$

potom pre výstupný prúd, tečúci tranzistormi $M_{7,8}$ bol daný:

$$I_{D7,8} \geq 2,2 f_T n U_T 2\pi C_L \quad (6.23)$$


kde pre $f_T = 10 \text{ kHz}$, $C_L = 20 \text{ pF}$, simulačne odčítanú hodnotu $n = 1,59$ pri teplote 300 K, bol potrebný výstupný prúd, v koncovom stupni daný: $I_{D7,8} = 113,3 \text{ nA}$. Kde parameter n predstavoval sklon transkonduktancie tranzistorov $M_{1A,B}$ a $M_{2A,B}$.

6.2 Simulačné výsledky

Navrhnutý diferenciálny diferenčný zosilňovač DDA, zobrazený na obrázku č.6.3, bol simulovaný v programe LTspice, s modelmi MOS tranzistorov vyrábané $0,18 \mu\text{m}$ CMOS technológiou od spoločnosti TSMC, kde sa overovala správna funkčnosť zapojenia. Správna prevádzka všetkých tranzistorov bola overovaná v práci pomocou predpätej analýzy, ktorá vyhodnocovala pracovné body všetkých nelineárnych prvkov, teda MOS tranzistory. Pomocou tejto analýzy sa nastavili všetky tranzistory do pracovnej oblasti, saturačnej oblasti, tak, aby pri symetrickom napájaní $\pm 200 \text{ mV}$, bolo saturačné napätie jedného MOS tranzistoru približne 200 mV a v prípade diódovo zapojeného MOS tranzistoru, bolo nastavené jeho napätie U_{GS} tak isto na približne 200 mV . Tieto napätia boli zvolené v súlade so vzťahom 6.5. Napätia boli nastavované rozmermi vodivého kanálu, resp. pomerom W/L , ktoré sú uvedené v tabuľke 1 pre jednotlivé MOS tranzistory. Pri takto zvolených napätiach sa zabezpečila správna prevádzka tranzistorov v slabej inverzii. Pri tranzistore M_L bol zvolený pomer $\frac{W}{L} = \frac{15 \mu\text{m}}{0,3 \mu\text{m}}$ na základe minimálneho úbytku napätia na tomto tranzistore a na základe použitia, čo najmenších rozmerov. Simulačne bola odčítaná výstupná rezistencia tranzistoru M_L o veľkosti $\approx 1 \text{ G}\Omega$. Návrh bol napájaný symetrickým napájacím napätím $\pm 200 \text{ mV}$ s predpätým prúdom $I_B = 40 \text{ nA}$ a elektrickou spotrebou 90 nW .


6.2.1 Jednosmerná DC analýza

Pri jednosmernej DC analýze bolo DDA simulované v zapojení sledovača, kedy sa výstup U_{out} pripojil na vstup U_{PN} a na vstup U_{PP} bolo privádzané jednosmerné napätie U_{in} . Vstupy U_{NP} a U_{NN} boli pri tom skratované na zem. Schéma zapojenia sledovača je na obrázku č.6.5.



Obrázok 6.5 DDA v zapojení sledovača


Sledovač bol v zapojení s negatívnou spätnou väzbou, kedy sa na vstup privádzalo jednosmerné napätie U_{in} v rozsahu -200 mV až $+200\text{ mV}$, teda v rozsahu symetrického napájania. Výsledok napät'ovej simulácie je zobrazený na obrázku č.6.6.



Obrázok 6.6 DDA v zapojení sledovača - výsledok simulácie

Z obrázka č.6.6, resp. z výsledku napät'ovej simulácie DDA v zapojení sledovača, bolo možné pozorovať správanie výstupného signálu U_{out} v závislosti od vstupného signálu U_{in} . Napät'ovou simuláciou sa zistilo správanie rail – to -rail, čo bolo typické pre DDA, ktoré používalo ako vstupné diferenciálne páry techniku MIBD PMOS tranzistory. Navyše bolo simulačne nájdené ofsetové napätie $3\text{ }\mu\text{V}$, keď sa vstupný signál rovnal $U_{in} = 0\text{ V}$. Pre lepšie zobrazenie odchýlky výstupného signálu U_{out} , keď $U_{in} = -200\text{ mV}$, resp. $U_{in} = 200\text{ mV}$ slúži obrázok č.6.7.

Na obrázku č.6.7 bola odchýlka funkciou, kedy sa od výstupného signálu U_{out} odčítaval vstupný signál U_{in} v závislosti od vstupného signálu U_{in} . Simulačne odčítané ofsetové napätie bolo nízke, čo sa prisudzovalo presnému návrhu, pri voľbe zvolených rozmerov vodivých kanálov, MOS tranzistorov, resp. pomery W/L MOS tranzistorov.



Obrázok 6.7 Závislosť odchýlky $U_{out} - U_{in}$ od vstupného signálu U_{in}


Z obrázku č.6.7 bola pozorovaná maximálna odchýlka $2,59\text{ mV}$ pri $U_{in} = -200\text{ mV}$, resp. $-4,5\text{ mV}$ pri $U_{in} = 200\text{ mV}$. Navyše v rozmedzí vstupného signálu U_{in} od $\pm 150\text{ mV}$ bola chyba sledovača $< 0,19\text{ mV}$.

Pomocou predpätej analýzy boli zistené hodnoty vstupnej rezistencie, výstupnej rezistencie a jednosmerného DC zisku. Tieto hodnoty boli v poradí: $R_{in} = 336\text{ M}\Omega$, $R_{out} = 27\text{ M}\Omega$ a DC zisk $A_o = 68,48\text{ dB}$. Jednosmerný DC zisk bol daný vzťahom 6.16. Výstupná impedancia bola daná prevrátenou hodnotou vzťahu 6.13. Vstupná impedancia bola daná pre i - vstup paralelnou kombináciou výstupných impedancií tranzistorov M_L :

$$R_{in} = \left(\frac{C_i}{C_{celkom}} \right) \frac{1}{g_{ds,ML} + g_{ds,ML}} \quad (6.24)$$


6.2.2 Striedavá AC analýza

Pri striedavej AC analýze boli simulované parametre navrhutej štruktúry ako zisk, fáza, pomer odmietnutia spoločného režimu CMRR, pomer odmietnutia napájacieho napätia PSRR a fázová marža PM. Pri týchto simuláciách bol výstup zaťažný kapacitou $C_L = 20\text{ pF}$ a simulácie boli vo frekvenčnom rozsahu od 1 mHz do 100 kHz . Zapojenie DDA pre simulovanie zisku a fázy je na obrázku č.6.8.



Obrázok 6.8 Zapojenie DDA s otvorenou slučkou

Rezistor, kapacita a sledovač tvorili na obrázku č.6.8 negatívnu spätnú väzbu, ktorá zabezpečila stabilitu systému, kde hodnoty rezistoru a kapacity boli dané na základe medznej frekvencie dolnej priepuste, ktorú vytvárali, kde bola medzná frekvencia posunutá na veľmi nízke frekvencie, čím vytvorili celkovo dojem otvorenej slučky. Preto počas striedavej AC analýzy, po priložení striedavého signálu U_{in} na vstup U_{PP} , mohlo DDA snímať diferenciálne napätie medzi vstupom U_{PP} a U_{PN} v závislosti na frekvencii. Výsledok simulácie AC zisku a fáze systému sú znázornené na obrázku č.6.9.




Obrázok 6.9 AC zisk a fáza DDA

Navrhnutá štruktúra dosahovala striedavý AC zisk $A_o = 70 \text{ dB}$ pri frekvencii $1,28 \text{ Hz}$. Medzná frekvencia f_{-3dB} bola približne $3,5 \text{ Hz}$, fázová marža sa rovnala 62° a zisk šírky pásma bol $GBW = 10,3 \text{ kHz}$. Simulácia prebiehala pri frekvencii od 1 mHz do 100 kHz . Pri frekvencii približne 1 Hz bol zisk vyšší ako DC zisk, pretože sa v druhom stupni navrhutej štruktúry nachádza QFG – MOS tranzistor M_7 , na ktorého bránu bola pripojená kapacita C_{IN} a tranzistor M_{LARGE} . Zatiaľ čo sa kapacita C_{IN} zvolila na hodnotu $3,5 \text{ pF}$, aby bol parameter $\alpha \approx 1$, tak sa pomer W/L tranzistoru M_{LARGE} volil tak, aby mal čo najvyššiu hodnotu, a nemusela sa tak zväčšovať kapacita C_{IN} . Výstupná rezistencia tranzistora M_{LARGE} bola simulačne stanovená na hodnotu $106 \text{ G}\Omega$. Medzná frekvencia QFG – MOS tranzistoru, resp. hornej priepusti, bola daná vzťahom:

$$f_{QFG,HP} = \frac{1}{2\pi R_{LARGE}(C_{IN} + C_{gs7})} = 0,43 \text{ Hz} \quad (6.25)$$


Kapacita C_{IN} bola daná vzťahom 2.84, kedy sa parameter $\alpha \approx 1$. Pri menších hodnotách kapacity $\alpha \approx 1$ by došlo k poklesu napätia, teda zisku. Navyše sa kapacita C_{IN} upravovala minimálne aby sa dosiahlo práve AC zisku 70 dB pomocou QFG – MOS tranzistoru M_7 , resp. kapacitou C_{IN} , ktorá bola pripojená na hradlo M_7 .

Zo vzťahu 6.23, z ktorého platila podmienka minimálneho dodaného prúdu $I_{D7,8} = 113,3 \text{ nA}$, pre zlepšenie fázovej marže, bol dodaný prúd $I_{D7,8} = 117,4 \text{ nA}$, čo zabezpečilo, že fázová marža $> 60^\circ$.



Obrázok 6.10 Zapojenie DDA pre simulovanie CMRR

Zapojenie na obrázku č.6.10 bolo prispôsobené pre simulovanie pomeru odmietnutia spoločného režimu CMRR. Vstupný striedavý AC signál U_{in} bol privedený na obidva vstupy U_{PP} a U_{PN} . Vstupy U_{NP} a U_{NN} boli skratované na zem. Pomocou rezistoru, kapacity a sledovača bola opäť zabezpečená negatívna spätná väzba, ktorá pôsobila ako otvorená slučka. V tomto prípade bol druhý koniec kondenzátora pripojený na vstup U_{PP} , čo spôsobilo, že pri nízkych frekvenciách, resp. jednosmerná DC cesta cez kondenzátor neprešla ale pri vyšších frekvenciách, sa stal skratom a spojil tak oba vstupy, čiže vstupný signál sa objavoval na oboch vstupoch, čiže nastal spoločný režim. Výsledok simulácie pomeru odmietnutia spoločného režimu, ktorý sa pojednáva v kapitole 3, je zobrazený na obrázku č.6.11. Pomer potlačania spoločného režimu bol pomer medzi ziskom a ziskom spoločného režimu, teda výsledok simulácie pomeru odmietnutia spoločného režimu bol postavený aj na AC zisku z obrázka č.6.8.




Obrázok 6.11 Pomer odmietnutia spoločného režimu – CMRR DDA

Z obrázka č.6.11 bolo zrejmé, že návrh mal dobré vlastnosti v pomere potlačaní spoločného režimu. Hodnota CMRR sa nemenila takmer až ku tranzitnému kmitočtu, resp. zisku šírky pásma GBW. Hodnota CMRR bola až do frekvencie $\approx 100 \text{ Hz}$ približne $83,25 \text{ dB}$. Hodnota CMRR začala klesať až pri tranzitnom kmitočte, pretože boli


nedominantné póly presunuté na vyššie frekvencie vďaka použitiu koncového stupňa triedy AB.

Následne zapojenie na obrázku č.6.12 bolo prispôbené pre simulovanie pomeru odmietnutia napájacieho napätia. Simulovanie pomeru odmietnutia napájacím napätím PSRR bolo dosiahnuté tak, že sa vstup U_{PP} skratoval na zem, vstupy U_{NP} a U_{NN} boli taktiež skratované na zem a pomocou rezistora, kondenzátora a sledovača bola opäť vytvorená negatívna spätná väzba, ktorá pôsobila ako otvorená slučka. Striedavý AC vstupný signál U_{in} bol privádzaný podľa typu PSRR. Simulovala sa varianta, kedy bol vstupný signál U_{in} privedený na pozitívne napájanie, v tom prípade sa jednalo o simulovanie pomeru odmietnutia pozitívneho napájacieho napätia PSRR+, to samé platilo aj pre negatívne napájanie, v tom prípade sa jednalo o simulovanie pomeru odmietnutia negatívneho napájacieho napätia PSRR-.



Obrázok 6.12 Zapojenie DDA pre simulovanie PSRR+/PSRR-


Výsledky simulovaných PSRR+ a PSRR- sú uvedené na obrázku č.6.13. Simulovaním sa zistilo, že bola navrhnutá štruktúra DDA citlivá na napájanie a to pozitívnym, aj negatívnym napájaním. To znamenalo, že striedavý signál U_{in} privedený buď na pozitívne alebo negatívne napájanie zosilňovalo tento signál, aj napriek skratovaným vstupom DDA. Ako bude uvedené nižšie vstupný adaptívny diferenciálny stupeň trpí nedostatkom zosilneným napájaním. Bolo možné pozorovať, že koncový stupeň triedy AB, resp. technika QFG – MOST v koncovom stupni, mala za následok, že po prekročení frekvencie $f_{QFG,HP}$, ktorá je uvedená vo vzťahu 6.25, bolo zosilnené napájanie a to, pozitívne, aj negatívne. Použitý vstupný stupeň zosilňoval pozitívne napájanie približne 10 dB a negatívne napájanie približne 5 dB. Bolo teda zrejmé, že vstupný diferenciálny stupeň triedy AB, nebol kompatibilný s koncovým stupňom, taktiež triedy AB, vďaka technike QFG – MOS tranzistoru.



Obrázok 6.13 Pomer odmietnutia pozitívneho (PSRR+) a negatívneho (PSRR-) napájania – DDA

6.2.1 Šumová analýza

Pre stanovenie šumových vlastností, bol simulovaný DDA vystavený šumovej analýze. Analyzoval sa vstupný napätový šum $\overline{u_{ni}^2}$. Pri šumovej analýze bol DDA zapojený s otvorenou slučkou ako je uvedené na obrázku č.6.8, kde sa na vstup U_{PP} priviedol striedavý signál U_{in} . Výsledok šumovej analýzy je uvedený na obrázku č.6.14.




Obrázok 6.14 Vstupný napätový šum DDA

Z obrázka č.6.14 bolo pozorovateľné, že pri frekvencii približne 1 Hz má šumová krivka zakrivene, čo sa pripisovalo QFG – MOS tranzistoru. Okolo frekvencie 1 kHz sa začínal prejavovať šum $1/f$, $u_{ni,1/f}^2$, ktorého veľkosť bola $2,48 \mu V/\sqrt{Hz}$.

6.2.2 Teplotne – striedavá AC analýza


Teplotná striedavá AC analýza bola vykonaná pre DDA v zapojení sledovača, ako je znázornené na obrázku č.6.5, len s tým rozdielom, že sa ako vstupný signál privádzalo

striedavé napätie U_{in} . Pri teplotnej analýze bol zvolený interval teplôt od $0\text{ }^{\circ}\text{C}$ po $70\text{ }^{\circ}\text{C}$ s krokovaním po $10\text{ }^{\circ}\text{C}$. Vyššie uvedené simulácie boli vykonané pri izbovej teplote 300 K , teda $27\text{ }^{\circ}\text{C}$. Výsledok teplotne – striedavej AC analýzy DDA, v zapojení sledovača, je na obrázku č.6.15.



Obrázok 6.15 Teplotne – striedavá AC analýza DDA v zapojení sledovača

Keďže bol návrh uprednostnený MOS tranzistormi pracujúcimi v slabej inverzii, boli tieto MOS tranzistory teplotne závislé ako sa uvádza v podkapitole 2.2. Približná teplotne – striedavá AC analýza je uvedená nižšie na obrázku č.6.16. Z obrázka č.6.16 bolo možné sledovať rozptyl teplôt, kde zelenou farbou bola striedavá AC analýza pre teplotu $0\text{ }^{\circ}\text{C}$ až po silno modrú, ktorá označovala striedavú AC analýzu pri teplote $70\text{ }^{\circ}\text{C}$.




Obrázok 6.16 Približná teplotne – striedavá AC analýza DDA v zapojení sledovača

Z obrázka č.6.16 bol pozorovaný rozptyl striedavej analýzy, pri danom teplotnom rozsahu, od -120 mdB až 40 mdB . Rozptyl nadobúdala príliš nízkych hodnôt na to, že boli použité MOS tranzistory pracujúce v slabej inverzii, kde ich prúd bol priamoúmerný teplote, čo sa považovalo za výhodu.

6.2.3 Časová analýza

Podobne ako u jednosmernej DC analýze, ktorou sa overili vlastnosti DDA pri jednosmernom signáli, alebo pri striedavej analýze, kedy sa overili vlastnosti vo frekvenčnej oblasti, tak sa overili pri časovej analýze časové vlastnosti DDA v podobe rýchlosti priebehu SR. Boli uvedené simulácie s koncovým stupňom triedy AB a s koncovým stupňom triedy A za účelom porovnania vlastností a overenie funkčnosti navrhnutého DDA. Pri časovej analýze bolo použité opäť DDA v zapojení sledovača ako je uvedené na obrázku č.6.5.

Na vstup U_{PP} bol privedený obdĺžnikový signál o amplitúde 150 mV a frekvencii 1 kHz . Bola zabezpečená negatívna spätná väzba pripojením výstupu DDA na negatívny vstup U_{PN} . Ostatné vstupy boli skratované na zem, rovnako ako je znázornené na obrázku č.6.5. Meranie SR bolo dané v rozsahu 10 % až 90 % nábežnej a zostupnej hrany vstupného signálu U_{in} . Na obrázku č.6.17 je znázornený časový priebeh vstupného a výstupného napätia s koncovým stupňom triedy A.



Obrázok 6.17 Časová analýza DDA s koncovým stupňom triedy A

Z obrázka č.6.17 bola pomocou simulácie stanovená rýchlosť priebehu pre nábežnú hranu:


$$SR_+ = \frac{\Delta U}{\Delta t} = \frac{0,27}{41,5\ \mu s} \cong 6,5\ V/ms \quad (6.26)$$

a pre rýchlosť priebehu pre zostupnú hranu:

$$SR_- = \frac{\Delta U}{\Delta t} = \frac{0,27}{66,2\ \mu s} \cong 4\ V/ms \quad (6.27)$$

Z obrázka č.6.17 bol zaznamenaný príliš veľký výkyv pri zostupnej hrane, resp. pri SR_- , čo bolo spôsobené nedostatkom kapacity. Oproti triede AB by musela byť kompenzačná kapacita C_C vyššia aby stihla reagovať na zmeny prúdu, pretože sa rýchlo vybíjala. Na obrázku č.6.18 je zobrazené DDA s navrhnutým koncovým stupňom triedy AB. Práve technikou QFG bola dosiahnutá vyššia rýchlosť pri zostupnej hrane, vstupného obdĺžnikového pulzu, pretože kapacita C_{IN} bola pripojená na vysoko odporový tranzistor, ktorý držal kapacitu C_{IN} nabitú, takže oproti triede A sa nestihla vybiť. Bolo to zapríčinené vďaka veľkej časovej konštante, ktorá bránila, resp. neumožňovala kapacite

C_{IN} vybit' sa. Na obrázku č.6.18 je znázornená časová analýza DDA s navrhnutým koncovým stupňom triedy AB.



Obrázok 6.18 Časová analýza DDA s koncovým stupňom triedy AB

Z obrázku č.6.18 bolo možné pozorovať odstránenie výkyvu zostupnej hrany vstupného, obdĺžnikového signálu použitím triedy AB. Za pomoci simulácie bola stanovená rýchlosť priebehu pre nábežnú hranu:

$$SR_+ = \frac{\Delta U}{\Delta t} = \frac{0,27}{41,5 \mu s} \cong 6,5 V/ms \quad (6.28)$$

a pre rýchlosť priebehu pre zostupnú hranu:


$$SR_- = \frac{\Delta U}{\Delta t} = \frac{0,27}{46 \mu s} \cong 5,87 V/ms \quad (6.29)$$

Celkovo sa dokázala pri časovej analýze dominantnosť koncového stupňa triedy AB oproti koncovému stupňu triedy A najmä odstránením výkyvu pri zostupnej hrane a pri rýchlosti priebehu zostupnej hrany. Totálne harmonické skreslenie THD bolo stanovené pri časovej oblasti $THD = 1 \%$.

6.2.4 Monte Carlo analýza


Pri Monte Carlo analýze bolo simulované ofsetové napätie v závislosti od prahového napätia U_{Th} . Pri prahovom napätí U_{Th} bola nastavená relatívne 5 % odchýlka od nominálnej hodnoty, pri oboch typov MOS tranzistorov.

Zapojenie DDA bolo v konfigurácii ako je uvedené na obrázku 6.5. Vstupný signál U_{in} bol nastavený na nulový potenciál a simulovanie prebiehalo pri 250 priebehov, čo bola typická hodnota pri simulovaní ofsetového napätia. Výsledná Gaussová distribučná funkcia ofsetového napätia, v závislosti od 5 % relatívnej odchýlky prahového napätia U_{Th} je zobrazená na obrázku č.6.19. Z obrázka č.6.19 bolo možno vidieť nízku hodnotu ofsetového napätia v závislosti 5 % relatívnej odchýlky prahového napätia tranzistorov, čo bolo atypické pre použité MOS tranzistory, najmä pre tranzistory BD – MOST, resp. MIBD MOS tranzistory, sa predpokladala vyššia hodnota ofsetového napätia.



Obrázok 6.19 Gaussová distribučná funkcia ofsetového napätia

Navyše bolo uvedené pri jednosmernej analýze, pri DDA v zapojení sledovača systematické ofsetové napätie $3 \mu\text{V}$. To bol vlastne predpoklad, že ofsetové napätie bude nízke aj pri analýze Monte Carlo. Preto boli hodnoty, ofsetového napätia, brané správne aj keď išlo o atypické hodnoty pri použití MIBD MOS tranzistorov, ktoré predpokladali vyššiu hodnotu ofsetu. Nakoniec bola vyhodnotená priemerná, resp. stredná hodnota ofsetového napätia ako $0,625 \mu\text{V}$. Ďalej bola stanovená smerodajná odchýlka, ktorá činila $18,9 \mu\text{V}$, minimálna hodnota ofsetového napätia, ktorá bola $-49,1 \mu\text{V}$ a maximálna hodnota ofsetového napätia bola pri simulácii daná $35,8 \mu\text{V}$. A nakoniec boli dané aj hodnoty $\pm 3\sigma$, kde -3σ bolo $-56,1 \mu\text{V}$ a $+3\sigma$ zase $57,35 \mu\text{V}$. Histogram ofsetového napätia v závislosti od prahového napätia U_{Th} je uvedený na obrázku č.6.20.



Obrázok 6.20 Histogram ofsetového napätia

Prehľadová tabuľka vlastností navrhnutej štruktúry diferenciálneho diferenčného zosilňovača je uvedená nižšie. Hodnoty boli zohľadnené pri vyššie uvedených simuláciách a dosadené do prehľadnej tabuľky pre ukážku a uľahčenie hľadania.

Tabuľka 3 Prehľadná tabuľka navrhnutej štruktúry DDA

Parameter	Jednotka	Hodnota
Technológia	μm	0,18
Napájacie napätie	V	$\pm 0,2$
Prúd I_B	nA	40
Elektrická spotreba	nW	90
Tranzitný kmitočet	kHz	10,3
Fázová marža	$^\circ$	62
DC Zisk v otvorenej slučke	dB	68,48
AC Zisk@1 Hz	db	70
CMRR@10 mHz	db	83,26
CMRR@1 Hz	dB	83,26
PSRR+@10 mHz	dB	57,2
PSRR+@1 Hz	dB	39,9
PSRR-@10 mHz	dB	61,41
PSRR-@1 Hz	dB	39,2
Medzná frekvencia	Hz	3,4
SR+	V/ms	6,5
Tepelný šum	$\mu\text{V}/\text{Hz}^{1/2}$	4,17
Šum $1/f$	$\mu\text{V}/\text{Hz}^{1/2}$	2,48
SR-	V/ms	5,87
Priemerná SR	V/ms	6,18
THD@1 kHz DC 180 mV	%	1
Napät'ový rozsah	V	$\pm 0,2$
Ofsetové napätie	μV	3
Vstupná impedancia	Ω	336
Výstupná impedancia	Ω	27
Zaťažovacia kapacita	pF	20
U_{Th}/U_{nap}	-	1

6.3 Aplikácie s DDA

Pre diferenciálny diferenčný zosilňovač sa zvolili ako aplikácie filtre. Keďže bola práca zameraná na nízkonapäťovom a nízkovýkonovom návrhu určený biomedicínskym potrebám boli zvolené dva typy filtrov.

Jednou známou topológiou filtru, ktorý sa použil pre aplikácie diferenciálneho diferenčného zosilňovača, bola topológia Sallen Key. Diferenciálny diferenčný zosilňovač v zapojení topológie Sallen Key bol navrhnutý tak, aby bol dosiahnutý čo najvyšší rad filtru.

Preto bol zvolený diferenciálny diferenčný zosilňovač v zapojení topológie Sallen Key 6. radu. Pre bežnú aplikáciu by mohol stačiť filter nižšieho radu ako napríklad 2. radu, 3. radu alebo 4. radu, ale pre aplikácie, ktoré sú určené pre biomedicínske účely musel byť zvolený, čo najvyšší stupeň, resp. rad filtru. Dôvodov bolo hneď niekoľko, prečo bol zvolený diferenciálny diferenčný zosilňovač v zapojení topológie Sallen Key.


Prvým dôvodom bol fakt, že topológia Sallen Key ponúkala skutočne jednoduchú realizáciu vyššieho radu ako je len Sallen Key druhého radu. Pretože, aby sa dosiahlo vyššieho radu topológie Sallen Key, stačilo jednoduchú topológiu druhého radu kaskádovať. Kaskádovanie topológie Sallen Key sa zabezpečilo tak, že výstup z jednej topológie Sallen Key bol vstupom druhej topológie Sallen Key. Keďže bola jedna topológia Sallen Key druhého radu, stačilo použiť tri topológie Sallen Key k tomu, aby sa dosiahol požadovaný stupeň, resp. rád navrhnutého filtru.

Druhým dôvodom výberu topológie Sallen Key, bolo jeho jednoduché navrhnutie tak, aby sa splnili požiadavky, ktoré sú kladené návrhu zameraný pre biomedicínske účely. Nastavenie medznej frekvencie topológie Sallen Key bolo dosiahnuté Butterworthovou aproximáciou, resp. Butterworthovými aproximačnými koeficientmi. Bola teda zvolená, oproti všetkým typom aproximácie, Butterworthová aproximácia, pretože ponúkala rýchle rozvinutie okolo medznej frekvencie, ktorá sa zlepšovala rastúcim radom celkového filtru.

Tretím dôvodom bol fakt, že sa musel použiť čo najvyšší rad filtru, aby bol šum minimalizovaný. Práve tento fakt bolo nutné dodržať a navrhnuť filter 6. radu typu dolná priepust, pre uspokojenie nárokov pre biomedicínske účely.

Druhou aplikáciou bol zvolený ARC filter druhého radu. Zapojenie pozostávalo taktiež z troch diferenciálnych diferenčných zosilňovačov, pričom sa pasívnymi prvkami nastavila medzná frekvencia. Oproti topológii Sallen Key, ktorý ponúkal filter typu dolná priepust 6. radu, bola topológia s ARC filtrom rozšírená o výstup typu horná priepust, a pásmová priepust. V prípade ARC filtru išlo o 2. rád filtru, ktorý ale umožňoval viac výstupov s variáciami typu filtru. Navyše bolo pri ARC filtru použitých menej pasívnych prvkov ako v prípade topológie Sallen Key, ktoré slúžili taktiež, ako v prípade topológie Sallen Key, pre nastavenie medznej frekvencie. V nasledujúcich stránkach boli uvedené zapojenia filtrov oboch typov. Na obázku č.6.21 a) je zobrazená topológia Sallen Key filtru typu dolná priepust 2. radu a v b) je zobrazená topológia pozostávajúca z troch DDA, vytvárajúci filter typu dolná priepust 6. radu s topológiou Sallen Key.

6.3.1 Sallen Key filter typu dolná priepust 6. radu



Obrázok 6.21 a) Sallen Key dolná priepust 2. radu, b) Sallen Key dolná priepust 6. radu

Bol navrhnutý Sallen Key filter typu dolná priepust 6. radu Butteworthovou aproximáciou založený na navrhnutom diferenciálnom diferenčnom zosilňovači DDA, ktorý je zobrazovaný na obrázku č.6.21 b). Prenosová funkcia Sallen Key dolnej priepuste 2. radu bola vyjadrená vzťahmi:

$$\frac{U_{out}(s)}{U_{in}(s)} = \frac{A\omega_0}{s^2 + s\frac{\omega_0}{Q} + \omega_0^2} \quad (6.30)$$

$$\frac{U_{out}(s)}{U_{in}(s)} = \frac{A \frac{1}{R_1 R_2 C_1 C_2}}{s^2 + s \frac{R_1 R_2 + R_2 C_2 + R_1 C_1 (1 - A)}{R_1 R_2 C_1 C_2} + \frac{1}{R_1 R_2 C_1 C_2}} \quad (6.31)$$

kde medzná uhlová rýchlosť ω_0 bola vyjadrená:

$$\omega_0 = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}} \quad (6.32)$$

a faktor kvality Q :

$$Q = \frac{\sqrt{R_1 R_2 C_1 C_2}}{R_1 R_2 + R_2 C_2 + R_1 C_1 (1 - A)} \quad (6.33)$$

Pri návrhu boli použité rovnaké hodnoty R a C , takže sa vzťah 6.30 upravil na tvar:

$$\frac{U_{out}}{U_{in}} = \frac{A\omega_0}{s^2 + s\omega_0(3 - A) + \omega_0^2} \quad (6.34)$$

a medzná uhlová frekvencia bola:

$$\omega_0 = \frac{1}{RC} \quad (6.35)$$


a faktor kvality:

$$Q = \frac{1}{1-A} \quad (6.36)$$

kde A značil zisk v priepustnom pásme. Pri návrhu Salen Key filtru dolnej priepuste 6. radu bola zvolená medzná frekvencia $f_0 = 300 \text{ Hz}$. Normalizovaná prenosová funkcia filtru 6. radu Butterwothovou aproximáciou mal tvar:


$$\frac{U_{out}(s)}{U_{in}(s)} = \left(\frac{1}{s^2 + 1,93s + 1} \right) \left(\frac{1}{s^2 + 1,414s + 1} \right) \left(\frac{1}{s^2 + 0,518s + 1} \right) \quad (6.37)$$

Dôležitou časťou pri návrhu bolo impedančné prispôsobenie vybraných odporových prvkov, preto musela byť impedančná norma rádovo v $M\Omega$. Preto implementácia takto veľkých rezistorov sa predpokladala mimo čipu. Pomocou vyššie uvedených vzťahov boli vypočítané hodnoty odporov nasledovne: $R_1 = R_2 = R_3 = R_4 = R_5 = R_6 = 4 \text{ M}\Omega$. Bolo učené na základe vhodne zvolených reálnych hodnôt kondenzátorov, ktorých hodnota bola $C_1 = C_2 = C_3 = C_4 = C_5 = C_6 = 133 \text{ pF}$. Pre odpory v zapojení s negatívnou spätnou väzbou boli hodnoty vypočítané na základe vzťahu 6.36 pri Butterworthových normalizačných hodnôt, ktorých hodnoty boli $R_7 = R_8 = R_9 = 20 \text{ M}\Omega$ a $R_{f1} = 29,6 \text{ M}\Omega$, $R_{f2} = 11,72 \text{ M}\Omega$ a $R_{f3} = 1,36 \text{ M}\Omega$. Výsledok navrhnutého Sallen Key filtru dolnej priepuste 6. radu, Butterwothovou aproximáciou založený na navrhnutom diferenciálnom diferenčnom zosilňovači DDA je uvedený na obrázku č.6.22. Na obrázku č.6.22 bola zobrazená funkčnosť filtru v striedavej AC analýze. Simulačný výsledok zisku v priepustnej oblasti bol zhodný s vypočítaným, ktorého hodnota bola $\cong 4,2$ a v decibeloch $\cong 12,4 \text{ dB}$. Medzná frekvencia odčítaná z obrázka č.6.22 bola $f_0 = 303 \text{ Hz}$. Keďže išlo o filter 6. radu, jeho sklon poklesu sa predpokladal 120 dB/dek , simulačne bol odčítaný sklon $115,6 \text{ dB/dek}$.




Obrázok 6.22 Výsledok Sallen Key filtru dolnej priepuste 6. radu založený na DDA, vo frekvenčnej oblasti

Výhodou navrhnutého filtra bol jeho zisk v priepustnej oblasti, ktorý dokázal zosilniť signál v časovej oblasti a zároveň potlačiť všetky frekvencie vyššie ako bola medzná frekvencia so sklonom rovným $115,6 \text{ dB/dek}$. Preto bol navrhnutý filter analyzovaný v časovej oblasti, kde sa na vstup U_{in} , ako je uvedené na obrázku č.6.21 b), pripojil reálny EKG signál, a pomocou šumového zdroja o frekvencii $f = 500 \text{ Hz}$, a o amplitúde 3 mV bol tento signál zašumený. Bolo tak učené na základe overenia funkčnosti navrhnutého filtra. Výsledok šumového EKG signálu je uvedený na obrázku č.6.23. Tento signál bol privedený na vstup navrhnutého filtra 6. radu. Výsledok, resp. výstupný signál U_{out} , ktorý je zobrazený na obrázku č.6.21 b), je uvedený hneď pod obrázkom vstupného šumového EKG signálu, teda na obrázku č.6.24.



Obrázok 6.23 Vstupný zašumený EKG signál pred navrhnutým filtrom




Obrázok 6.24 Výstupný signál po filtrácii zašumeného vstupného EKG signálu

Obrázkami č.6.23 a č.24 sa overila funkčnosť navrhnutého filtra v časovej oblasti, kde bolo možné pozorovať nielen filtráciu a potlačanie šumového napätia, ale aj zosilnenie práve nižších frekvencií biologického signálu. Celková elektrická spotreba navrhnutého filtra bola stanovená na hodnotu 270 nW .

6.3.2 ARC filter druhého radu

Druhou aplikáciou bol zvolený ARC filter druhého radu, resp. multifunkčný aktívny RC filter, ktorý pozostával z troch diferenciálne diferencných zosilňovačov, ako v prípade Sallen Key topológie navrhnutého filtru 6. radu. Spotreba sa odhadovala preto totožná ako v prípade Sallen Key topológie. V prípade ARC filtru išlo o typ filtru dolná priepust, horná priepust a pásmová priepust. Základná schéma zapojenia filtru je na obrázku č.6.25.



Obrázok 6.25 Schéma zapojenia ARC filtru založeného na DDA

Pri zapojení ARC filtru boli využité iba dva rezistory a dva kondenzátory a tri diferenciálne diferencné navrhnuté zosilňovače. Pri stanovení medznej frekvencie $f_0 = 300 \text{ Hz}$, bola medzná frekvencia nastavená pre všetky tri typy priepustí. Bola zvolená rovnako ako v prípade Sallen Key topológie Butterworthová aproximácia. Preto platili nasledujúce vzťahy pre jednotlivé typy filtrov. Pre dolnú priepust neplatil rovnaký vzťah, pretože sa využívala spätná väzba bez rezistorov, preto platil vzťah pre dolnú priepust:

$$\frac{U_{out}(s)}{U_{in}(s)} = \frac{1}{R_1 R_2 C_1 C_2} \frac{1}{s^2 + s \frac{1}{R_1 C_1} + \frac{1}{R_1 R_2 C_1 C_2}} \quad (6.38)$$


pre hornú priepust platilo:

$$\frac{U_{out}(s)}{U_{in}(s)} = \frac{s^2}{s^2 + s \frac{1}{R_1 C_1} + \frac{1}{R_1 R_2 C_1 C_2}} \quad (6.39)$$

a pre pásmovú priepust platilo:

$$\frac{U_{out}(s)}{U_{in}(s)} = \frac{s \frac{1}{R_1 C_1}}{s^2 + s \frac{1}{R_1 C_1} + \frac{1}{R_1 R_2 C_1 C_2}} \quad (6.40)$$

Medzná uhlová rýchlosť bola rovnaká ako v prípade vzťahu 6.32 a kvalita podľa 6.33. Zvolené hodnoty boli rovnakým spôsobom zvolené a vypočítané ako v prípade Sallen Key topológie s Butterworthovou aproximáciou. V tomto prípade boli zvolené kondenzátory s hodnotou $C_1 = C_2 = 100 \text{ pF}$ a následne vypočítané hodnoty rezistorov $R_1 = 7,5 \text{ M}\Omega$ a $R_2 = 3,75 \text{ M}\Omega$. Rovnako ako v prípade Sallen Key topológie, bolo nutné dodržať impedančnú normu rádovo v $G\Omega$. Teda tak isto ako v prípade Sallen Key topológie, by boli tieto veľké odpory realizované mimo čipu. Pri nedodržaní impedančnej normy by bolo zapojenie nefunkčné, pretože by bol výstup U_{out} saturovaný, pretože sa jednalo o LV a LP návrh. Následne bol navrhnutý ARC filter simulovaný vo frekvenčnej oblasti, za účelom overenia funkčnosti. Výsledok analyzovania navrhnutého ARC filtru vo frekvenčnej oblasti bol uvedený na obrázku č.6.26. Na vstupe U_{in} bol pritom striedavý signál o hodnote $U_{in} = 1 \text{ V}$. Frekvenčné pásmo bolo pritom simulované od 1 mHz do 10 kHz .




Obrázok 6.26 Výsledok frekvenčnej analýzy navrhnutého ARC filtru založeného na DDA

Z obrázka č.6.26 bolo preukázané, že ARC filter založený na diferenciálnom diferenčnom zosilňovači DDA, vykazoval správne výsledky po nastavení vypočítaných a zvolených hodnôt súčiastok.

Bola stanovená, odčítaná, medzná frekvencia ARC filtru, ktorej hodnota bola rovnaká ako v prípade Sallen Key topológie, teda 303 Hz . Typy filtrov mali rôzne sklony strmosti, najmä pásmová priepust, ktorá bola približne 26 dB/dek . Najlepší sklon strmosti mal typ filtra dolná priepust, kde bol sklon približne 50 dB . Striedavou AC analýzou sa teda overila funkčnosť navrhnutého filtru a funkčnosť navrhnutého diferenciálneho diferenčného zosilňovača. V tomto prípade neboli použité rezistory pre vyvolanie zisku v priepustnom pásme a preto bol zisk v priepustnom pásme takmer rovný nule, teda v prípade decibeloch, zisk bol samozrejme približne rovný jednej.

Celková spotreba ARC filtru založeného na navrhnutom diferenciálnom diferenčnom zosilňovači s Butterworthovou aproximáciou, bola numericky daná hodnotu 270 nW .



Obrázok 6.27 Teplotne - striedavá AC analýza ARC filtru založený na DDA

Teplotne – striedavou analýzou sa zistila citlivosť hlavne pri hornej priepusti U_{HP} , senzitivny bol aj výstup, pásmová priepust U_{BP} a najmenej citlivý na teplotu bol výstup z dolnou priepusťou U_{LP} . Teplotný rozsah bol pri tejto simulácii v rozmedzí od $0\text{ }^{\circ}\text{C}$ do $50\text{ }^{\circ}\text{C}$. Tento rozsah spôsobil, že sa medzný kmitočet pohyboval v rozmedzí 270 Hz až približne 330 Hz .

ZÁVER

Cieľom práce bolo zoznámenie sa s vlastnosťami DDA pre biologické signály. Navrhnutá štruktúra DDA bola v prevedení CMOS a simulovaná v programe LTspice. Modely MOS tranzistorov boli od spoločnosti TSMC, ktoré sa vyrábajú 0,18 μm CMOS technológiou. Pri použitých diferenciálnych pároch PMOS tranzistorov bola preto zvolená technológia n – well CMOS. Pre návrh sa kládol zisk šírky pásma $GBW = 10 \text{ kHz}$, celková spotreba energie $< 100 \text{ nW}$ a zvolené pomery W/L jednotlivých tranzistorov museli byť čo najmenšie. Hlavnú úlohu kládla aj zaťažovacia kapacita $C_L = 20 \text{ pF}$, ktorá ovplyvňovala celkovú spotrebu priamoúmerne. Bola zvolená technika MIBD pre diferenciálne páry, ktorá bola vhodnou voľbou pre adaptívny diferenciálny vstupný stupeň, ktorého princíp bol v riadení diferenciálnych párov najmä substrátovým hradlom. Druhým stupňom bola zvolená trieda AB s QFG technikou pre zlepšenie rýchlosti priebehu SR. Druhý stupeň bol obohatený o sebestačnú kaskódu PMOS tranzistoru, ktorá mala spolu s tranzistormi $M_{A,B}$ zvýšiť jednosmerný DC zisk, ktorý bol číselne stanovený $68,48 \text{ dB}$. Druhý stupeň triedy AB založený na QFG technike mal zvyšovať striedavý AC zisk. To sa mohlo dosiahnuť zväčšením kapacity C_{IN} alebo pomerom W/L tranzistora M_{LARGE} . Preto boli zvolené v navrhnutej štruktúre veľkosti a rozmery kapacity C_{IN} a M_{LARGE} tak, aby bol striedavý AC zisk rovný 70 dB a rýchlosť priebehu SR vyššia ako 5 V/ms .

Boli zistené frekvenčné vlastnosti DDA ako napríklad striedavý AC zisk, CMRR, $PSRR_+$, $PSRR_-$, fázová marža, zisk šírky pásma GBW a dominantný pól f_{-3dB} . Hodnoty týchto parametrov boli uvedené v prehľadnej tabuľke 3. Dôležitým vzťahom bol vzťah 6.23, ktorý stanovil prevažne celkovú spotrebu štruktúry, ktorej hodnota bola 90 nW . Spotreba bola závislá od zaťažovacej kapacity C_L , ktorá bola zvolená a ziskom šírky pásma GBW, ktorá bola taktiež zvolená. Najhoršou simuláciou bola simulácia PSRR, ktorá vykazovala zosilnenie napájaním, čo je považované za defekt, spôsobený pravdepodobne adaptívnym diferenciálnym stupňom. Bolo možné pozorovať na obrázku č.6.13, že adaptívna diferenciálna štruktúra zosilňuje jednosmerný DC zisk približne o 10 dB a pri frekvencii vyššej ako bola medzná frekvencia hornej priepaste QFG techniky, vykazovala simulácia výraznejšie defekty. Preto sa zistila nekompatibilitnosť systému s adaptívnym vstupným stupňom a koncovým stupňom založený na technike QFG. Pretože defekt pri PSRR trval a bol takmer nezmenený pri zvýšenom napätí, za účelom dosiahnutia vyššej saturácie tranzistorov.

Zvolené rozmery W/L , všetkých tranzistorov boli dané v čo najlepšej konfigurácii, za účelom dosiahnutia najmenej obsadenej plochy na čipe, pri dodržaní požadovanej vstupnej transkonduktancie prvého stupňa.

V časovej oblasti bolo stanovené $THD = 1 \%$ a porovnanie koncového stupňa triedy A s koncovým stupňom triedy AB. Dokázalo sa, že použitá trieda AB koncového stupňa efektívne potláčala výkyvy pri zostupnej hrane vstupného signálu. Taktiež trieda AB koncového stupňa dosahovala vyššej hodnoty SR_- ako koncový stupeň triedy A.

Navrhnuté DDA bolo testované v navrhnutých filtroch s topológiou Sallen Key dolná priepust 6. radu a ARC multifunkčný filter s hornou, dolnou a pásmovou priepustou.

LITERATÚRA

- [1] R. HARRISON, Reid. *A Versatile Integrated Circuit for the Acquisition of Biopotentials*. San Jose, CA, USA: IEEE, 2007. ISBN 978-1-4244-1623-3. ISSN 2152-3630.
- [2] YOO, Hoi-Jun a Chris VAN HOOFF. *Bio-Medical CMOS ICs*. Springer US: Integrated Circuits and Systems, 2011. ISBN 978-1-4419-6597-4.
- [3] SARPESHKAR, Rahul. *Ultra Low Power Bioelectronics Fundamentals, Biomedical Applications, and Bio-Inspired Systems*. UK: Cambridge University Press; 1st edition, 2010. ISBN 10: 0521857279.
- [4] HANNAN, Mahammad A, Saad MUTASHAR, Salina A SAMAD a Aini HUSSAIN. Energy harvesting for the implantable biomedical devices: issues and challenges. *BioMedical Engineering OnLine*. Biomedical engineering online journal, 2014, **13**(1), 79. ISSN 1475-925X. Dostupné z: doi:10.1186/1475-925X-13-79
- [5] KOZLÍKOVÁ, Katarína. Biologické signály - Biosignály. In: *Biologické signály - Biosignály* [online]. Bratislava: KEGA, 2011 [cit. 2021-05-15]. Dostupné z: <https://portal.fimed.uniba.sk>
- [6] CHANDRAKASAN, Anantha P., Naveen VERMA a Denis C. DALY. Ultralow-Power Electronics for Biomedical Applications. *Annual Review of Biomedical Engineering* [online]. 2008, **10**(1), 247-274 [cit. 2021-05-15]. ISSN 1523-9829. Dostupné z: doi:10.1146/annurev.bioeng.10.061807.160547
- [7] RODRIGUEZ-VILLEGAS, Esther, Philip CORBISHLEY, Clara LUJAN-MARTINEZ a Trini SANCHEZ-RODRIGUEZ. An ultra-low-power precision rectifier for biomedical sensors interfacing. *Sensors and Actuators A: Physical* [online]. 2009, **153**(2), 222-229 [cit. 2021-05-15]. ISSN 09244247. Dostupné z: doi:10.1016/j.sna.2009.05.020
- [8] Intuitive Analog Circuit Design. T. THOMPSON, Marc a Marc T. THOMPSON. *Intuitive Analog Circuit Design*. Second Edition. Newnes: Newnes, 2013, s. 297-339. ISBN 9780124058668.
- [9] DAVI C. BUSARELLO, Tiago, Marcelo G. SIMÕES a José A. POMILIO, Muhammad H. RASHID, ed. *Power Electronics Handbook*. *Power Electronics Handbook*. 4th Edition. USA: Butterworth-Heinemann, 2017, s. 15-48. ISBN 9780128114070.

- [10] Power Electronics Handbook. H. RASHID, Muhammad a Muhammad H. RASHID. *Power Electronics Handbook*. Second Edition. Florida: Academic Press, 2006, s. 41-69. ISBN 9780120884797.
- [11] The Electrical Engineering Handbook. CHEN, Wai. *The Electrical Engineering Handbook*. First Edition. USA: Academic Press, 2004, s. 109-126. ISBN 9780121709600.
- [12] Device Electronics for Integrated Circuits. MULLER, R. S. a T. I. KAMINS. *Device Electronics for Integrated Circuits*. Second Edition. New York: Wiley, 1986, s. 386. ISBN 0471887587.
- [13] Relative permittivity. In: *Wikipedia: the free encyclopedia* [online]. San Francisco (CA): Wikimedia Foundation, 2020 [cit. 2020-11-26]. Dostupné z: https://en.wikipedia.org/wiki/Relative_permittivity
- [14] ANALYSIS AND DESIGN OF ANALOG INTEGRATED CIRCUITS. R. GRAY, PAUL, PAUL J. HURST, STEPHEN H. LEWIS a ROBERT G. MEYER. *ANALYSIS AND DESIGN OF ANALOG INTEGRATED CIRCUITS*. Fifth Edition. New York: JohnWiley & Sons, Inc., 2009, s. 38-70. ISBN 978-0-470-24599-6.
- [15] Operation and Modeling of the MOS Transistor. TSIVIDIS, Y. P. *Operation and Modeling of the MOS Transistor*. Third edition. New York: McGraw-Hill, 1987, s. 141. ISBN 0195170156.
- [16] *Conductance of MOS transistors in saturation*. IEEE, 1969, . ISSN 0018-9383.
- [17] Physics of Semiconductor Devices. *Physics of Semiconductor Devices*. Second Edition. New York: Wiley, 1981, s. 451-452. ISBN 047109837X.
- [18] Operation and Modeling of the MOS Transistor. TSIVIDIS, Y. P. *Operation and Modeling of the MOS Transistor*. Third edition. New York: McGraw-Hill, 1987, s. 310-328. ISBN 0195170156.
- [19] Device Electronics for Integrated Circuits. MULLER, R. S. a T. I. KAMINS. *Device Electronics for Integrated Circuits*. Second Edition. New York: Wiley, 1986, s. 480. ISBN 0471887587.
- [20] Physics of Semiconductor Devices. SZE, S. M. *Physics of Semiconductor Devices*. Second Edition. New York: Wiley, 1981, s. 446. ISBN 047109837X.
- [21] Operation and Modeling of the MOS Transistor. TSIVIDIS, Y. P. *Operation and Modeling of the MOS Transistor*. Third edition. New York: McGraw-Hill, 1987, s. 139. ISBN 0195170156.

- [22] Operation and Modeling of the MOS Transistor. TSIVIDIS, Y. P. *Operation and Modeling of the MOS Transistor*. Third edition. New York: McGraw-Hill, 1987, s. 137. ISBN 0195170156.
- [23] Operation and Modeling of the MOS Transistor. TSIVIDIS, Y. P. *Operation and Modeling of the MOS Transistor*. Third edition. New York: McGraw-Hill, 1987, s. 324. ISBN 0195170156.
- [24] MONSURRO, Pietro, Salvatore PENNISI, Giuseppe SCOTTI a Alessandro TRIFILETTI. Exploiting the Body of MOS Devices for High Performance Analog Design. *IEEE Circuits and Systems Magazine* [online]. 2011, **11**(4), 8-23 [cit. 2021-05-17]. ISSN 1531-636X. Dostupné z: doi:10.1109/MCAS.2011.942751
- [25] GUZINSKI, A., J. C. MATHEAU a M. BIALKO. *Body-driven differential amplifier for application in continuous-time active C-filter*. Paris (France): In Proceeding of (IEEE) European Conference on Circuit Theory and Design (ECCTD'87), 1987, pp. 315–319.
- [26] CARRILLO, J. M., R. PEREZ-ALOE a F. DUQUE-CARRILLO. *I-V rail-to-rail bulkdriven CMOS OTA with enhanced gain and gain-bandwidth product*. In Proceedings of the European circuit Theory and Design conference, 2005, pp. 261–264.
- [27] KHATEB, Fabian, Firat KAÇAR, Nabhan KHATIB a David KUBÁNEK. High-Precision Differential-Input Buffered and External Transconductance Amplifier for Low-Voltage Low-Power Applications. *Circuits, Systems, and Signal Processing* [online]. 2013, **32**(2), 453-476 [cit. 2021-05-17]. ISSN 0278-081X. Dostupné z: doi:10.1007/s00034-012-9470-6
- [28] MIGUEZ, M. Miguez a A. ARNAUD. *Gm-C chopper amplifiers for implantable medical devices*. Argentina: In Proceeding of Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones EAMTA, 2007, pp.15–18.
- [29] REZAEI, Farzan a Seyed JAVAD AZHARI. Ultra low voltage, high performance operational transconductance amplifier and its application in a tunable Gm-C filter. *Microelectronics Journal* [online]. 2011, **42**(6), 827-836 [cit. 2021-05-17]. ISSN 00262692. Dostupné z: doi:10.1016/j.mejo.2011.04.012
- [30] ARNAUD, A., M. Baru BARU, G. PICUN a F. SILVEIRA. *Design of a Micropower Signal Conditioning Circuit for a Piezoresistive Acceleration Sensor*. Vol. 1. ” In Proceedings of IEEE International Symposium on Circuits and Systems, 1998, pp. 269–272.

- [31] EFTHIVOULIDIS, G., L. TOTH a Y. P. TSIVIDIS. *Further Results for Noise in Active RC and MOSFET-C Filters*. 46. IEEE Transactions on Circuits Systems II: Analog and Digital Signal Processing, 1998, pp. 1311–1315.
- [32] GRAY, P. R., P. J. HURST, S. H. LEWIS a R. G. MEYER. *Analysis and Design of Analog Integrated Circuits*. 4th ed. John Wiley & Sons, Inc, 2011.
- [33] ABIDI, A. A. *High-Frequency Noise Measurements on FET's with Small Dimensions*. Vol. 33. no. 11: IEEE Transactions on Electron Devices, 1986, pp. 1801–1805.
- [34] KAUR, Jasdeep, Nupur PRAKASH a S.S. RAJPUT. Low voltage high performance self cascode CCII. *2008 IEEE International Multitopic Conference* [online]. IEEE, 2008, **2009**, 7-11 [cit. 2021-05-18]. ISBN 978-1-4244-2823-6. Dostupné z: doi:10.1109/INMIC.2008.4777698
- [35] GALUP-MONTORO, C., M.C. SCHNEIDER a I.J.B. LOSS. Series-parallel association of FET's for high gain and high frequency applications. *IEEE Journal of Solid-State Circuits* [online]. 1994, **29**(9), 1094-1101 [cit. 2021-05-18]. ISSN 00189200. Dostupné z: doi:10.1109/4.309905
- [36] RAJPUT, S.S. a S.S. JAMUAR. Low voltage analog circuit design techniques. *IEEE Circuits and Systems Magazine* [online]. 2002, **2**(1), 24-42 [cit. 2021-05-18]. ISSN 1531-636X. Dostupné z: doi:10.1109/MCAS.2002.999703
- [37] XU, Daiguo, Lu LIU a Shiliu XU. High DC gain self-cascode structure of OTA design with bandwidth enhancement. *Electronics Letters* [online]. 2016, **52**(9), 740-742 [cit. 2021-05-18]. ISSN 0013-5194. Dostupné z: doi:10.1049/el.2015.4017
- [38] DE SOUZA, Michelly, Marcelo Antonio PAVANELLO a Denis FLANDRE. Analog performance of asymmetric self-cascode p-channel fully depleted SOI transistors. *2012 8th International Caribbean Conference on Devices, Circuits and Systems (ICCDACS)* [online]. IEEE, 2012, **2012**, 1-4 [cit. 2021-05-18]. ISBN 978-1-4577-1117-6. Dostupné z: doi:10.1109/ICCDACS.2012.6188932
- [39] WOO, Ki-Chan a Byung-Do YANG. A 0.25-V Rail-to-Rail Three-Stage OTA With an Enhanced DC Gain. *IEEE Transactions on Circuits and Systems II: Express Briefs* [online]. 2020, **67**(7), 1179-1183 [cit. 2021-05-18]. ISSN 1549-7747. Dostupné z: doi:10.1109/TCSII.2019.2935172
- [40] THONGLEAM, Thawatchai, Apirak SUADET a Varakorn KASEMSUWAN. Low-voltage bulk-driven QFG-regulated self-cascode

- super MOS transistor. *2016 13th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON)* [online]. IEEE, 2016, **2016**, 1-4 [cit. 2021-05-18]. ISBN 978-1-4673-9749-0. Dostupné z: doi:10.1109/ECTICon.2016.7561359
- [41] FERRI, Giuseppe, Vincenzo STORNELLI a Angelo CELESTE. Integrated Rail-to-Rail Low-Voltage Low-Power Enhanced DC-Gain Fully Differential Operational Transconductance Amplifier. *ETRI Journal* [online]. 2007, **29**(6), 785-793 [cit. 2021-05-19]. ISSN 12256463. Dostupné z: doi:10.4218/etrij.07.0107.0172
- [42] LOPEZ-MARTIN, Antonio, Daniel ORRADRE, M. Pilar GARDE, Pablo SANCHIS, Eugenio GUBIA, Gurutze PEREZ, David ASTRAIN a Jaime RAMIREZ-ANGULO. Energy harvesting microsystems based on the QFG MOS transistors. *2015 IEEE 15th International Conference on Environment and Electrical Engineering (EEEIC)* [online]. IEEE, 2015, , 2035-2039 [cit. 2021-05-19]. ISBN 978-1-4799-7993-6. Dostupné z: doi:10.1109/EEEIC.2015.7165488
- [43] GALAN, J., R. LOPEZ-AHUMADA, T. SANCHEZ-RODRIGUEZ, A. TORRALBA, R. G. CARVAJAL a I. MARTEL. Low Voltage Power Efficient Tunable Shaper Circuit With Rail-To-Rail Output Range for the HYDE Detector at FAIR. *IEEE Transactions on Nuclear Science* [online]. 2014, **61**(2), 844-851 [cit. 2021-05-19]. ISSN 0018-9499. Dostupné z: doi:10.1109/TNS.2014.2302008
- [44] LOPEZ-MARTIN, Antonio J., Jose ALGUETA, Lucia ACOSTA, Ramon G. CARVAJAL a Jaime RAMIREZ-ANGULO. 200 μ W CMOS class AB unity-gain buffers with accurate quiescent current control. *2010 Proceedings of ESSCIRC* [online]. IEEE, 2010, , 322-325 [cit. 2021-05-19]. ISBN 978-1-4244-6664-1. Dostupné z: doi:10.1109/ESSCIRC.2010.5619708
- [45] MARTIN, Antonio Lopez. Design of Two-Stage Class AB CMOS Buffers: A Systematic Approach. *ETRI Journal* [online]. 2011, **33**(3), 393-400 [cit. 2021-05-19]. ISSN 1225-6463. Dostupné z: doi:10.4218/etrij.11.0110.0465
- [46] LOPEZ-MARTIN, Antonio, Maria Pilar GARDE, Jose M. ALGUETA-MIGUEL, Javier BELOSO-LEGARRA, Ramon G. CARVAJAL a Jaime RAMIREZ-ANGULO. Energy-Efficient Amplifiers Based on Quasi-Floating Gate Techniques. *Applied Sciences* [online]. 2021, **11**(7), 1-19 [cit. 2021-05-19]. ISSN 2076-3417. Dostupné z: doi:10.3390/app11073271

- [47] OCAMPO-HIDALGO, Juan Jesus, Iván VÁZQUEZ-ÁLVAREZ, Sergio SANDOVAL-PEREZ, Rodolfo GARCIA-LOZANO, Marco GURROLA-NAVARRO a Jesus Ezequiel MOLINAR-SOLIS. A CMOS Micro-power, Class-AB “Flipped” Voltage Follower using the quasi floating-gate technique. *Ingeniería e Investigación* [online]. 2017, **37**(2), 82-88 [cit. 2021-05-19]. ISSN 2248-8723. Dostupné z: doi:10.15446/ing.investig.v37n2.62625
- [48] CARVAJAL, R.G., J. RAMIREZ-ANGULO, A.J. LOPEZ-MARTIN, A. TORRALBA, J.A.G. GALAN, A. CARLOSENA a F.M. CHAVERO. The flipped voltage follower: a useful cell for low-voltage low-power circuit design. *IEEE Transactions on Circuits and Systems I: Regular Papers* [online]. 2005, **52**(7), 1276-1291 [cit. 2021-05-20]. ISSN 1057-7122. Dostupné z: doi:10.1109/TCSI.2005.851387
- [49] GIACOLETTO, L. J. *Differential Amplifiers*. New York: Wiley, 1970. ISBN 0471297240.
- [50] MIDDLEBROOK, R. D. *Differential Amplifiers*. New York: Wiley, 1963. ISBN B000JN155K.
- [51] Analysis and Design of Analog Integrated Circuits. GRAY, Paul R., Stephen H. LEWIS, Robert G. MEYER a Paul J. HURST. *Analysis and Design of Analog Integrated Circuits*. Fifth Edition. New York: John Wiley & Sons, 2009, 2009, s. 214-244. ISBN 0470245999.
- [52] STOCKER, A. A. *Analog VLSI Circuits for the Perception of Visual Motion*. -: John Wiley & Sons, Ltd, 2006. ISBN 0-470-85491-X.
- [53] *A 0.8 V CMOS OTA and Its Application in Realizing a Neural Recording Amplifier*. 2015, . ISSN 2315-4462.
- [54] Chapter 1 Introduction. In: *Chapter 1 Introduction* [online]. [cit. 2020-12-04]. Dostupné z: <https://ir.nctu.edu.tw/bitstream/11536/80892/3/363003.pdf>
- [55] *Using the Weak Inversion Region to Optimize Input Stage Design of CMOS Op Amps*. 2004, .
- [56] *Design techniques for monolithic operational amplifiers*. IEEE Journal of Solid-State Circuits, 1969, .
- [57] *Some Circuit Design Techniques for Linear Integrated Circuits*. IEEE Transactions on Circuit Theory, 1965, .
- [58] Analysis and Design of Analog Integrated Circuits. GRAY, Paul R., Stephen H. LEWIS, Robert G. MEYER a Paul J. HURST. *Analysis and Design of Analog Integrated Circuits*. Fifth Edition. New York: John Wiley & Sons, 2009, 2009, s. 285-296. ISBN 0470245999.

- [59] Chapter 10 Differential Amplifiers. In: *Chapter 10 Differential Amplifiers* [online]. [cit. 2020-12-04]. Dostupné z: <http://ocw.snu.ac.kr/sites/default/files/NOTE/10746.pdf>
- [60] DE LA CRUZ-BLAS, Carlos A., M. Pilar GARDE a Antonio LOPEZ-MARTIN. Super class AB transconductor with slew-rate enhancement using QFG MOS techniques. *2017 European Conference on Circuit Theory and Design (ECCTD)* [online]. IEEE, 2017, , 1-4 [cit. 2021-05-20]. ISBN 978-1-5386-3974-0. Dostupné z: doi:10.1109/ECCTD.2017.8093308
- [61] KULEJ, Tomasz. *0.5-V bulk-driven CMOS operational amplifier* [online]. 2013, 7(6), 352-360 [cit. 2021-05-20]. ISSN 1751-858X. Dostupné z: doi:10.1049/iet-cds.2012.0372
- [62] *Potential of MOS technologies for analog integrated circuits*. 1978, .
- [63] *MOS operational amplifier design-a tutorial overview*. 1982, .
- [64] *Design considerations in single-channel MOS analog integrated circuits-a tutorial*. 1978, .
- [65] *A Precision Low-Power PCMChannel Filter with On-Chip Power Supply Regulation*. 1980, .
- [66] *A High Performance Low Power CMOS Channel Filter*. 1980, .
- [67] Analysis and Design of Analog Integrated Circuits. LEWIS, Stephen H., Paul J. HURST, Robert G. MEYER a Paul J. GRAY. *Analysis and Design of Analog Integrated Circuits*. Fifth Edition. New York: John Wiley & Sons, 2009, 2009, s. 421-432. ISBN 0470245999.
- [68] FERREIRA, Luis H. C., Robson MORENO a Tales Cleber PIMENTA. An Ultra-Low-Voltage Ultra-Low-Power Weak Inversion Composite MOS Transistor: Concept and Applications. *An Ultra-Low-Voltage Ultra-Low-Power Weak Inversion Composite MOS Transistor: Concept and Applications*. 2008, 85-(1), 662-665. Dostupné z: doi:10.1093/ietele/e91-c.4.662
- [69] ANALOG DESIGN FOR CMOS VLSI SYSTEMS. *ANALOG DESIGN FOR CMOS VLSI SYSTEMS*. First Edition. New York, Boston, Dordrecht, London, Moscow: Kluwer Academic Publishers, 2001, s. 255-257. ISBN 0-7923-7550-5.
- [70] ANALOG DESIGN FOR CMOS VLSI SYSTEMS. *ANALOG DESIGN FOR CMOS VLSI SYSTEMS*. First Edition. New York, Boston, Dordrecht, London, Moscow: Kluwer Academic Publishers, 2001, s. 242-248. ISBN 0-7923-7550-5.

- [71] *A Wide Range Differential Difference Amplifier: A Basic Block for Analog Signal Processing in MOS Technology*. 1993, .
- [72] *A compact power-efficient 0.5 V fully differential difference amplifier*. 2019, .
- [73] *Low power DDA-based instrumentation amplifier for neural recording applications in 65 nm CMOS*. 2018, .
- [74] *A CMOS Fully Balanced Differential Difference Amplifier and Its Applications*. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, 2001, .
- [75] *A reconfigurable Op-Amp/DDA CMOS Amplifier Architecture*. 1992, .
- [76] *A Versatile Building Block: The CMOS Differential Difference Amplifier*. 1987, .
- [77] *A CMOS Differential Difference Amplifier with Rail-to-Rail Fully-Differential Outputs*. ISSN 0-7803-2428-5/95.
- [78] *Fully Differential Basic Building Blocks Based on Fully Differential Difference Amplifiers with Unity-Gain Difference Feedback*. 1995, .
- [79] *Design and Implementation of a 0.3-V Differential Difference Amplifier*. 2019, .
- [80] Analog integrated circuit design. JOHNS, David a Ken MARTIN. *Analog integrated circuit design*. First Edition. New York: John Wiley & Sons, 2009, 1997, ch. 6. ISBN 0-471-14448-7.
- [81] 0.18-micron Technology. *0.18-micron Technology [online]*. Taiwan: Taiwan Semiconductor Manufacturing Company, 2010-2020 [cit. 2020-12-17]. Dostupné z: https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_018micron
- [82] KHATEB, F., S.B. DABBOUS a S. VLASSIS. *A Survey of Non-conventional Techniques for Low-voltage Low-power Analog Circuit Design [online]*. Radioengineering, 2013, [cit. 2021-05-17].

ZOZNAM SYMBOLOV A SKRATIEK

Skratky:

MOST	Metal – Oxide – Semiconductor tranzistor
NMOST	MOS tranzistor s vodivým kanálom <i>n</i> – typu
PMOST	MOS tranzistor s vodivým kanálom <i>p</i> – typu
S	kontakt, oblasť zdroja MOS tranzistoru
D	kontakt, oblasť odtoku MOS tranzistoru
B	kontakt, oblasť substrátu [<i>Bulk</i>]
G	kontakt, oblasť hradla [<i>Gate</i>]
1. KZ	Prúdový Kirchhoffov zákon
2. KZ	Napäťový Kirchhoffov zákon
DP	Diferenciálny pár
CMRR	Pomer potláčania v spoločnom režime
CMOS	Technológia integrovaných čipov s MOST
PSRR	Pomer potláčania zdroja napájania
DDA	Diferenciálny diferenčný zosilňovač
OTA	Transkonduktančný operačný zosilňovač
BD – MOST	Tranzistor riadený substrátom (bulkom)
FG – MOST	Tranzistor riadený plávajúcim hradlom
QFG – MOST	Tranzistor riadený kvázi plávajúcim hradlom
BD – QFG – MOST	Tranzistor riadený B a kvázi plávajúcim hradlom
FB – DDA	Plne vyvážený diferenciálny diferenčný zosilňovač
CMFB	Spoločná spätná väzba
FB	Spätná väzba

Symboly:

Q_{do}	Plošný náboj depletičnej oblasti bez inverznej vrstvy	[Cm ⁻²]
U_{GS}	Potenciál medzi <i>G</i> a <i>S</i>	[V]
U_{DS}	Potenciál medzi <i>D</i> a <i>S</i>	[V]
U_{GD}	Potenciál medzi <i>G</i> a <i>D</i>	[V]
U_T	Teplotné napätie	[V]
q	Elementárny náboj	[C]
N_A	Koncentrácia akceptorov	[cm ⁻³]
ϵ	Permitivita	[Fm ⁻¹]
ϕ	Potenciál v depletičnej oblasti	[V]
ϵ_0	Permitivita vákua	[Fm ⁻¹]
$\epsilon_r(Si)$	Relatívna permitivita kremíka	[-]
ϕ_f	Potenciál Fermiho hladiny	[V]
k	Boltzmanová konštanta	[JK ⁻¹]

T	Teplota	[K]
n_i	Intrinzická koncentrácia nosičov náboja	[cm ⁻³]
Q_{b0}	Objemový náboj depletičnej oblasti s inverznou vrstvou	[Cm ⁻³]
U_{Th}	Prahové napätie MOST	[V]
U_{Th0}	Počiatkové prahové napätie MOST	[V]
U_{BS}	Potenciál medzi B a S	[V]
γ	Parameter prahového napätia	[V ^{1/2}]
C_{ox}	Plošná kapacita oxidovej vrstvy	[Cm ⁻²]
$\epsilon_r(SiO_2)$	Relatívna permitivita oxidovej vrstvy	[-]
t_{ox}	Hrúbka oxidovej vrstvy	[m]
I_D	Odtokový [<i>Drain</i>] prúd	[A]
k_n, k_p	Transkonduktančný parameter	[AV ⁻²]
w	Šírka vodivého kanálu	[m]
l	Dĺžka vodivého kanálu	[m]
μ_n, μ_p	Pohyblivosť nosičov náboja	[m ² /Vs]
Q_i	Plošný náboj vodivého kanálu	[Cm ⁻²]
u_d	Driftová rýchlosť nosičov náboja	[ms ⁻¹]
U_{ov}	Nadprahové napätie	[V]
ψ_s	Povrchový potenciál	[V]
C_{js}	Plošná kapacita depletičnej oblasti v slabej inverzii	[Fm ⁻²]
f_T	Tranzitný kmitočet	[Hz]
n	Parameter odtokového prúdu v slabej inverzii	[-]
U_d	Diferenciálne napätie	[V]
I_d	Diferenciálny prúd	[A]
I_{tail}	Chvostový [<i>Tail</i>] prúd zo zdrojov tranzistorov	[A]
u_o	Malosignálový výstup diferenciálneho zosilňovača	[V]
u_i	Malosignálový vstup diferenciálneho zosilňovača	[V]
A	Zosilnenie	[-]
A_{xx}	Prvky zosilnenia	[-]
u_{id}	Malosignálový diferenciálny vstup	[V]
u_{i1}, u_{i2}	Malosignálové vstupy	[V]
u_{ic}	Malosignálový spoločný režim vstupov	[V]
u_{od}	Malosignálový diferenciálny výstup	[V]
u_{oc}	Malosignálový výstup v spoločnom režime	[V]
u_{o1}, u_{o2}	Malosignálové prvky výstupu	[V]
A_{dm}	Zisk diferenciálneho režimu	[-]
A_{cm}	Zisk spoločného režimu	[-]
A_{cm-dm}	Zisk diferenciálno – spoločného režimu	[-]
A_{dm-cm}	Zisk spoločne – diferenciálneho režimu	[-]

U_{out}	Výstupné napätie	[V]
I_{out}	Výstupný prúd	[A]
ϵ_m	Systematická chyba prúdového zrkadla	[-]
ϵ_d	Systematická chyba diferenciálneho páru	[-]
$g_{m(mir)}$	Transkonduktancia prúdového zrkadla	[AV ⁻¹]
$g_{m(dp)}$	Transkonduktancia diferenciálneho páru	[AV ⁻¹]
$r_{o(mir)}$	Výstupný odpor prúdového zrkadla	[Ohm]
$r_{o(dp)}$	Výstupný odpor diferenciálneho páru	[Ohm]
r_{tail}	Malosignálový odpor prúdového chvostu	[Ohm]
i_{tail}	Malosignálový chvostový prúd	[A]
$g_{m[dm]}$	Transkonduktancia diferenciálneho režimu	[AV ⁻¹]
$g_{m[cm]}$	Transkonduktancia spoločného režimu	[AV ⁻¹]
$CMRR$	Pomer potlačania spoločného režimu	[-]
u_x	Malosignálové napätie	[V]
i_x	Malosignálový prúd	[A]
R_o	Paralelná kombinácia výstupných odporov	[Ohm]
U_{sat}	Saturačné, nadprahové napätie, rovnaké ako U_{ov}	[V]
$PSRR$	Pomer potlačania zdroja napájania	[-]
A^+	Zisk pozitívneho napájacieho zdroja	[-]
A^-	Zisk negatívneho napájacieho zdroja	[-]
$PSRR^+$	Pozitívna časť PSRR	[-]
$PSRR^-$	Negatívna časť PSRR	[-]
ω_T	Tranzitná uhlová rýchlosť	[rad/s]
f_T	Tranzitný kmitočet	[Hz]
C_c	Kompenzačná kapacita	[F]
S_R	Rýchlosť priebehu	[V/s]
U_{pp}	Neinvertujúci vstup prvého dif. páru DDA	[V]
U_{pn}	Invertujúci vstup prvého dif. páru DDA	[V]
U_{np}	Neinvertujúci vstup druhého dif. páru DDA	[V]
U_{nn}	Invertujúci vstup druhého dif. páru DDA	[V]
U_o	Výstup z DDA	[V]
C_c	Kompenzačný kondenzátor	[F]
R_c	Kompenzačný odpor	[Ohm]
A_o	Zisk bez spätnej väzby, v otvorenej slučke	[-]
U_{op}, U_{on}	Symetrické výstupy FB – DDA	[V]
U_o	Výstup	[V]
Φ_m	Fázová marža	[°]
$\overline{u_{ni}^2}$	Vstupný napät'ový šum	[V/Hz ^{1/2}]