



VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION

ÚSTAV RADIOELEKTRONIKY

DEPARTMENT OF RADIO ELECTRONICS

STEREOFONNÍ A/D A D/A PŘEVODNÍK PRO AUDIO

STEREO ADC AND DAC CONVERTER FOR AUDIO

BAKALÁŘSKÁ PRÁCE

BACHELOR'S THESIS

AUTOR PRÁCE

AUTHOR

Christopher Koiš

VEDOUCÍ PRÁCE

SUPERVISOR

prof. Ing. Tomáš Kratochvíl, Ph.D.

BRNO 2024

Bakalářská práce

bakalářský studijní program **Elektronika a komunikační technologie**

Ústav radioelektroniky

Student: Christopher Koiš

ID: 240635

Ročník: 3

Akademický rok: 2023/24

NÁZEV TÉMATU:

Stereofonní A/D a D/A převodník pro audio

POKYNY PRO VYPRACOVÁNÍ:

V teoretické části práce navrhnete blokovou a obvodovou strukturu A/D a D/A převodníku pro stereofonní audio signál, který by integroval mikrokontrolér SPI/I2C sběrnice a umožňoval demonstrační aplikaci nastavení převodníku, základní filtrace a uživatelských zvukových efektů. Převodník by měl demonstrovat vliv nastavitelné ekvalizace a frekvenčních korekcí na kvalitu výstupního signálu. Předpokládejte interní řízení SPI/I2C sběrnice a převodníku pomocí tlačítek a zobrazení nastavení na interním displeji.

V praktické části práce vytvořte kompletní konstrukční podklady k realizaci návrhu (schéma zapojení, návrh desky plošného spoje, rozložení a soupiska součástek atd.). Navržený stereofonní audio převodník realizujte formou funkčního prototypu a experimentálním měřením ověřte jeho činnost. Dosažené technické parametry zpracujte formou standardního protokolu o měření.

DOPORUČENÁ LITERATURA:

- [1] WIRSUM, S. Abeceda nf techniky. Praha: BEN – technická literatura, 2003.
- [2] Datasheet AK5720VT. 2 ch ADC with Mic-Amplifier. Asahi Kasei Microdevices, online: <https://www.akm.com/content/dam/documents/products/audio/audio-adc/ak5720vt/ak5720vt-en-datasheet.pdf>
- [3] Datasheet AK4432VT. 108dB 192kHz / 32-bit 2 ch Advanced Audio DAC. Asahi Kasei Microdevices, online: <https://www.akm.com/content/dam/documents/products/audio/audio-dac/ak4432vt/ak4432vt-en-datasheet.pdf>
- [4] METZLER, B. Audio Measurement Handbook. Beaverton, Audio Presision, Inc., 1993.

Termín zadání: 16.2.2024

Termín odevzdání: 27.5.2024

Vedoucí práce: prof. Ing. Tomáš Kratochvíl, Ph.D.

doc. Ing. Lucie Hudcová, Ph.D.
předseda rady studijního programu

UPOZORNĚNÍ:

Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

ABSTRAKT

Táto bakalárska práca sa zaoberá problematikou návrhu programovateľného digitálneho zvukového procesoru so vstupom zo zariadení ako osobný počítač alebo telefón a výstupom určeným pre slúchadlá. V práci je jedna časť venovaná digitálnym filtrom s konečnou a nekonečnou impulznou charakteristikou. Na návrh digitálnych filtrov bolo použité prostredie MATLAB. Ďalej sú popísané zbernice SPI, I²C a I²S, ktoré zariadenie využíva. V ďalšej časti sú zhrnuté parametre jednotlivých funkčných blokov a návrh obvodových schém. V praktickej časti práce bola navrhnutá prototypová doska plošných spojov a jej elektrické parametre odmerané a spracované. V poslednej časti práce je opísaný program, ktorý spúšťa mikrokontrolér.

KLÚČOVÉ SLOVÁ

digitálne spracovanie signálov, mikrokontrolér, ESP32, A/D prevodník, D/A prevodník, SPI, I²C, I²S, digitálne filtre, FIR, IIR

ABSTRACT

This bachelor's thesis deals with the problem of designing a programmable digital sound processor with its input connected to a device, such as a personal computer or a mobile phone, and an output intended for headphones. One segment of this thesis handles digital filters, specifically FIR and IIR filters. The MATLAB environment was used to design the filters shown in this thesis. Furthermore, the buses SPI, I²C and I²S that are used on the device are described. The parameters of individual functional blocks are summarized, and the designed circuit schematic are displayed in this thesis. In the practical part of this thesis a prototype printed circuit board was designed and its' electrical parameters were measured and processed. Finally, the last part of this thesis describes the inner workings of the program that the microcontroller executes.

KEYWORDS

digital signal processing, microcontroller, ESP32, ADC, DAC, SPI, I²C, I²S, digital filters, FIR, IIR

KOIŠ, Christopher. *Stereofonní A/D a D/A převodník pro audio*. Bakalárska práca. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav radioelektroniky, 2024. Vedúci práce: prof. Ing. Tomáš Kratochvíl, PhD.

Vyhlásenie autora o pôvodnosti diela

Meno a priezvisko autora: Christopher Koiš
VUT ID autora: 240635
Typ práce: Bakalárska práca
Akademický rok: 2023/24
Téma záverečnej práce: Stereofonní A/D a D/A převodník pro audio

Vyhlasujem, že svoju záverečnú prácu som vypracoval samostatne pod vedením vedúcej/cého záverečnej práce, s využitím odbornej literatúry a ďalších informačných zdrojov, ktoré sú všetky citované v práci a uvedené v zozname literatúry na konci práce.

Ako autor uvedenej záverečnej práce ďalej vyhlasujem, že v súvislosti s vytvorením tejto záverečnej práce som neporušil autorské práva tretích osôb, najmä som nezasiahol nedovoleným spôsobom do cudzích autorských práv osobnostných a/alebo majetkových a som si plne vedomý následkov porušenia ustanovenia § 11 a nasledujúcich autorského zákona Českej republiky č. 121/2000 Sb., o práve autorskom, o právach súvisiacich s právom autorským a o zmene niektorých zákonov (autorský zákon), v znení neskorších predpisov, vrátane možných trestnoprávných dôsledkov vyplývajúcich z ustanovenia časti druhej, hlavy VI. diel 4 Trestného zákonníka Českej republiky č. 40/2009 Sb.

Brno

.....
podpis autora*

*Autor podpisuje iba v tlačenej verzii.

POĎAKOVANIE

Ďakujem vedúcemu semestrálnej práce prof. Ing. Tomášovi Kratochvílovi, Ph. D. za účinné odborné a metodické vedenie a ďalšie cenné rady pri spracovaní mojej semestrálnej práce. Taktiež by som chcel poďakovať mojim kolegom z odboru EKT za podporu a vecné pripomienky.

Obsah

Úvod	13
1 Digitálne filtre	14
1.1 FIR filtre	16
1.2 IIR filtre	18
1.2.1 Parametrický ekvalizér	21
2 Zbernice	22
2.1 Komunikačná zbernica SPI	22
2.2 Komunikačná zbernica I ² C	23
2.3 Komunikačná zbernica I ² S	26
3 Návrh zariadenia	29
3.1 Blokové schémy	29
3.1.1 Bloková schéma funkčnej časti	29
3.1.2 Bloková schéma napájania	35
3.2 Obvodové schémy zariadenia	37
3.2.1 Obvodová schéma funkčnej časti	37
3.2.2 Obvodová schéma napájacej časti	37
4 Konštrukcia prototypu	38
4.1 Meranie prototypu	42
5 Úprava dosky plošných spojov	48
6 Meranie druhej verzie DPS	49
6.1 Meranie prenosovej frekvenčnej charakteristiky	49
6.2 Meranie odstupu signálu od šumu	53
6.3 Meranie celkového harmonického skreslenia.	54
6.4 Meranie presluchu	55
6.5 Zoznam použitých zariadení	56
6.6 Záver z merania	56
7 Softvér	58
7.1 Jadro programu	58
7.2 Inicializácia	59
7.3 Uživatelské rozhranie	61
7.4 Digitálny filter	62

Záver	64
Literatúra	66
Zoznam príloh	68
A Schémy zariadenia	70
A.1 Schéma hlavnej časti prototypu	70
A.2 Schéma napájacej časti prototypu	72
A.3 Schéma hlavnej časti druhej verzie	74
A.4 Schéma napájacej časti druhej verzie	84
B Výkresy DPS	86
B.1 Výkres prototypovej DPS, vrch	86
B.2 Výkres prototypovej DPS, spodok	86
B.3 Výkres hlavnej časti upravenej DPS, vrch	87
B.4 Výkres hlavnej časti upravenej DPS, spodok	87
B.5 Výkres napájacej časti upravenej DPS, vrch	88
B.6 Výkres napájacej časti upravenej DPS, spodok	89
C Zoznam súčiastok	90
C.1 Zoznam súčiastok hlavnej časti upravenej DPS	90
C.2 Zoznam súčiastok napájacej časti upravenej DPS	91
D Osadenie súčiastok	92
D.1 Osadená prototypová DPS	92
D.2 Osadené upravené DPS	92
D.3 Detail napájacej časti upravenej DPS	93
E Obrázky konštrukcie	94
E.1 Vizualizácia krabičky zariadenia	94
F Fotogaléria	95
F.1 Vizualizácia prototypovej DPS	95
F.2 Vizualizácia hlavnej časti upravenej DPS	95
F.3 Vizualizácia napájacej časti upravenej DPS	96
G Tabuľky	97
G.1 Elektrické parametre zbernice I ² C	97
G.2 Parametre A/D prevodníku PCM1862	97
G.3 Parametre D/A prevodníku AK4432	97
G.4 Parametre zosilňovača MAX13331	98

G.5	Odmerané hodnoty presluchu	98
G.6	Konfigurácia periférie I ² C	99
G.7	Konfigurácia periférie I ² C	99
G.8	Konfigurácia periférie SPI	99
H	Tabuľky z merania upravenej DPS	100
H.1	Meranie prenosovej frekvenčnej charakteristiky bez filtru	100
H.2	Meranie THD a THD+N upravenej DPS	101
H.3	Meranie presluchu upravenej DPS	101

Zoznam obrázkov

1.1	Fázová charakteristika dolného priepustu v prevedení FIR a IIR filtra.	16
1.2	Prenos FIR filtra s Hannovým oknom, $f_m = 3$ kHz, $N = 100$.	17
1.3	Detail zvlnenia FIR filtra s Hannovým oknom v nepriepustnom pásme.	18
1.4	Prenosová frekvenčná charakteristika IIR filtra s Butterworthovou aproximáciou, $f_m = 2$ kHz, $N = 6$.	20
1.5	Prenos parametrického ekvalizéru.	21
2.1	Bloková schéma zbernice SPI [8].	22
2.2	Časový diagram výstupných dát bloku S na zbernici SPI.	23
2.3	Bloková schéma zbernice I2C.	24
2.4	Detail otvoreného kolektoru.	24
2.5	Časový diagram zbernice I ² C. [9]	24
2.6	Rámec prenášaných dát na zbernici I ² C [9]	25
2.7	Bloková schéma zbernice I ² S v rôznych vzťažných sústavách [11]	26
2.8	Časový diagram zbernice I ² S [11]	27
3.1	Bloková schéma hlavných komponentov vo funkčnej časti.	29
3.2	Grafické závislosti z katalógového listu, (a) frekvenčná závislosť zisku OZ, (b) frekvenčná závislosť THD+N, (c) frekvenčná závislosť pre-sluchu OZ [14].	30
3.3	(a) Závislosť THD+N na vstupnej úrovni, (b) Charakteristika linearity A/D prevodníku [15].	31
3.4	Závislosť teplotného výkonu na výstupnom výkone kanálu, prevzaté z [17].	33
3.5	Závislosti THD+N na frekvencii pre: (a) $R_L = 8 \Omega$, (b) $R_L = 16 \Omega$, (c) $R_L = 32 \Omega$, prevzaté z [17].	34
3.6	(a) Závislosť TDH+N na frekvencii, (b) Závislosť výstupného výkonu na záťaži, prevzaté z [17].	34
3.7	Bloková schéma napájania.	35
3.8	Prevodná charakteristika 5V regulátoru LM7805.	36
4.1	Detail na zapojenie A/D prevodníku.	38
4.2	Detail na zapojenie D/A prevodníku.	39
4.3	Detail na zapojenie koncového zosilňovača.	40
4.4	Signály z otočného enkodéru, prevzaté z [18].	40
4.5	Pohľad zvrchu na zoskupenie lineárneho regulátoru s kondenzátormi.	41
4.6	Prenosová frekvenčná charakteristika.	42
4.7	Porovnanie vstupného a výstupného signálu.	43
4.8	Výstupné spektrum.	44
4.9	Porovnanie orezania.	45

4.10	Závislosť THD na vstupnom napätí.	45
4.11	Porovnanie presluchu.	46
6.1	Prenosová frekvenčná charakteristika s vypnutým filtrom.	49
6.2	Prenosová frekvenčná charakteristika filtru so zmenou strednej frekvencie.	50
6.3	Prenosová frekvenčná charakteristika filtru so zmenou zisku, $G > 0$ dB.	51
6.4	Prenosová frekvenčná charakteristika filtru so zmenou zisku, $G < 0$ dB.	51
6.5	Prenosová frekvenčná charakteristika filtru so zmenou šírky pásma.	52
6.6	Porovnanie spektier výstupného signálu.	53
6.7	Závislosť THD na vstupnom napätí.	54
6.8	Porovnanie orezaného signálu.	55
6.9	Porovnanie presluchu z pravého do ľavého kanálu.	56
7.1	Vývojový diagram jadra programu.	58
7.2	Bloková schéma aplikovanej zbernice I ² S.	60
7.3	Snímka obrazovky menu.	61
7.4	Grafická reprezentácia metódy <i>double buffering</i> , prevzaté z [21].	63

Zoznam tabuliek

2.1	Elektrické parametre zbernice I ² C [9][10], $V_{DD} = 5\text{ V}$	25
3.1	Parametre A/D prevodníku PCM1862 [15].	31
3.2	Parametre D/A prevodníku AK4432 [16].	32
3.3	Parametre koncového zosilňovača MAX13331 [17].	35
4.1	Odmerané hodnoty presluchu.	47
7.1	Konfigurácia periférie I ² C.	59
7.2	Konfigurácia periférie I ² S.	60
7.3	Konfigurácia periférie SPI.	61

Úvod

Táto práca sa zaoberá problematikou návrhu a realizácie stereofónneho A/D a D/A prevodníku s digitálnym efektom pre uplatnenie v audio oblasti. Toto zariadenie má byť jedným z riešení pre prenosnú zvukovú manipuláciu, ktorá nevyžaduje pokročilé znalosti s nastavením osobného počítača či chytrého telefónu. Principiálne ide o jeden celok obsahujúci dvojkanálový DSP (Digital Signal Processing) procesor s dopĺňujúcimi komponentmi.

Cieľom tejto práce bolo zhotovenie ľahko prenosného zariadenia, ktoré obsahuje aj vstavaný zdroj energie. Na rozdiel od konvenčne dostupných DSP procesorov bude použitý mikrokontrolér rady ESP32-S3 s A/D (analogovo-digitálnymi), D/A (digitálno-analogovými) prevodníkmi a so zosilňovačmi na vstupe a výstupe. Toto umožňuje vysokú kontrolu nad parametrami zosilnenia na oboch koncoch. Mikrokontrolér slúži na pridávanie rôznych efektov (skreslenie, ozvena, fázovanie, úprava výšky tónu, atď.). Prechod z analogového signálu na digitálny uľahčuje zmenu parametrov ekvalizéra a výber z viacerých prednastavení pre filter s nekonečnou alebo konečnou impulznou odozvou bez potreby výmeny súčiastok za podobné s inými hodnotami veličín. Takéto zariadenie, po malej úprave, je možné použiť aj ako tzv. „pedálový efekt“, dôležitým faktorom pri návrhu je teda aj nízke oneskorenie na výstupe. Po návrhu a osadení prototypovej DPS (dosky plošných spojov) boli merané vlastnosti zariadenia. Po spracovaní odmeraných údajov boli vykonané malé úpravy v návrhu DPS a vlastnosti boli opäť odmerané. Výstup z merania je v podobe laboratórneho protokolu.

Táto práca je rozdelená na sedem kapitol. Popis digitálnych filtrov a príklady implementácie sa nachádzajú v kapitole 1. Kapitola 2 sa zaoberá rozvetvením základnej problematiky o zberniciach, ktoré využívajú funkčné bloky navrhovaného zariadenia. V kapitole 3 sú uvedené blokové a obvodové schémy potrebné k návrhu prototypu. Štvrtá kapitola je venovaná konštrukcii prototypovej dosky a meraniu jej elektrických parametrov. Na základe poznatkov zo štvrtej kapitoly bola prototypová doska plošných spojov upravená, v kapitole 5 sú tieto zmeny zdokumentované. V kapitole 6 sa nachádza výstup z merania parametrov upravenej DPS. Siedma kapitola sa zaoberá problematikou programovania spracúvania digitálneho signálu pre mikrokontrolér ESP32-S3.

1 Digitálne filtre

Táto kapitola uvedie princíp digitálnych filtrov a ukážky konkrétnych implementácií. Podľa autorov [1], sú digitálne filtre popísané v z-rovine prenosovou funkciou, ktorej v časovej oblasti zodpovedá diferenciálna rovnica s konštantnými koeficientmi. K implementácii digitálneho filtru pomocou digitálnych obvodov je potrebné previesť diferenciálnu rovnicu alebo prenosovú funkciu toho filtru do algoritmu, ktorý zodpovedá zvolenej realizačnej technológii.

Konvolúciou vstupného signálu $x[n]$ a impulznej odozvy $h(k)$ je určený výstupný signál filtru (resp. filtrov) $y[n]$. V prípade filtrov s nekonečnou impulznou odozvou (IIR - Infinite Impulse Response) je táto konvolúcia teoreticky nekonečná, v prípade filtrov s konečnou impulznou odozvou (FIR - Finite Impulse Response) má tá istá konvolúcia obmedzený počet vzoriek, s ktorými pracuje naraz. Výpočet s nekonečnou impulznou odozvou ale nie je možné prakticky vykonať, preto sa vykonáva filtrácie pomocou rovnice N -tého rádu v rekurzívnom tvare

$$y[n] = \sum_{k=0}^{\infty} h(k) x[n-k] = \sum_{k=0}^N b_k x[n-k] - \sum_{k=0}^N a_k y[n-k], \quad (1.1)$$

kde a_k a b_k sú koeficienty filtru. Tejto diferenčnej rovnici prislúcha prenosová funkcia N -tého rádu, $N \leq M$ [2]

$$H(z) = \frac{\sum_{k=0}^N b_k z^{-k}}{1 + \sum_{k=0}^M a_k z^{-k}}. \quad (1.2)$$

V prípade systému popísaného prenosovou funkciou prvého rádu

$$H(z) = \frac{b_0 + b_1 z^{-1}}{1 + a z^{-1}}, \quad |z| > |a|, \quad (1.3)$$

je impulznú odozvu potrebnú k odvodeniu diferenčnej rovnice možné získať inverznou z-transformáciou funkcie (1.3)

$$h[n] = b_0 a^n u[n] + b_1 a^{n-1} u[n-1]. \quad (1.4)$$

Diferenčná rovnica systému je potom v nasledujúcom tvare

$$y[n] = b_0 x[n] + b_1 x[n-1] + a y[n-1]. \quad (1.5)$$

V systémoch so spojitým časom jestvuje jedna dôležitá trieda, lineárne časovo invariantné systémy (LTI - Linear Time-Invariant System). Takéto systémy majú jeden vstupný signál $x[n]$ a jeden výstupný signál $y[n]$. Základnými vlastnosťami takého systému sú linearita a časová invariantnosť. Spojitý signál vykazuje linearitu, keď podlieha lineárnym operáciám, t.j. súčet, násobenie atď.

Ak je na vstupe LTI systému signál $x(t) = ax_1(t) + bx_2(t)$, tak na výstupe je $y(t) = ay_1(t) + by_2(t)$, kde a a b sú navzájom nezávislé konštanty. Systém je časovo invariantný, keď je časové oneskorenie na vstupe $x(t - \tau)$ priamo premietnuté do výstupu $y(t - \tau)$ bez zmeny; τ je oneskorenie v čase. Linearitu a časovú invarianťnosť diskretných signálov je možné definovať podobným spôsobom ako pri spojitých signáloch [1].

Výpočtová technika značne zjednodušuje návrh vybraného filtra a výpočet koeficientov. Medzi software schopný návrhu a následnej vizualizácie pomocou užívateľského rozhrania patrí aj vývojárske prostredie MATLAB. Všetky grafy v tejto kapitole boli vytvorené v MATLAB-e. Syntéza FIR filtrov pomocou prostredia MATLAB vyžaduje určenie spôsobu návrhu pre výpočet koeficientov [3]:

- **Použitie oknovej funkcie** - zo zadaných parametrov pre ideálny filter (napr. dolný priepust) sa vypočítajú pomocou skrátenej spätnej Fourierovej transformácie a zvoleného okna (Hammingovo, Hannovo, Čebyševovo, Kaiserovo, atď.) koeficienty b_k .
- **Viacpásmový prenos** - umožňuje návrh filtra s lineárnym a konštantným prenosom zároveň, koeficienty b_k sú vypočítané so zameraním na rovnomerné zvlnenie v nepriepustnom pásme alebo metódou najmenších štvorcov.
- **Metóda obmedzených najmenších štvorcov** - pri výpočte b_k sú znížené chyby prekročení nastavených limitov pri zvlnení.
- **Ľubovoľná frekvenčná charakteristik** - tvar prenosovej frekvenčnej charakteristiky prenosu môže mať ľubovoľný tvar, taktiež umožňuje aj návrh komplexných filtrov a filtrov s nelineárnou fázovou charakteristikou.
- **Metóda Raised-Cosine** - filter zameraný na tvarovanie impulzov, využitý najmä pri digitálnej modulácii [4].

Pri IIR filtroch sa na druhú stranu vyžaduje určenie druhu aproximácie (Butterworthova, Čebyševova, Cauerova atď.). Možný je aj návrh digitálneho filtra s po častiach spojitým prenosom bez analógového protikladu [5]. Navrhnutý filter je možné použiť na zvukovú nahrávku a výsledok nechať vyexportovať. Medzi podporované formáty súborov patria tie bežne používané (.mp3, .wav, .flac, atď.).

1.1 FIR filtre

Filtre s konečnou impulznou odozvou sú definované prenosovou funkciou a v časovej oblasti diferenčnou rovnicou [2]


$$H(z) = \sum_{k=0}^{N-1} h(k)z^{-k}, \quad (1.6)$$

$$y[n] = \sum_{k=0}^{N-1} h(k)x[n-k], \quad (1.7)$$

kde N je dĺžka filtru ($N-1$ je rád filtru) a $h(k)$ obsahuje reálne koeficienty. Indexy sumy majú také hodnoty, aby bola dodržaná kauzalita filtru a konečná dĺžka. Z prenosovej funkcie (1.6) je možné získať frekvenčnú charakteristiku filtru dosadením $z = e^{j\hat{\omega}}$

$$H(e^{j\hat{\omega}}) = \sum_{k=0}^{N-1} h(k)e^{-j\hat{\omega}k}, \quad (1.8)$$

kde $\hat{\omega}$ [rad] = ωT je digitálna uhlová frekvencia [1].




Obr. 1.1: Fázová charakteristika dolného priepustu v prevedení FIR a IIR filtra.

FIR filtre majú radu výhod a nevýhod oproti IIR filtrom [2]:


- implementácia je pomerne jednoduchá, avšak návrh je algebrický zložitejší,
- stabilita je zaručená štruktúrou,
- fázová charakteristika je lineárna v celom spektre (pozri Obr. 1.1),
- krátky rušivý signál na vstupe sa prenese na výstup ešte kratší,
- filter môže byť syntetizovaný s ľubovoľnou charakteristikou,
- strmý prenos vyžaduje viac koeficientov ako pri IIR,
- dlhší čas potrebný na spracovanie signálu.

Použitie FIR je odporúčané najmä v prípade, keď je potrebné žiadne alebo nízke fázové skreslenie a keď postačuje nízky rád filtru [2]. Na Obr. 1.2 sa nachádza prenosová frekvenčná charakteristika a v Obr. 1.3 zvlnenie v nepriepustnom pásme. Miera tohto zvlnenia závisí od použitej oknovej funkcie, tie s menšími vedľajšími lalokmi vo frekvenčnej doméne spôsobujú menšie zvlnenie [6].

Prenosová frekvenčná charakteristika FIR filtru



Obr. 1.2: Prenos FIR filtru s Hannovým oknom, $f_m = 3$ kHz, $N = 100$.



Obr. 1.3: Detail zvlňenia FIR filtru s Hannovym oknom v nepriepustnom pásme.

1.2 IIR filtre

Filtre s nekonečnou impulznou odozvou sú definované prenosovou funkciou a v časovej oblasti nasledujúcou diferenčnou rovnicou [2]

$$H(z) = \frac{\sum_{k=0}^N b(k)z^{-k}}{1 + \sum_{k=1}^M a(k)z^{-k}}, \quad (1.9)$$

$$y[n] = \sum_{k=0}^{\infty} h(k)x[n-k], \quad (1.10)$$

Z prenosovej funkcie (1.9) je možné získať frekvenčnú charakteristiku filtru podobnou úpravou ako v (1.8) s jedným rozdielom. Pri IIR sa jedná už o kvadrát modulu [1]

$$H(z)H(z^{-1}) = |H(e^{-j\hat{\omega}})|^2 \quad (1.11)$$

IIR filtre majú výhodu nad FIR filtrami v tom, že je nimi možné realizovať analógové filtre. Pri zachovaní vzťahu, ktorý definuje invariantnú impulznú odozvu

$$h_d[n] = h_a[nT], \quad t = nT, \quad (1.12)$$

kde h_d a h_a sú impulzné odozvy digitálneho a analógového filtra a $T = 1/f_s$, je možné získať tvar prenosovej funkcie IIR filtra pomocou rozkladu analógovej prenosovej funkcie na parciálne zlomky

$$H_a(p) = \frac{Q(p)}{N(p)} = \sum_{\mu=1}^n \frac{k_{\mu}}{p - p_{\mu}}, \quad (1.13)$$

a jej impulznej odozvy

$$h_a(t) = \sum_{\mu=1}^n k_{\mu} e^{p_{\mu}t}. \quad (1.14)$$

Tento rozklad sa nahradí prenosovou funkciou digitálneho filtra, ktorého impulzná odozva sa v bodoch $t = nT$ rovná analógovej

$$h_d[n] = \sum_{\mu=1}^n k_{\mu} e^{p_{\mu}nT}, \quad (1.15)$$

z ktorej je možné zostaviť prenosovú funkciu filtra v tvare

$$H_d(z) = \sum_{\mu=1}^n \frac{k_{\mu}}{1 - e^{p_{\mu}nT} \cdot z^{-1}}. \quad (1.16)$$


Z toho vyplýva, že stabilnú prenosovú funkciu analógového filtra, ktorej póly ležia v ľavej časti p -roviny (resp. s -roviny) $\Re(p_{\mu}) < 0$, je možné previesť na rovnako stabilnú prenosovú funkciu digitálneho filtra, ktorej póly ležia vo vnútri jednotkovej kružnice v z -rovine [1].

Kauzalita IIR filtrov opisuje fyzickú realizovateľnosť daného filtra. Kauzálne sú také, ktorých výstupné hodnoty nezávisia na budúcich výstupných hodnotách. Nekauzálne filtre nemôžu byť teda realizované pre časovo závislé vstupné premenné. Môžu byť použité napríklad v obrazovom spracovaní, kde vstupom je priestorová premenná. Nekauzálne filtre je možné upraviť na kauzálne zavedením dostatočne dlhého oneskorenia na výstupe [6].

Nasledujúce vlastnosti IIR filtrov je potrebné posúdiť pri návrhu takého filtra [2]:

- jednoduchosť prevodu analógového filtra na digitálny,
- jednoduchosť návrhu, rád postačuje do 10,
- jedinou požadovanou kvalitou filtra by mala byť prenosová frekvenčná charakteristika,
- fázová charakteristika je nelineárna,
- filter môže byť syntetizovaný s ľubovoľnou charakteristikou,
- stabilita nie je zaručená,
- chyby a krátke rušivé signály dokážu destabilizovať filter.

Volba IIR filtru je odporúčaná v prípade, že sa vyžaduje vysoká strmosť prenosovej frekvenčnej charakteristiky a vysoká priepustnosť frekvenčného pásma [2]. Na Obr. 1.4 sa nachádza prenosová frekvenčná charakteristika IIR filtru typu dolný priepust.




Obr. 1.4: Prenosová frekvenčná charakteristika IIR filtru s Butterworthovou aproximáciou, $f_m = 2$ kHz, $N = 6$.

1.2.1 Parametrický ekvalizér


Parametrický ekvalizér (niekedy aj pod anglickým názvom „peaking filter“) je možné implementovať pomocou IIR filtru druhého rádu a jedná sa o pásmovú zádrž alebo pásmový priepust s nastaviteľným zosilnením. Rád filtru ovplyvňuje strmú prenosu, vyššie rády sa približujú ideálnym charakteristikám.

Vstupnými parametrami sú stredná frekvencia f_C , šírka pásma B (prípadne činiteľ akosti Q) a zisk na strednej frekvencii G . Výhodou takejto implementácie parametrického ekvalizéru druhého rádu je, že má nízke časové oneskorenie (vychádza z princípu IIR filtrov) a že je pomerne nenáročná na výpočtový výkon (nízky rád), najmä keď majú byť vstupné parametre meniteľné počas prevádzky [7]. Obr. 21 zobrazuje príklad prenosu parametrického ekvalizéru s nastavením $f_{C1} = 6$ kHz, $f_{C2} = 15$ kHz.



Obr. 1.5: Prenos parametrického ekvalizéru.

spoločných vodičoch adresa konkrétneho sekundárneho bloku. Výber sekundárneho bloku sa vykonáva jednobitovou hodnotou, väčšinou hodnotou „0“.



Obr. 2.2: Časový diagram výstupných dát bloku **S** na zbernici SPI.


Každým prenosovým cyklom dochádza k prenosu skupiny ôsmich bitov, kde najdôležitejší bit (MSB – Most Significant Bit) sa prenáša ako prvý a koniec osmice tvorí najmenej dôležitý bit (LSB – Least Significant Bit), pozri Obr. 2.2 [8].

V dnešnej dobe jestvuje mnoho výrobcov komponentov, ktoré využívajú zbernicu SPI. Nie všetko je presne stanovené v štandarde a výrobcovia obvodov majú do značnej miery voľnú ruku, čo sa týka časovania signálov. Preto sa musí pri implementácii konkrétneho komponentu prihliadať na to, ako ho výrobca navrhol. Frekvencia hodinového signálu môže byť variabilná od rádo stoviek kHz do jednotiek MHz. Tomu je však možné prispôbiť hlavný blok, ktorý je v prípade navrhovaného zariadenia jednotka MCU [8].


2.2 Komunikačná zbernica I²C

Periféria I²C (Inter-Integrated Circuit), niekedy aj IIC, využíva na komunikáciu len dva vodiče, SDA (Serial Data) a SCL (Serial Clock); dátový a synchronizačný (hodinový). Po zbernici je možný obojsmerný prenos. Zariadenia zvyknú byť neďaleko seba, väčšinou na jednej doske plošných spojov. Jestvujú dva druhy zariadení na zbernici, vysielateľ a prijímač. Zároveň, hlavný a sekundárne bloky môžu plniť úlohy oboch druhov zariadení, pozri Obr. 2.3. Toto sa môže meniť podľa potreby [8][9].

Správne priradenie vysielaných a prijímaných dát zabezpečuje adresa jednotlivých zariadení pripojených na zbernicu. Adresa tvorí hlavičku prenášaných dát, formátovaná v 7 alebo 10-bitovom formáte. Každý uzol (integrovateľný obvod) má na výstupe otvorený kolektor pre dáta aj hodinový signál; vyžadujú sa potom tzv. zdviacacie rezistory (pull-up rezistory), pozri Obr. 2.4, keďže základnými stavmi sú stav vysokej impedancie alebo logická nula. Týmto spôsobom nepríde k poškodeniu vysielacích obvodov, ale len ku poškodeniu úrovni signálov v prípade, že by naraz vysielalo viac vysielateľov na zbernici [8][9].




Obr. 2.3: Bloková schéma zbernice I2C.



Obr. 2.4: Detail otvoreného kolektoru.

Zbernica I²C tiež umožňuje existenciu viacerých hlavných blokov, nazývané ako „multimaster“. Často sa využíva konštelácia jedného hlavného bloku (väčšinou MCU) a viacero sekundárnych blokov [8]. Dáta tvoria, podobne ako pri SPI, osmice bitov, z ktorých pozostáva jedno „slovo“. Počet týchto slov je ľubovoľný a MSB je prenášaný prvý. Vysielaný rámeček má na začiatku jeden „start“ alebo „S“ bit (oznámený zostupnou hranou SDA), nasleduje adresa (väčšinou 7 bitov) a koniec rámečka značí jeden „stop“ alebo „P“ bit (oznámený nábežnou hranou SDA). Aby sa zaznamenala logická úroveň, musí byť signál SDA ustálený pri SCL = 1, inak je informácia interpretovaná ako riadiaci signál (start/stop), pozri Obr. 2.5 [9].



Obr. 2.5: Časový diagram zbernice I²C. [9]

Posledný bit adresy značí smer nasledujúceho prenosu. Medzi každým slovom sa nachádza bit potvrdenia prijatia slova (značený ACK), ktorý tam vkladá prijímač, viď Obr. 2.6. Jeho logická hodnota je 0, ak prijal slovo jemu určené. Čo sa týka overenia správneho prenosu dát, nejestvuje žiadne predpísané overovanie pomocou parity ako v prípade komunikácie UART (Universal Asynchronous Receiver-Transmitter). Toto overenie spadá na program, ktorý spracúva prenášané dáta v prípade, že by nejaké overenie vykonávalo [8].



Obr. 2.6: Rámec prenášaných dát na zbernici I²C [9]

Hodinový signál má tri štandardné frekvencie: 100 kHz (štandardná), 400 kHz (rýchla) a 3,4 MHz (veľmi rýchla). Výhodou I²C je, že pomalé prijímače dokážu spomaliť príliš rýchly hodinový signál na zbernici vďaka otvoreným kolektorom. Prijímač dokáže na vodiči SCL nastaviť logickú hodnotu 0, čo následne vysielateľ spracuje a pozastaví ďalšie impulzy hodín. Po uvoľnení úrovne 0 pokračuje vysielateľ v generovaní hodinového signálu [8]. Dodržanie parametrov tejto zbernice je kľúčom k správne fungovaniu zariadení využívajúcich zbernicu I²C (pozri Tab. 2.1).

Tab. 2.1: Elektrické parametre zbernice I²C [9][10], $V_{DD} = 5$ V.

Parameter	Standard-mode		Fast-mode		Fast-mode Plus		High-speed mode		Jednotka
	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
Nízka vstupná úroveň (0)	-0,5	1,5	-0,5	1,5	-0,5	1,5	-0,5	1,5	V
Vysoká vstupná úroveň (1)	3,5	5,5	3,5	5,5	3,5	5,5	3,5	5,5	V
Nízka výstupná úroveň (0)	0	0,4	0	0,4	0	0,4	0	0,4	V
Frekvencia SCL	0	100	0	400	0	1000	0	3400	kHz
Doba trvania 0 SCL	4,7	-	1,3	-	0,5	-	0,16	-	μs
Doba trvania 1 SCL	4,0	-	0,6	-	0,26	-	0,06	-	μs
Doba nábežnej hrany	-	1000	20	300	-	120	10	40	ns
Doba zostupnej hrany	-	300	18	300	18	120	10	40	ns


V prípade High-speed mode je uvádzaná maximálna kapacitná záťaž $C_b = 100$ pF pre každý z vodičov SDA a SCL, pre ktorú sú údaje o dobách nezávislé na kapacite. S vyššou kapacitou narastajú doby a spomaľuje sa komunikácia [10].

2.3 Komunikačná zbernica I²S

V súčasnosti jestvuje mnoho zariadení s integrovanými obvodmi, ktoré spracúvajú digitálne dáta určené na zvukovú reprodukciu alebo iné použitie. Spoločnosť NXP Semiconductors priniesla na trh zbernicu I²S, zároveň definovala štandardy pre tento druh komunikácie. Príklad zariadení s takými integrovanými obvodmi:

- DSP procesory,
- A/D a D/A prevodníky,
- digitálne vstupno/výstupné rozhrania.

Jedná sa o trojvodičovú komunikáciu medzi integrovanými obvodmi. Zbernica pozostáva s linky sériových dát SD (Serial Data) pre dva kanály, linky WS (Word Select) vyberajúcej konkrétny kanál (ľavý/pravý) a linky s hodinovým signálom SCK (niekedy aj BCK). Jestvujú dva možné druhy zariadenia na zbernici, vysielateľ (transmitter) a prijímač (receiver), zároveň jeden z nich spĺňa úlohu ovládača (controller), ktorý generuje signál SCK a WS. Z Obr. 2.7 je možné stanoviť, že uvedené signály vystupujú z ovládača a smerujú do ovládaného bloku, zatiaľ čo signál SD vždy vystupuje z vysielateľa a vstupuje do prijímača [11].




Obr. 2.7: Bloková schéma zbernice I²S v rôznych vzťažných sústavách [11]

V jednoduchých aplikáciách sa nachádzajú naraz len jeden vysielateľ a prijímač, zároveň jeden z nich spĺňa úlohu ovládača. Zbernica však podporuje viacero vysielateľov či prijímačov pripojených na zbernicu. V tomto prípade je potrebný externý controller, ktorý koordinuje signály a určuje tok dát z vysielateľov do prijímačov [11]. Na Obr. 2.8 sa nachádza časový diagram zbernice. Niektoré elektronické súčiastky,

napríklad A/D alebo D/A prevodníky, vyžadujú aj dodatočný signál MCLK (Master Clock), ktorý má obvykle frekvenciu

$$f_{\text{MCLK}} = k \cdot f_{\text{S}}, \quad [\text{Hz}] \quad (2.1)$$

kde k je konštanta, zvyčajne je $k = 256$; pri $f_{\text{S}} = 96 \text{ kHz}$ činí $f_{\text{MCLK}} = 24,576 \text{ MHz}$. Tento hodinový signál slúži napríklad k synchronizácii $\Delta\Sigma$ -modulátorov v A/D a D/A prevodníkoch [12].



Obr. 2.8: Časový diagram zbernice I²S [11]

Dáta pre každý kanál sa prenášajú v sérii po sebe, signálom WS sa určuje, pre ktorý kanál sú určené aktuálne vysielané dáta. Dáta na SD linke sú prenášané v dvojkovom doplnku, s MSB vysielaným ako prvý bit. MSB sa vysieľa ako prvý, pretože to nie je nutné, aby vysielateľ poznal, koľko bitov dokáže prijímač spracovať. Zároveň sa ani od prijímača nevyžaduje poznať počet vysielaných bitov v slove. Tým pádom sa najdôležitejšie bity prenesú v poriadku a tie menej dôležité sa nespracujú [11].

Podľa I²S špecifikácie, v prípade, kedy je dĺžka slova sústavy väčšia ako vysielateľa samotného, sú najmenej dôležité bity každého slova nastavené na „0“ (skrátene bajtu). Ak je prijímaču vyslané dlhšie slovo, ako dokáže spracovať, najmenej dôležité bity sú ignorované. Ak je prijímaču vyslané kratšie slovo, najmenej dôležité bity sú nastavené na „0“ na strane prijímača. Týmto sa zaisťuje fixná poloha MSB a zároveň sa poloha LSB môže meniť od dĺžky slova. Vysielateľ vždy vysieľa MSB ďalšieho slova jednu periódu signálu SCK po zmene signálu WS. Sériové dáta vysielané z vysielateľa môžu byť synchronizované s nábežnou alebo zostupnou hranou SCK, avšak dáta na príjme musia byť zachytené prijímačom na nábežnej hrane. Z tohto plynú určité obmedzenia v prípade synchronizácie dát s nábežnou hranou [11].

Z Obr. 2.8 je dôležité vytknúť, že WS mení svoju hodnotu jednu periódu hodinového signálu pred prenosom MSB jedného slova dát SD. Hodnoty, ktoré nadobúda signál WS určujú kanál nasledovným spôsobom [11]:

- WS = 0: ľavý kanál,
- WS = 1: pravý kanál.

Signál WS smie meniť svoju hodnotu na nábežnej alebo zostupnej hrane signálu SCK a v rámci prevádzky to je variabilné. Toto umožňuje vysielateľovi odvodiť si

synchronne časovanie sériových dát, ktoré sú pripravované na prenos. Umožňuje to taktiež aj prijímaču uložiť predošlé prijaté slovo a vyprázdniť vstup pre ďalšie slovo. Výstupné a vstupné hodnoty napätia musia byť v súlade s logikou TTL (Transistor-transistor logic) [11].


3 Návrh zariadenia

Súčasťou návrhu zariadenia je návrh blokovej schémy, ktorej následne plynie výber konkrétnych súčiastok. V tejto kapitole budú uvedené blokové schémy častí zariadenia, kritéria výberu konkrétnych súčiastok a ich parametre.

3.1 Blokové schémy

3.1.1 Bloková schéma funkčnej časti

Na Obr 3.1 sa nachádza bloková schéma hlavnej funkčnej časti navrhovaného zariadenia.



Obr. 3.1: Bloková schéma hlavných komponentov vo funkčnej časti.


Základom celej štruktúry je MCU (Microcontroller Unit) ESP32-S3 od výrobcu Espressif Systems. Pre potreby tejto práce sa MCU nachádza na vývojárskej doske ESP32-S3-WROOM-2-N32R8V, ktorá má vyvedené nožičky na pripojenie k rôznym perifériám, ktoré sa nachádzajú v MCU [13]. Tento MCU je dostupný aj ako samostatný modul pre jednoduchšiu integráciu do DPS.

Dôležitými perifériami sú GPIO (General Purpose Input/Output) pre displej, otočný enkodér, tlačidlá a na programovanie prevodníkov, I²S pre digitálny vstup a výstup z A/D prevodníku do D/A prevodníku, ADC (Analog to Digital Converter) a DAC (Digital to Analog Converter) pre prípadné testovanie a odlaďovanie chýb.

Na vstupe do zariadenia sa nachádza operačný zosilňovač (OZ) OPA1652 zapojený s napäťovým prenosom $K_U = 1$, slúžiaci len na invertovanie signálu. Výstupom z prvého bloku sú dvojice kanálov L+, L- a R+, R-. Signifikantnými parametrami operačného zosilňovača pre navrhované zariadenie sú prenosová amplitúdová frekvenčná charakteristika, frekvenčná charakteristika THD+N (Total Harmonic Distortion + Noise) a presluch medzi kanálmi (XT - Crosstalk). Optimálna

prenosová frekvenčná charakteristika operačného zosilňovača v pásme počutelných frekvencií je konštantná, s minimálnymi výkyvmi okolo nastaveného zisku.

Pre potreby navrhovaného zariadenia má byť maximálna hodnota THD+N a presluchu -100 ± 5 dB. Výrobca udáva spomenuté charakteristiky v katalógovom liste, vidno v Obr. 3.2.



Obr. 3.2: Grafické závislosti z katalógového listu, (a) frekvenčná závislosť zisku OZ, (b) frekvenčná závislosť THD+N, (c) frekvenčná závislosť presluchu OZ [14].

Operačný zosilňovač je možné napájať aj nesymetricky, avšak pri symetrickom napájaní $\pm 15V$ spĺňa OZ výrobcom stanovené elektrické charakteristiky [14]. Toto je potrebné vziať do úvahy pri návrhu napájania.


Linky z invertoru a vstupu zariadenia je možné použiť v 32-bitovom A/D prevodníku PCM1862 v konfigurácii s diferenčným vstupom od výrobcu Texas Instruments. Tento A/D prevodník má v tomto zapojení lepšie parametre, ale predovšetkým toto zapojenie znižuje prenášaný šum, ktorý nachádza na linkách jedného kanálu. S využitím zbernice I²C alebo SPI, ako je spomenuté v kapitole 2, je možné naprogramovať hodnoty, ako napríklad zisk, voľba kanálu, automatické potlačenie clippingu (angl. orezania), nastavenie fázového závesu PLL (Phase Locked Loop) a ďalších, do

registrov nachádzajúcich sa na A/D prevodníku [15].

K správnej funkcii prevodníku je potrebné pripojiť aj hlavný hodinový signál (v katalógovom liste ako MCK), z ktorého sa deličkou integrovanou do štruktúry prevodníku generujú hodinové signály BCK a LRCK. Vzorkovacia frekvencia f_s sa odvíja od frekvencie f_{MCK} , v prípade, keď je frekvencia hlavného hodinového signálu $f_{MCK} = 24,576$ MHz, je možné nastaviť f_s na hodnoty 48 kHz, 96 kHz alebo 192 kHz.

Signál BCK slúži ako hodinový signál pre výstupný dátový tok z prevodníku. Úlohou signálu LRCK je určovať, ktorý kanál (ľavý či pravý) je práve prenášaný. Prítomnosť týchto signálov je podmienkou pre prenos zvukových dát po zbernici I²S (pozri podkapitolu 2.3).

Nasledujúce závislosti, pozri Obr. 3.3, boli merané výrobcom pri nasledujúcom nastavení: $T_A = 25^\circ C$, $AVDD = 3,3$ V, $DVDD = 3,3$ V, $IOVDD = 3,3$ V, *master mode*, *single-speed mode*, $f_s = 48$ kHz.



Obr. 3.3: (a) Závislosť THD+N na vstupnej úrovni, (b) Charakteristika linearity A/D prevodníku [15].

Označenie dBFS je v tomto prípade vstupná úroveň vzťahnutá k jej maximálnej prípustnej hodnote. V diferenčnom móde je táto hodnota $4,2 V_{RMS}$ ($2,1 V_{RMS}$ na vstupnú nožičku). Ďalej, výrobca udáva v katalógovom liste nasledovné parametre:

Tab. 3.1: Parametre A/D prevodníku PCM1862 [15].

Parameter	Min.	Typ.	Max.	Jednotka
Presluch		-105		dB
S/N na vstupe		103		dB
Vstupná impedancia		20		k Ω

A/D prevodník disponuje aj funkciou automatickej detekcie signálu na vstupe energysense. V závislosti od konfigurácie registrov dokáže táto funkcia generovať signály prerušenia. Pre ilustráciu, MCU môže spracovať tento signál a prepnúť prevodník do stavu spánku, kedy má nižší príkon, čím ušetrí energiu [15].

Výstupný digitálny audio signál je zavedený do MCU, kde je spracovaný a následne privedený na vstup 32-bitového dvojkanálového D/A prevodníku AK4432 od výrobcu Asahi Kasei. Ako v prípade A/D prevodníku, aj tento prevodník je možné ovládať pomocou zbernice I²C. Nastaviteľné sú aj filtre dolného priepustu rôznych charakteristík so zvlhnením v priepustnom pásme $\pm 0,08$ dB. Pre vstup pomocou I²S sa využijú už existujúce hodinové signály BCK a LRCK. Výstupný digitálny audio signál z MCU je privedený na vstup s označením SDTI [16]. Výrobca udáva hodnoty merané za podmienok: $T_a = 25$ °C; $AVDD = LVDD = 3,3$ V; $VSS = 0$ V; $f_s = 48$ kHz; $BICK = 64f_s$.

Tab. 3.2: Parametre D/A prevodníku AK4432 [16].

Parameter	Min.	Typ.	Max.	Jednotka
S/N	-	108	-	dB
S/(N+D) (0 dBFS)	80	91	-	dB
Dynamický rozsah (-60 dBFS)	-	-108	-	dB
Presluch	-90	-110	-	dB
Odpor záťaže	10	-	-	k Ω
Kapacita záťaže	-	-	30	pF

Hodnota 0 dBFS predstavuje $0,86 \cdot AVDD$, t.j. 2,83 V_{pp}. Hodnoty dynamického rozsahu a pomeru S/N sú váhované krivkou A, reprezentujúcou frekvenčnú charakteristiku ľudského ucha [16]. Keďže sa v katalógovom liste nenachádzajú grafické závislosti týchto veličín, je na mieste ich odmerať a tým zistiť, či môžu zhoršiť celkové parametre konečného zariadenia.


Výstup z D/A prevodníku je prepojený so vstupom koncového zosilňovača MAX13331 od výrobcu Maxim Integrated (dnes Analog Devices). V štruktúre integrovaného obvodu sa nachádzajú dva zosilňovače triedy AB, potlačenie prechodného javu pri zapnutí zosilňovača, ochrana obvodu v prípade skratu na výstupe a diagnostický výstup. Taktiež obsahuje aj ochranu proti ± 15 kV elektrostatickým výbojom. Diagnostický výstup nadobúda násobky napájacieho napätia, čím je možné určiť skratové stavy výstupu zosilňovača [17].

MAX13331 je napájaný nesymetricky, do štruktúry je však integrovaná nábojová pumpa, ktorá vytvára zápornú napätovú referenciu pre vnútorné obvody. Toto umožňuje vytvoriť napätový signál bez značnej jednosmernej zložky, čím sa redukuje

počet veľkých externých blokovacích kondenzátorov. Nábojová pumpa vyžaduje len dva priestorovo menšie keramické kondenzátory. Blokovacie kondenzátory slúžia k potlačeniu jednosmerného prúdu tečúceho cez slúchadlá, ktorý by v nich vyvolal stratový výkon a obmedzil ich dynamický rozsah [17].

Napätová pumpa pracuje na frekvencii 2,2 MHz, čo je mimo počuteľného rozsahu a podľa výrobcu nespôsobuje rušenie v pásme AM (amplitúdovej modulácie). Ovládače spínania v pumpě majú ovládanú rýchlosť spínania, ktorá znižuje šum generovaný zapínaniami a vypínaniami prechodnými javmi. Bondovacie drôtičky, ktoré prepájajú čip s vývodmi a cesty plošných spojov majú určitú indukčnosť a generujú šum, ktorý je úmerný derivácii prúdu podľa času. Obmedzením spínacej frekvencie sa obmedzí aj tento šum. Kombinácia nábojovej pumpy a architektúry DirectDrive umožňuje vynechať veľké blokovacie kapacity na výstupe, ktoré by v opačnom prípade mohli tlmiť výstupný signál a zvýšiť THD+N na nízkych frekvenciách [17].

Zosilňovač je potrebné chladiť, k automatickému vypnutiu vyvolanému vysokou teplotou P-N prechodu dochádza pri 155 °C.




Obr. 3.4: Závislosť teplotného výkonu na výstupnom výkone kanálu, prevzaté z [17].

Tepelný výkon sa mení v závislosti od záťaže a výstupnom výkone, pri napájaní $V_{DD} = 5\text{ V}$ a záťaži $R_L = 8\ \Omega$ dosahuje tepelný výkon hodnoty približne 1,1 W na kanál, pozri Obr. 3.4. Výrobca počíta tepelný stratový výkon nasledujúcim vzorcom:


$$P_{\max} = \frac{\Theta_T - \Theta_O}{R_{(\Theta)}} \quad [\text{W}], \quad (3.1)$$

kde P_{\max} je vo wattoch, Θ_T je teplota P-N prechodu (145 °C), Θ_O je teplota okolia (°C) a $R_{(\Theta)}$ je tepelný odpor rozhrania prechod-vzduch, pre puzdro QSOP je táto hodnota 103,7 K/W. Hodnota $R_{(\Theta)}$ pre rozhranie prechod-chladič je 37 K/W.

Umiestnenie dodatočného chladiča na zosilňovač v hotovom zariadení umožní lepšie manévrovanie v rámci tepelných limitov.



Obr. 3.5: Závislosti THD+N na frekvencii pre: (a) $R_L = 8\ \Omega$, (b) $R_L = 16\ \Omega$, (c) $R_L = 32\ \Omega$, prevzaté z [17].



Obr. 3.6: (a) Závislosť THD+N na frekvencii, (b) Závislosť výstupného výkonu na záťaži, prevzaté z [17].


Z grafických závislostí 3.5 a 3.6 vyplýva optimálna úroveň záťaže $R_L = 25 \div 30\ \Omega$. Presne pre tento rozsah výrobca neuviedol charakteristiky, je možné predpokladať, že by bola podobná závislosti z Obr. 3.5c, prípadne kombinácie Obr. 3.5b a Obr. 3.5c. Maximálna hodnota THD+N by bola približne 0,3 % pri výstupnom výkone $P_{OUT} = 125\ mW$. Charakteristika v Obr. 3.6a je pre navrhované zariadenie nerelevantná, keďže pri záťaži $R_L = 1\ k\Omega$ dosahuje zosilňovač výkonu pod 20 mW. Ilustruje však závislosť výstupného napätia na harmonické skreslenie.

Kľúčové hodnoty pre návrh zariadenia sú uvedené v katalógovom liste od výrobcu [17]. V Tabuľke 3.3 sa nachádzajú tieto hodnoty. Parametre boli merané za podmienok: $V_{DD} = V_{CPVDD} = 5 \text{ V}$, $V_{SGND} = V_{PGND} = 0 \text{ V}$, $\overline{SHDN} = V_{DD}$, $C_1 = C_2 = 1 \mu\text{F}$, $R_L = \infty \Omega$, $zisk = -1,5 \text{ V/V}$, $\Theta_O = \Theta_T = -40 \text{ }^\circ\text{C} \div 105 \text{ }^\circ\text{C}$, *typ. hodnoty pre $\Theta_O = 25 \text{ }^\circ\text{C}$*

Tab. 3.3: Parametre koncového zosilňovača MAX13331 [17].

Parameter	Symbol	Min.	Typ.	Max.	Jednotka
Výstupný výkon kanálu THD+N = 1%, $f_{IN} = 1 \text{ kHz}$	$R_L = 8 \Omega$ $R_L = 16 \Omega$ $R_L = 32 \Omega$		75 120 135		mW
Celkové harmonické skreslenie + šum	$R_L = 16 \Omega, f = 1 \text{ kHz},$ $P_{OUT} = 100 \text{ mW}$ $R_L = 32 \Omega, f = 1 \text{ kHz},$ $P_{OUT} = 125 \text{ mW}$		0,03 0,01		%
Pomer signál/šum	$R_L = 32 \Omega, f = 1 \text{ kHz},$ $P_{OUT} = 135 \text{ mW}$		100		dB
Presluch	$R_L = 32 \Omega, f = 10 \text{ kHz},$ $V_{IN} = 200 \text{ mV}_{pp}$		-75		dB

3.1.2 Bloková schéma napájania




Obr. 3.7: Bloková schéma napájania.

Na Obr. 3.7 sa nachádza bloková schéma napájacej časti zariadenia. Zdrojom energie je batéria pozostávajúca z ôsmich lítium-iónových článkov typu 18650. Je rozdelená na dve polovice, každá v sério-paralelnom zapojení „2S2P“.

Obi dve polovice vytvárajú symetrický zdroj $\pm 7,2$ V, kde sa spoločná zem nachádza v strede. Dôvodom takéhoto zapojenia je eliminácia spínaných prvkov, ktoré by vniesli do analógovej časti zariadenia spínaný šum, ktorý by sa superpozíciou mohol dostať až na výstup. Na tento spôsob napájania sa síce vyžaduje väčšie množstvo batériových článkov ako v prípade, keby sa použil spínaný zdroj na vytvorenie napájacích liniek (railov), avšak je celkovo jednoduchší z pohľadu konštrukcie.

O nabíjanie batérie sa stará nabíjací modul, ktorý je možné napájať z univerzálnych nabíjacích adaptérov pre chytré telefóny až do výkonu 100 W. K adaptéru sa pripája pomocou konektora USB-C (Universal Serial Bus Type C). Výstup z nabíjacieho modulu je najprv pripojený na balancér. Ten slúži na vyrovnanie napätia na článkoch v sérii.

Prevodná charakteristika LM7805



Obr. 3.8: Prevodná charakteristika 5V regulátoru LM7805.

K vytvoreniu napájacích liniek 5V, -5 V a 3,3V sa využijú lineárne regulátory napätia. Lineárne regulátory majú od určitej hodnoty vstupného napätia takmer konštantné výstupné napätie. Má veľmi nízku smernicu, ale napriek tomu je vo využiteľnej oblasti batérií (5÷7 V) výstupné napätie z regulátorov dostatočne „konštantné“. Pre ilustráciu sa na Obr. 3.8 nachádza prevodná charakteristika lineárneho regulátoru LM7805. Regulátor bol meraný so záťažou 1 k Ω .

3.2 Obvodové schémy zariadenia

3.2.1 Obvodová schéma funkčnej časti

V Prílohe A.1 sa nachádza obvodová schéma funkčnej časti zariadenia. Analógový vstup a výstup sú pripojené pomocou odpojiteľných káblov s konektormi, ktoré by boli vstavané do stien zariadenia. Týmto spôsobom by sa uľahčila manipulácia s DPS (doskou plošných spojov). V obvode sa taktiež nachádzajú dva vývody JP3 a JP5. Vývod JP5 je pripojený k nožičke SCLK A/D prevodníku a je pripojený pre prípad, že by bol neskôr vyžadovaný. Podľa katalógového listu k prevodníku by nemalo byť potrebné pripojiť tento hodinový signál, keďže už je jeden hodinový signál (nožička MCLK) zavedený do A/D prevodníku.

Vývod JP3 slúži ako diagnostický výstup koncového zosilňovača. Podľa napätia na tomto vývode je možné určiť, ktorý kanál je skratovaný a s čím (+5V alebo GND). V strede celej schémy sa nachádza blok, ktorý nahrádza vývojársku dosku MCU, okolo ktorej je celé zariadenie navrhované. Na MCU sú pripojené A/D, D/A prevodníky, koncový zosilňovač, displej a dva enkodéry. Pripojenie prevodníkov umožňuje automatické nastavenie cez program v MCU. Pripojenie displeju je riešené cez dvojradovú lištu JP3. Rezistory a kapacitory nachádzajúce sa pri integrovaných obvodoch sú zapojené podľa odporúčaní z katalógových listov jednotlivých integrovaných obvodov.

3.2.2 Obvodová schéma napájacej časti


V Prílohe A.2 je vidno obvodovú schému napájacej časti. Tá je značne jednoduchšia v porovnaní s funkčnou časťou. Nachádzajú sa tu tri lineárne regulátory napätí s kapacitormi, batériové články a prepínač. Regulátory vytvárajú tri raily: +5V, -5V a +3V3.

Pri podrobnom skúmaní schémy je možné nájsť paralelné zoskupenie keramických a elektrolytických kapacitorov. Toto slúži k filtrácii potenciálneho šumu, ktorý by sa mohol nachádzať na railoch. Ako už bolo spomenuté, umiestnením zemného potenciálu do stredu celej batérie umožňuje vytvoriť kladné a záporné napätie voči zemi. Prepínač slúži k odpájaniu napájania od zbytku, čím je možné zapnúť a vypnúť celé zariadenie. Obi dve obvodové schémy boli vytvorené za pomoci programu Autodesk EAGLE.

4 Konštrukcia prototypu

Po schematicom návrhu nadchádza návrh DPS. Pre jednoduchšiu výmenu súčiastok v prípade potreby bola zvolená THT (Through-hole technology) montáž súčiastok. Jadrom celej dosky je MCU, takže bola preňho zvolená približne centrálna poloha. MCU je spolu so svojimi vlastnými súčiastkami na vývojárskej doske, ktorú je možné jednoducho vložiť do päťice pozostávajúcej z dvojradového konektora. Súčiastky súvisiace jednotlivé integrované obvody sú k nim čo najbližšie, v rozumnej blízkosti. Zároveň bolo pri návrhu dbané na dĺžky vodivých ciest a kritické súčiastky boli umiestnené tak, aby boli cesty vedúce k MCU čo najkratšie. Nižšiu prioritu dostali súčiastky ako enkodéry a regulátory napätia. V prílohe B.1 a B.2 sa nachádza výkres prototypovej DPS.


Poloha niektorých komponentov, najmä A/D prevodníku, bola ovplyvnená voľným priestorom, ktorý ostal medzi vývodmi držiakov batériových článkov. K väčšej vzdialenosti medzi invertorom a A/D prevodníkom prispeli aj fóliové kondenzátory. Sú jedným s riešením blokovania jednosmernej zložky. Hodnota kapacitoru v sériovej kombinácii s rezistorom ovplyvňuje medznú frekvenciu horného priepustu, ktorý tieto dva pasívne prvky tvoria. Rozhodnutie bolo teda medzi vyššou hodnotou odporu alebo kondenzátoru. Keramické viacvrstvé kondenzátory v prevedení THT o kapacite 10 μF sú vzácné, na druhú stranu sú fóliové kondenzátory ľahšie dostupné. Fóliové kondenzátory majú len tú nevýhodu, že zaberajú viac priestoru na DPS.



Obr. 4.1: Detail na zapojenie A/D prevodníku.

A/D prevodník sa konfiguruje pomocou pevne nastavených pinov a I²C zbernice. Pevne je nastavený druh zbernice (I²C alebo SPI → MD0) a adresa prevodníku na I²C zbernici (MS/AD). Na výber sú dve adresy pre vyššiu kompatibilitu s inými zariadeniami, ktoré by sa potenciálne mohli na zbernici nachádzať. Piny MD0 a MS/AD sú na logickej úrovni **L**, čím sa nastavil mód komunikácie cez I²C a adresa na 0x4A. Analógové linky L a R sú vedené ako diferenciálne páry, takže rovnomerný šum na pravom a ľavom kanáli sa v prevodníku odčíta.

D/A prevodník je nakonfigurovaný v móde „Parallel Mode“. V tomto móde nie je možné meniť registre tohto prevodníku. To však potrebné nie je, pretože prevodník slúži ako jednoduchý prevodník. Dátový formát je nastavený na 32-bitový I²S formát pomocou pinu DIF → **H**. Z dôvodu synchronizácie a minimálnej straty dát medzi prevodníkmi pracujú prevodníky na rovnakej vzorkovacej frekvencii $f_s = 96$ kHz.




Obr. 4.2: Detail na zapojenie D/A prevodníku.

Z katalógového listu AK4432 je možné určiť potrebnú frekvenciu f_{MCLK} ; zvolením $f_{MCLK} = 24,576$ MHz je možné vzorkovať tromi rýchlosťami (Normal, Double alebo Quad Speed Mode), $f_s = 48, 96$ alebo 192 kHz. Aby bola umožnená zmena vzorkovacej rýchlosti, musí byť pin ACKS na logickej úrovni **H**. Všetky časovacie parametre teda závisia na f_{MCLK} a f_{LRCK} , ktoré generuje A/D prevodník a kryštálový oscilátor. Analógový signál z D/A je zavedený do koncového zosilňovača, ktorý má pevne nastavený zisk rezistormi R_7, R_8, R_9 a R_{10} , pozri Obr. 4.3.


Enkodéry sa nachádzajú na pravej strane dosky. Situované sú tak, aby s nimi bolo možné ľahko manipulovať z pravej strany. Otočné gombíky zvyknú byť nasadené na enkodéroch; neprimerane veľké gombíky zhoršia schopnosť ich ovládať. Na prototypovej doske to nie je veľký problém, keďže gombíky nemusia byť nasadené, ale v ďalšej verzii DPS budú od seba enkodéry viac odsadené.

Enkodéry obsahujú aj jednoduchý spínač, zatlačením zvrchu na enkodér sa tento spínač stlačí. Prídavný pull-up rezistor sa nachádza na linkách so spínačom. Na




Obr. 4.3: Detail na zapojenie koncového zosilňovača.

dosku nebol osadený, pretože v MCU je možné na jednotlivých pinoch nastaviť vstavaný pull-up (prípadne aj pull-down) rezistor.



Obr. 4.4: Signály z otočného enkodéru, prevzaté z [18].

Použitie enkodéry sa nazývajú aj inkrementálne alebo kvadrátne. Názov teda vypovedá o vzťahu medzi kanálmi enkodéru, pozri Obr. 4.4. Medzi kanálmi **A** a **B** je fázový rozdiel $\Delta\varphi = \frac{\pi}{4}$. Ak označíme kanál **A** ako referenčný, tak kladné znamienko fázového posunu φ kanálu **B** značí otočenie v smere hodinových ručičiek, záporné znamienko značí protismer. Toto sleduje MCU a následne hodnotu v pomocnej premennej zvýši alebo zníži o nastavené množstvo (napr. 1) za každú zmenu polohy enkodéru.



Obr. 4.5: Pohľad zvrchu na zoskupenie lineárneho regulátoru s kondenzátormi.


Na DPS sa nachádzajú tri napájacie linky, -5 V , $+5\text{ V}$ a $+3,3\text{V}$. Tieto linky sú generované lineárnymi regulátormi z nominálnych $\pm 7,4\text{ V}$ na článkoch. Regulátory sú zoskupené s príslušnými kondenzátormi v rozložení ako na Obr. 4.5. Nevýhodou takéhoto rozloženia je ohrev elektrolytických kondenzátorov spôsobený teplom vyžarujúcim z lineárneho regulátoru pri vyšších záťažiach. Počas prevádzky prototypovej dosky ale nedochádza k veľkému ohriatiu regulátorov, takže teplota kondenzátorov sa len minimálne zvýši.

Polarizované kapacitory, ako napríklad elektrolytické kondenzátory, dosahujú vyšších kapacít a pomáhajú stabilizovať napätie na linke. K filtrácii vysokofrekvenčných prechodových javov je možné použiť nepolarizované kapacitory. Keramické kondenzátory je na tento účel vhodné použiť. Výhodou použitia keramických kondenzátorov je, že kapacity rádovo v desiatkach až stovkách nanofaradov s nadhľadom postačujú a sú aj ľahko dostupné. V prílohe F.1 sa nachádza vizualizácia prototypovej DPS.

Na základe návrhu boli vytvorené podklady na výrobu DPS. Tie obdržala firma JLCPCB a po výrobe následne doručila. Doska bola ručne osadená a odskúšaná na chybné spoje. Po overení bezchybnosti bola DPS oživená a mohol začať proces programovania MCU. V prílohe D.1 sa nachádza osadená prototypová doska.

4.1 Meranie prototypu


K meraniu boli použité zariadenia: funkčný generátor Agilent 33220A, digitálny osciloskop Keysight EDUX1002A a milivoltmeter Grundig MV100. Kanál č. 1 na osciloskope zaznamenával vstupný signál do meraného zariadenia, kanál č. 2 výstupný signál. Pomocou meracích funkcií (*AC-RMS N-Cycles*, atď.) na osciloskope boli určené merané hodnoty. Merané zariadenie bolo v konfigurácii, kedy nedochádzalo k **žiadnemu** digitálnemu spracovaniu signálu mikrokontrolérom ESP32-S3 a výstup z A/D prevodníku bol priamo spojený so vstupom D/A prevodníku. Ide teda o referenčné hodnoty, voči ktorým môžu byť v budúcnosti vztiahnuté ďalšie merania.



Obr. 4.6: Prenosová frekvenčná charakteristika.

Prvým bodom merania bola prenosová frekvenčná charakteristika. Na Obr. 4.6 je vyznačené zeleným podfarbením merané pásmo od 10 Hz do 22 kHz. Po prvom meraní prenosovej charakteristiky bolo zrejmé, že v priepustnom pásme je útlm minimálne 6 dB. V A/D prevodníku bol následne softvérovo zvýšený zisk na 6 dB, čo malo za následok priblíženie sa k prenosu 0 dB. Nasledujúce merania boli vykonané

s touto úpravou. Nízke frekvencie do 100 Hz sú utlmené. Vzorkovacia frekvencia f_s bola nastavená na 96 kHz, približovaním sa k 48 kHz dochádza k značnému útlmu.




Obr. 4.7: Porovnanie vstupného a výstupného signálu.

Z priebehov na Obr. 4.7 je možné pozorovať určitý DC-offset či už na vstupnom napätí alebo výstupnom. Na vstupe je prekvapujúca prítomnosť tohto offsetu, ale nie je príliš vysoký (približne 50 mV). DC-offset na výstupe je pravdepodobne z koncového zosilňovača, jeho veľkosť bola vždy rádovo desiatky milivoltov, čo na záťaži 8Ω tvorí stratový výkon rádovo v miliwattoch. Na výstup je ešte možné zaradiť sériový kondenzátor, $10 \mu\text{F}$ a viac by malo byť postačujúce s ohľadom na nízke frekvencie.

Následne bolo pomocou funkcie FFT na osciloskope zobrazené spektrum výstupného signálu. Zo spektra vyplýva na Obr. 4.8, že sa v D/A prevodníku buď nenachádza rekonštrukčný filter, alebo nie je správne nastavený. Úroveň vyšších harmonických zložiek je ale dostatočne nízka na to, aby zhoršovala kvalitu zvuku.

Spektrum výstupného signálu



Obr. 4.8: Výstupné spektrum.


Ďalším bodom merania bolo meranie celkového harmonického skreslenia. Nízko-frekvenčný milivoltmeter bol použitý počas merania. Meraná bola závislosť THD na amplitúde vstupného signálu. Amplitúda vstupného signálu nadobúdala hodnoty až kým nevzniklo značné orezanie signálu na výstupe, pozri Obr. 4.9. Slabé orezanie vznikalo už pri $1,07 V_{\text{RMS}}$. Podľa katalógového listu D/A prevodníku a zosilňovača by malo byť maximálne napätie $2 V_{\text{RMS}}$.

Merané bolo len THD a to funkciou „harm. dist.“, výstupom boli pomery 2. a 3. harmonickej voči fundamentálnej. Signál mal frekvenciu $f = 1 \text{ kHz}$. Následne bola vypočítaná hodnota THD pomocou vzorca (4.1)

$$\text{THD} = \frac{\sqrt{U_2^2 + U_3^2}}{U_1} \quad [\%]. \quad (4.1)$$


Výsledná závislosť sa nachádza na Obr. 4.10.

Časový priebeh signálu, $f = 5$ kHz




Obr. 4.9: Porovnanie orezania.

Závislosť harmonického skreslenia na amplitúde vstupného signálu



Obr. 4.10: Závislosť THD na vstupnom napätí.

Meranie presluchu bolo posledným bodom merania. Hodnoty boli odmerané osciloskopom, pri spätnom zhodnotení by bolo bývalo presnejšie odmerať ich milivoltmetrom. Meraná bola závislosť presluchu na amplitúde U_{in} a na frekvencii. Všetky hodnoty napätia v tabuľke sú efektívne. Graf na Obr 4.11 zobrazuje časové priebehy oboch výstupných kanálov.



Obr. 4.11: Porovnanie presluchu.

Hodnoty vyznačené tučným v Tabuľke 4.1 boli dostatočne veľké na to, aby ich bolo možné zobrazit' na osciloskope a evidentne určiť koreláciu s druhým kanálom. Z grafu na Obr. 4.11 je opäť očividná určitá miera jednosmernej zložky na výstupe, ktorá skreslila odmerané hodnoty v tabuľke. Z toho dôvodu pri nízkej amplitúde U_{in} prakticky nejestvujú rozdiely, ktoré sú badateľné pri $U_{in} = 1$ V.

V ďalšej verzii DPS budú osadené blokovacie konenzátory na výstupe, aby neprechádzala jednosmerná zložka do záťaže. Taktiež bude dodatočne merané THD+N.

Tab. 4.1: Odmerané hodnoty presluchu.

Smer	f [kHz]	$U_{in} = 100$ mV			$U_{in} = 1000$ mV		
		U_L [mV]	U_R [mV]	Presluch [dB]	U_L [mV]	U_R [mV]	Presluch [dB]
L → R	1	92,56	0,156	-55,47	924,05	0,15	-75,79
L → R	10	92,56	0,135	-56,72	924,05	0,276	-70,50
L → R	20	92,56	0,14	-56,41	921,5	0,372	-67,88
R → L	1	0,11	92	-58,45	0,112	918,78	-78,28
R → L	10	0,105	92,36	-58,89	0,138	919,6	-76,47
R → L	20	0,105	92,2	-58,87	0,15	916,32	-75,72

5 Úprava dosky plošných spojov

Na základe poznatkov z kapitoly 4.1 bola navrhnutá druhá verzia DPS s nasledujúcimi zmenami:

- Hlavná a napájacia časť bola rozdelená na dve DPS.
- Väčšina THT súčiastok bola nahradená technológiou SMD.
- Blokovacie kondenzátory boli pridané na výstupe.
- Konektorové vývody boli nahradené konektormi typu JST-XH.
- Vývod JP2 z prílohy A.1 bol nahradený jednoradovým 8-pinovým konektorom.

Návrh druhej verzie bol vykonaný pomocou open-source programu KiCAD. Prechod z programu EAGLE do KiCAD je z dôvodu pokročilosti v oblasti funkcií a užívateľskej prívetivosti. Obvodové schémy upravenej DPS sú v prílohe A.3 a A.4. Rozdelenie hlavnej a napájacej časti umožňuje lepšie rozmiestnenie súčiastok na doske s hlavnou časťou. Okrem optimálnejšieho rozmiestnenia bolo upravené aj priradenie pinov MCU k externým obvodom. Zároveň, rozmery DPS hlavnej časti mohli byť zmenšené. Na dosku napájacieho obvodu boli pridané napájacie konektory pre hlavnú časť, konektory pre LED indikátory prítomnosti všetkých troch railov a konektor pre spínač, ktorý spína batériu a odpája nabíjací modul. Výkresy upravenej DPS sa nachádzajú v prílohe B.3 až B.6.

Zmena technológie súčiastok na SMD zjednodušil ich výber v špecifických kapacitách. Napríklad, keramický kondenzátor s dielektrikom X7R a kapacitou 10 μF v prevedení SMD bol v čase objednávaní súčiastok dostupný u viacerých dodávateľov. To nie je možné tvrdiť o prevedení THT. Zároveň zaberajú SMD súčiastky s púzdom EIA 1206 menej priestoru na DPS. V snahe ušetriť miesto na DPS boli elektrolytické kondenzátory nahradené tantalovými. Vizualizácia hlavnej a napájacej časti upravenej DPS sa nachádza v prílohe F.2 a F.3.

Konektory typu JST-XH majú výhodu oproti bežným konektorovým vývodom v tom, že je potrebné vynaložiť viac sily k rozpojeniu a tak predchádzajú neúmyselnému odpojeniu. Vývod JP2 bol zbytočne predimenzovaný a na prototypovej doske slúžil len k eventuálnemu pripojeniu dodatočného hardvéru. Na jeho mieste je v druhej verzii samostatný konektor pre displej. Z konštrukčného hľadiska boli pridané na obidve DPS dodatočné konektorové vývody, ktoré slúžia ako dištačné stĺpiky. V krabíčke, kde by bolo umiestnené celé zariadenie toto zjednodušuje montáž a upevnenie. Ďalšou výhodou je, že nie je potrebné použiť skrutky a dosky sú od seba ľahko odpojiteľné. Fotografie osadených DPS sa nachádzajú v prílohe D.2 a D.3.

V prostredí SOLIDWORKS bol navrhnutý dizajn krabíčky, v ktorej by boli uložené DPS. Obrázok s dizajnom sa nachádza v prílohe E.1

6 Meranie druhej verzie DPS


Po osadení upravenej DPS nasledovalo meranie rovnakých parametrov z Kapitoly 4.1 v nasledovných bodoch:

- Meranie prenosovej frekvenčnej charakteristiky.
- Meranie odstupu signálu od šumu.
- Meranie celkového harmonického skreslenia.
- Meranie presluchu.

6.1 Meranie prenosovej frekvenčnej charakteristiky


Pomocou osciloskopu a funkčného generátoru bola odmeraná prenosová charakteristika zariadenia. Tabuľky s odmeranými a vypočítanými hodnotami sa nachádzajú v prílohe H.1. Najprv prebehlo meranie s vypnutým filtrom a vstupným napätím $U_{in} = 0,7 V_{RMS}$. Následne bol filter **zapnutý** v rôznych nastaveniach a opäť odmeraná prenosová charakteristika:

- Zmena strednej frekvencie - $f_C = 0,1 \text{ kHz}, 2 \text{ kHz}, 3,457 \text{ kHz}$.
- Zmena zisku - $G = 3,52 \text{ dB}, 6 \text{ dB}, 17,5 \text{ dB}, -6 \text{ dB}, -20 \text{ dB}, -40 \text{ dB}$.
- Zmena šírky pásma - $B = 10 \text{ Hz}, 20 \text{ Hz}, 50 \text{ Hz}$.




Obr. 6.1: Prenosová frekvenčná charakteristika s vypnutým filtrom.

Kedže sú šírky pásma relatívne malé, v bodoch záujmu bolo zvýšené rozlíšenie. Vstupné a výstupné napätie bolo merané pomocou funkcie *AC RMS - Cyc*. Na Obr. 6.2 sa nachádza výstrižok obsahujúci významnú časť z prenosovej charakteristiky. Prerušovanými čiarami sú vyznačené nastavené stredné frekvencie f_C pri zisku 3,52 dB (1,5-krát lineárne) a šírka pásma 10 Hz. Najbližšie k požadovanému zisku sa filter priblížil s $f_C = 0,1$ kHz. Najpresnejšie polohované pásmo zisku z hľadiska strednej frekvencie bolo pre $f_C = 2$ kHz. Pri $f_C = 3,457$ kHz nejaví filter žiadne známky filtrácie.




Obr. 6.2: Prenosová frekvenčná charakteristika filteru so zmenou strednej frekvencie.

Pri sledovaní zmeny zisku na prenosovú charakteristiku, (pozri Obr. 6.3) bola nastavená stredná frekvencia $f_C = 2$ kHz a šírka pásma $B = 10$ Hz. Reálne dosiahnuté hodnoty zisku nereflektujú nastavené hodnoty. Maximum prenosovej charakteristiky sa však nachádza približne na tom kmitočte, kde by to bolo očakávané. V prípade, kedy bol zisk $G < 0$ dB, je minimum prenosovej charakteristiky s malou odchylkou presne na nastavenej frekvencii, vidno v Obr. 6.4. Objavuje sa ale rovnaký jav, ako pri $G > 0$ dB; reálny zisk, resp. útlm, nie je rovný nastavenému.




Obr. 6.3: Prenosová frekvenčná charakteristika filtra so zmenou zisku, $G > 0 \text{ dB}$.



Obr. 6.4: Prenosová frekvenčná charakteristika filtra so zmenou zisku, $G < 0 \text{ dB}$.


Poslednou časťou prvého bodu merania bolo zaznamenať vplyv zmeny šírky pásma na prenosovú frekvenčnú charakteristiku, pozri Obr. 6.5. Filter mal nastavenú strednú frekvenciu $f_C = 2$ kHz a zisk $G = -40$ dB. Opäť, minimum všetkých troch charakteristík je len s malou odchylkou presne na nastavenej strednej frekvencii. Charakteristiky s vyššou šírkou pásma okrem toho, že tlmia, aj zosilňujú v úzkom pásme. Zo zvyšujúcou sa frekvenciou stúpa aj prenos ale nezastaví sa na hodnote, ktorú nadobúda zbytok sledovaného pásma.



Obr. 6.5: Prenosová frekvenčná charakteristika filtru so zmenou šírky pásma.

6.2 Meranie odstupu signálu od šumu

Pomer SNR bol vypočítaný z odmeraných dát pomocou funkcie FFT na osciloskope. SNR bolo vypočítané pre dva stavy: raz s vypnutým filtrom a s filtrom s nastavenou strednou frekvenciou $f_C = 2$ kHz, šírkou pásma $B = 10$ Hz a ziskom $G = 3,52$ dB. Zaznamenané spektrá sa nachádzajú na Obr. 6.6.



Obr. 6.6: Porovnanie spektier výstupného signálu.


Rozdiel veľkostí spektrálnych čiar signálu a šumu udáva v tomto prípade najmenší pomer signálu k šumu. SNR pre spektrum bez filtrácie bolo vypočítané nasledovne:

$$\text{SNR} = S - N = -8,125 - (-65) = 56,875 \text{ dB.} \quad (6.1)$$

Pre spektrum s nastaveným filtrom je pomer signál k šumu rovný 48,75 dB.

6.3 Meranie celkového harmonického skreslenia.


Nasledujúcim bodom merania bolo meranie celkového harmonického skreslenia a celkového harmonického skreslenia so šumom. K získaniu potrebných hodnôt bol použitý nízko-frekvenčný milivoltmeter disponujúci funkciami „harm. dist.“ a „THD+N“. Zaznamenaná bola závislosť THD a THD+N na amplitúde vstupného signálu (pozri Obr. 6.7); raz pre nízku amplitúdu, vysokú amplitúdu a raz pre slabé a silné orezanie výstupného signálu. Tabuľka s odmeranými hodnotami sa nachádza v prílohe H.2. Celkové harmonické bolo merané pri frekvencii signálu $f = 1$ kHz. Filter bol nastavený rovnako ako v predošlom bode merania. Porovnanie orezaného signálu sa nachádza na Obr. 6.8. Pre názornosť bol výstupný signál invertovane zobrazený.



Obr. 6.7: Závislosť THD na vstupnom napätí.

Pri porovnaní THD s THD prototypom prvej verzie na (pozri Obr. 4.10) je v druhej verzii DPS hodnota THD vyššia. Je to pravdepodobne kvôli nastaveniu filteru, s ktorým bolo meranie vykonané.


Časový priebeh signálu, $f = 1 \text{ kHz}$



Obr. 6.8: Porovnanie orezaného signálu.

6.4 Meranie presluchu

Presluch bol meraný osciloskopom pre tri hodnoty frekvencie vstupného signálu $f = 1 \text{ kHz}$, 10 kHz a 20 kHz . Odmerané hodnoty sa nachádzajú v prílohe H.3. Z časti Kapitoly 4.1 o meraní presluchu prototypu vyplýva, že presluch nadobúda vyššie hodnoty pri vyššom vstupnom napätí. Preto nebola meraná závislosť presluchu pre nižšie hodnoty amplitúdy vstupného napätia. Porovnanie presluchu z pravého do ľavého kanálu sa nachádza na Obr. 6.9. Hodnoty druhého kanálu môžu byť považované za zanedbateľné, keďže nevykazujú známky superpozície, tým pádom sú hodnoty presluchu potenciálne ešte nižšie oproti vypočítaným.



Obr. 6.9: Porovnanie presluchu z pravého do ľavého kanálu.

6.5 Zoznam použitých zariadení

- Funkčný generátor - Agilent 33220A
- Digitálny osciloskop - KEYSIGHT EDUX1002A
- Nízkofrekvenčný milivoltmeter - Grundig MV100
- Prepojovacie káble
- Koaxiálne káble s koncovkou BNC

6.6 Záver z merania

Navrhnuté zariadenie prejavuje známky prestaviteľnej digitálnej filtrácie, avšak nie do takej miery, ako by bolo očakávané. Čo sa týka frekvenčnej presnosti filtru, pri zmene zisku a šírky pásma boli významné lokálne extrémny najbližšie k nastavenej strednej frekvencii. Dôvodom nepresností je pravdepodobne nesprávne spracovanie signálu v MCU.

Pomer signálu k šumu s nastaveným filtrom podľa druhého bodu merania je 48,75 dB. Je to značne menej, ako by sa patrilo. S vypnutým filtrom dosahuje zariadenie SNR rovné 56,875 dB, čo je bližšie k 60 dB, ale napriek tomu to nestačí. Odstup signálu od šumu bol meraný osciloskopom pomocou funkcie FFT, takže určité nepresnosti mohol do výsledku vniesť aj tento fakt. Lepším meracím vybavením by bolo možné tento parameter presnejšie odmerať.

Parametre THD a THD+N sú v porovnaní s meraním prototypu v oblasti vstupného napätia $U_{in} = 0,65 V_{RMS}$ vyššie, no nepresahujú 0,5 %, čo je v prepočte menej ako -46 dB. Táto hodnota je vyššia ako očakávaná, t.j. -70,5 dB. Spôsob, akým je digitálny filter implementovaný v MCU, pravdepodobne vytvára nepresnosti v zaokrúhlení a to sa následne prejaví pri prevode digitálneho signálu. MCU inherentne pracuje s nepresnosťami pri operáciách s plávajúcou desatinou čiarkou. Na celkové harmonické skreslenie vplývajú aj ostatné súčiastky, ktoré sa nachádzajú po ceste zo vstupu do výstupu zariadenia.


Miera presluchu bola oproti prototypovej doske vylepšená. Čisto z výpočtu to tak nevychádza, presluch je rovný približne -50 dB pre obi dva kanály. Vzhľadom na to, že v ľavom kanáli nie je vidno vplyv pravého, je možné považovať údaje odmerané v ľavom kanáli za šumové pozadie. Toto platí pre obi dva kanály. Meracím prístrojom s vyšším rozlíšením pri nízkych hodnotách napätia by bolo možné presnejšie odmerať sledovaný kanál. Pri porovnaní dvoch časových priebehov z prvej a druhej verzie DPS, napríklad Obr. 4.9 a Obr. 6.8, je možné pozorovať minimalizáciu jednosmernej zložky vo výstupnom signále. Blokovacie kondenzátory pravdepodobne odfiltrovali jednosmernú zložku, čím splnili svoj účel a opodstatnili úpravu časti DPS.

7 Softvér

V tejto kapitole je rozšírená problematika programovania a integrácia jednotlivých zariadení interagujúcich s MCU do kódu.

7.1 Jadro programu

Na Obr. 7.1 sa nachádza vývojový diagram jadra programu spusteného na MCU.



Obr. 7.1: Vývojový diagram jadra programu.

Mikrokontrolér bol programovaný vo vývojovom prostredí Visual Studio Code v rámci prostredia Espressif IDF ako prídavný modul. Modul Espressif IDF (ďalej ako ESP-IDF) ako aj prostredie Visual Studio Code sú voľne dostupné na stiahnutie. ESP-IDF obsahuje rôzne balíky softvéru pre všetky mikrokontroléry od firmy Espressif Systems, ktoré uvedú MCU do továrenského nastavenia a pripravia ho na spúšťanie nahratých programov. Pre pokročilé aplikácie je odporúčané využiť operačný systém pre prácu v reálnom čase.

Jeden z množstva takých systémov je práve FreeRTOS, ktorý je vstavaný do ESP-IDF a je kompatibilný s MCU ESP32-S3. Zvolené MCU disponuje procesorom s dvomi jadrami, ktoré dokáže FreeRTOS využiť na paralelný chod kódu. Operačný systém samostatne riadi a kontroluje tento kód. Jednotlivé časti kódu, ktoré majú pracovať naraz, je potrebné zabaliť do špeciálnych funkcií alebo úloh (Task) [19]. Tým sa operačnému systému priradia úlohy, ktoré má spravovať.

Program implementovaný v MCU pozostáva z nasledujúcich častí: inicializácia zberníc, spracúvanie zvukových dát, zobrazovanie používateľského rozhrania na obrazovke a spracúvanie vstupov z enkodérov.

7.2 Inicializácia

V časti inicializácie prebieha nastavenie zberníc, priradenie pinov MCU k externým obvodom a následne nastavenie registrov A/D prevodníku. Zbernicou I²C komunikuje MCU s A/D prevodníkom. A/D prevodník podporuje obojsmernú komunikáciu, postačuje však komunikácia z MCU do prevodníku na nastavenie registrov. MCU je vo vzťahu k zbernici I²C Master. Perifériu I²C je potrebné nakonfigurovať podľa Tabuľky 7.1:

Tab. 7.1: Konfigurácia periférie I²C.

CLK speed	Pin SDA	Pin SCL
100 kHz (Standard mode)	GPIO 5	GPIO 4

A/D prevodník po každom pripojení napájania prechádza to továrenského nastavenia, preto je potrebné po každom zapnutí nastaviť registre na požadované hodnoty. Základné nastavenia z veľkej časti vyhovujú aplikácii. Zmenu je potrebné vykonať len v registroch, ktoré nastavujú rolu prevodníku, dátový formát, zisk jednotlivých kanálov a ktoré konfigurujú mód vstupov. Na základe katalógového listu PCM1862 boli registre nastavené podľa Výpisu 7.1 [15].


```

static uint8_t ADCwake[2] = {0x20,0x11};           // Set master mode
static uint8_t ADC1_L[2] = {0x06,0x50};          // Enable differential
static uint8_t ADC1_R[2] = {0x07,0x50};          // channels L/R on ADC1
static uint8_t ADC2_L[2] = {0x08,0x40};          // Disable ADC2 inputs
static uint8_t ADC2_R[2] = {0x09,0x40};
static uint8_t ADC_data_format[2] = {0x0B,0x00}; // Set RX/TX to 32bit, I2S format
static uint8_t ADC_gain_L[2] = {0x01,0x0C};      // 6 dB gain
static uint8_t ADC_gain_R[2] = {0x02,0x0C};      // 6 dB gain

```

Výpis 7.1: Príklad konfigurácie A/D prevodníku zo súboru pcm1862.c

Po zbernici I²S komunikujú A/D prevodník, MCU a D/A prevodník. A/D prevodník generuje hodinové signály potrebné prenosu dát po zbernici, preto spĺňa úlohu Master. MCU je možné nakonfigurovať v duplexnom móde, takže MCU zdieľa hodinové signály s ostatnými zariadeniami na zbernici, pozri Obr. 7.2. Periféria I²S je nakonfigurovaná podľa Tabuľky 7.2. Touto konfiguráciou sa nastavia preddeličky hodinových signálov automaticky zo vzorkovacej frekvencie a nie je potrebné pripojiť hlavný hodinový signál MCLK.



Obr. 7.2: Bloková schéma aplikovanej zbernice I²S.

Tab. 7.2: Konfigurácia periférie I²S.

I ² S role	I ² S data width	I ² S slot mode	Sample rate
Slave	32 bit	Stereo	96 kHz

Pin MCLK	Pin BCK	Pin WS	Pin DIN	Pin DOUT
GPIO NC	GPIO 15	GPIO 16	GPIO 17	GPIO 18

Zbernicu SPI, ktorú využíva displej, konfiguruje voľne dostupná grafická knižnica LVGL (Light and Versatile Embedded Graphics Library). Pri inicializácii tejto

knížnice v MCU je potrebné len definovať piny zbernice a ovládač displeju. Prostredie ESP-IDF má vlastné používateľské rozhranie, kde je možné jednoducho bez zadávania príkazov v jazyku C nakonfigurovať parametre prídavných modulov (komponentov). Túto vymoženosť využíva LVGL k nastaveniu zbernice SPI:


Tab. 7.3: Konfigurácia periférie SPI.

Display controller		Buffer size	Duplex mode		
ST7796S		2000 bytes	Half duplex		

Pin MOSI	Pin SCK	Pin CS	Pin DC	Pin RST	Pin LED
GPIO 40	GPIO 39	GPIO 42	GPIO 41	GPIO 6	GPIO 38

7.3 Uživatelské rozhranie

Pomocou LVGL bolo navrhnuté jednoduché menu, kde je možné nastaviť parametre filtru a hlasitosť výstupu. Jednotlivé parametre sú uložené v globálnych premenných a pri zaznamenaní zmeny stavu enkodérov sa príslušná premenná zmení. Funkcie filtru sú implementované spôsobom, ktorý umožňuje zmenu parametrov počas chodu zariadenia. Úloha `encoder_task` sleduje zmeny stavu inkrementálnych enkodérov a dokáže rozoznať smer otočenia, aktiváciu, deaktiváciu a dobu podržania stlačeného tlačidla. Knížnica LVGL obsahuje aktívne elementy, s ktorými sa dá interagovať. Väčšina elementov bola navrhnutá s účelom použitia v dotykových displejoch, avšak táto knížnica podporuje aj iné metódy vstupu.



Obr. 7.3: Snímka obrazovky menu.

7.4 Digitálny filter

Po načítaní vzoriek do rámcov je v spracovacej funkcii `i2s_process` na vzorky aplikovaný bikvadratický digitálny filter, ktorý funguje ako parametrický ekvalizér. Funkcie k chodu filtru sú definované v súbore `ParamEQ.c`. Tento filter je možné implementovať z prenosovej funkcie analógového prototypu pomocou bilineárnej transformácie do domény diskretného času [20].

$$H(s) = \frac{(s/\omega_C)^2 + (A/Q) \cdot (s/\omega_C) + 1}{(s/\omega_C)^2 + (1/Q) \cdot (s/\omega_C) + 1}, \quad s \rightarrow \frac{2}{T} \cdot \frac{z - 1}{z + 1}. \quad (7.1)$$

Diferenčná rovnica IIR filtru druhého rádu je rovná:

$$y[n] = \frac{1}{a_0} (b_0 x[n] + b_1 x[n - 1] + b_2 x[n - 2] - a_1 y[n - 1] - a_2 y[n - 2]). \quad (7.2)$$

Postupnou úpravou po substitúcii získame zápis koeficientov [20]. Vo funkcii `ParamEQ_SetParameters` dochádza k výpočtu koeficientov filtru.

```
/* Compute filter coefficients */
filt->b[0] = 4.0f + 2.0f * (g / Q) * wcT + wcT * wcT;
filt->b[1] = 2.0f * wcT * wcT - 8.0f;
filt->b[2] = 4.0f - 2.0f * (g / Q) * wcT + wcT * wcT;

filt->a[0] = 1.0f / (4.0f + 2.0f * (1.0f / Q) * wcT + wcT * wcT); // Note: 1/a0
filt->a[1] = -(2.0f * wcT * wcT - 8.0f); // Note: -a1
filt->a[2] = -(4.0f - 2.0f * (1.0f / Q) * wcT + wcT * wcT); // Note: -a2
```

Výpis 7.2: Výpočet koeficientov filtru


Člen `wcT` v rovniciach je korigovaná stredná frekvencia vynásobená vzorkovacou periódou. Korekcia musí byť vykonaná z dôvodu skreslenia bilineárnou transformáciou [20].

$$\omega_{Ck} = \frac{2}{T} \cdot \tan\left(\omega_C \cdot \frac{T}{2}\right) \quad (7.3)$$

Vo funkcii `ParamEQ_Update` sú každým prechodom slučkou `for` posúvané vzorky a následne vypočítaná aktuálna výstupná vzorka s využitým rovnice (7.4). Následne je slučka `for` opakovaná, kým neprejde všetkými vzorkami rámcu I²S. Potom sú dáta presunuté do D/A prevodníku.

Rôzne spôsoby optimalizácie je možné aplikovať na spracovanie diskretného signálu. Jednou z možností je DMA (Direct Memory Access) double buffering. DMA umožňuje perifériám priamy prístup do pamäte mikrokontroléru a umožňuje tak rýchlejšie operácie s dátami. Double buffering, alebo dvojité ukladanie do vyrovnávacej pamäte, je metóda, kedy v jednom cykle MCU vykonáva operácie na prvej

polovici vyrovnávacej pamäte priradenej k vstupu a druhú polovicu pamäte pripraví na výstup. V nasledujúcom cykle sa deje to isté, ale s opačnou polovicou vyrovnávacej pamäte [21]. Na Obr. 7.4 sa nachádza grafická reprezentácia metódy *double buffering*.



Obr. 7.4: Grafická reprezentácia metódy *double buffering*, prevzaté z [21].

Záver

V tejto bakalárskej práci bol demonštrovaný návrh zariadenia s variabilnými digitálnymi filtermi, teoreticky dosiahnuteľné parametre celku sú závislé od najhoršieho prvku v kaskáde. Skreslenie, pomer S/N a presluch boli vytýčené ako sledované parametre, nemali by teoreticky byť horšie ako: $\text{THD+N} = -70,5$ dB, $\text{SNR} = 100$ dB, $\text{XT} = -75$ dB. Zo záveru merania upravenej DPS vyplýva, že dosiahnuté parametre sú horšie ako očakávané: $\text{THD+N} = -46$ dB, $\text{SNR} = 48,75$ dB a $\text{XT} = -50$ dB. V určitých aspektoch má druhá verzia DPS lepšie elektrické parametre ako v ostatných oproti prototypu. Je dôležité podotknúť, že prototyp bol meraný bez akéhokoľvek digitálneho spracovania signálu. Vloženie blokovacích kondenzátorov znížilo jednosmernú zložku na výstupe.

Upravená DPS má logickejšie rozloženie súčiastok, nepotrebné konektory boli zredukované a napájanie bolo presunuté na samostatnú DPS. Na zvýšenie miery THD+N a zníženie pomeru SNR vplyva práve spracovanie signálu v mikrokontroléri. Okrem toho sa nespráva implementovaný ekvalizér podľa očakávaní. Pri spätnom pohľade by mohla nastavená šírka pásma ekvalizéru na vyššie hodnoty pozitívne ovplyvniť schopnosť zosilňovať alebo tlmiť na vybranej strednej frekvencii. Implementovaný parametrický ekvalizér je vo svojej podstate bikvadratický filter.

V prvej kapitole bol zhrnutý princíp digitálnej filtrácie signálov s diskretným časom spolu s príkladmi prenosu FIR a IIR filtru. V druhej kapitole boli uvedené zbernice, ktoré sú využité integrovanými obvody a displejom. Elektrické parametre integrovaných obvodov, ktoré sa na doske plošných spojov nachádzajú sú sumarizované v tretej kapitole. Návrhom prototypu, upravenej DPS a meraniu ich parametrov sa zaoberajú nasledujúce kapitoly. Programovanie A/D prevodníku, ovládanie D/A prevodníku, filtrácia, zobrazovanie na displej a spracúvanie vstupov z enkodérov pripadá na mikrokontrolér. Funkcionalita programu MCU je popísaná v siedmej kapitole.

K filtrácii vstupných zvukových signálov je možné použiť ako IIR, tak FIR filtre, avšak pre dosiahnutie nízkeho oneskorenia a zmenu parametrov počas prevádzky je vhodnejší filter typu IIR, keďže na opätovný výpočet prenosovej funkcie, a tým aj diferenčnej rovnice, je potrebné menej koeficientov b_k a a_k . Taktiež, rád filtru je nižší v pomere s porovnateľným FIR filtrom. Nelinearita fázovej frekvenčnej charakteristiky je zanedbateľná, keďže na oba zvukové kanály sa uplatňuje rovnaký fázový posun.

Praktická realizácia práce zahŕňa konštrukčné podklady na výrobu dosky plošných spojov a vonkajšieho krytu a zdrojový kód MCU v jazyku C pre vstavané systémy. ¹ Hotové zariadenie je v tvare škatulky so vstavanou obrazovkou a dvomi

¹Kód pre MCU dostupný na: <https://github.com/GraniteGobbler/stereo-adc-dac>

enkodérmi umožňujúce prestavenie parametrov filtrov či ekvalizéra a aj jednoduchú navigáciu v menu, ktoré bude možné vidieť na obrazovke. Škatulka má rozmery pôdorysu o trochu väčšie ako má priemerný chytrý telefón, výška približne 7 centimetrov. Na funkčnom prototypy bolo vykonané experimentálne meranie a výsledky z merania sú zhrnuté na konci Kapitoly 6.

Filtrácia prebieha sekvenčne jedna za druhou v MCU a je prvou úpravou vstupných dát do MCU. Zbernica I²C je použitá na inicializáciu A/D prevodníku pri zapnutí, pomocou tejto zbernice sa prenesú dáta uložené v MCU. Zvukové dáta sa prenášajú z A/D prevodníku do MCU a z MCU do D/A prevodníku po zbernici I²S. Tým pádom spoločnými linkami medzi prevodníkmi sú len BCK, MCLK a WS. Obrazovka je pripojená na MCU pomocou zbernice SPI s odpojiteľným konektorom za účelom zjednodušenia prístupu do vnútra krabičky. Analógový vstup a výstup je riešený 3,5mm a 6,3mm konektorom pre každý smer. 4-palcový displej s rozlíšením 480 x 320 pixelov tvorí spolu s rotačnými enkodérmi užívateľské rozhranie.

Literatúra

- [1] DAVÍDEK, Vratislav; LAIPERT, Miloš a VLČEK, Miroslav. *Analogové a číslicové filtry*. Vyd. 2. Praha: Vydavatelství ČVUT, 2004. ISBN 80-010-3026-1.
- [2] SIGMUND, Milan. *Fólie predmetu BPC-SI2: Filtry a filtrace*. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, 2022. Dostupné z: Interný dokument. [cit. 2023-12-28].
- [3] MATHWORKS. *FIR Filter Design*. Online. MATLAB. 2023. Dostupné z: <https://www.mathworks.com/help/signal/ug/fir-filter-design.html>. [cit. 2023-12-27].
- [4] GENTILE, Ken. *The care and feeding of digital, pulse-shaping filters*. Online. In: Nonstop Systems. 2002. Dostupné z: <https://www.nonstopsystems.com/radio/pdf-hell/article-raised-cosine.pdf>. [cit. 2023-12-27].
- [5] MATHWORKS. *IIR Filter Design*. Online. MATLAB. 2023. Dostupné z: <https://www.mathworks.com/help/signal/ug/iir-filter-design.html>. [cit. 2023-12-27].
- [6] CHEN, Wai-Kai (ed.). *Passive, Active, and Digital Filters*. Third Edition. CRC Press, 2009. ISBN 1-4200-5885-1.
- [7] MATHWORKS. *Parametric Equalizer Design*. Online. MATLAB. 2023. Dostupné z: <https://www.mathworks.com/help/audio/ug/parametric-equalizer-design.html>. [cit. 2023-12-27].
- [8] PINKER, Jiří. *Mikroprocesory a mikropočítače*. BEN - technická literatura, 2008. ISBN 978-80-7300-110-0.
- [9] MATOUŠEK, David. *Udělejte si z PC - generátor, čítač, převodník, programátor*. Praha: BEN - technická literatura, 2001. ISBN 80-730-0036-9.
- [10] NXP SEMICONDUCTORS. *UM10204 - I2C-bus specification and user manual*. Online katalógový list. Rev. 7.0. 2021. Dostupné z: <https://www.nxp.com/docs/en/user-guide/UM10204.pdf>. [cit. 2023-12-27].
- [11] NXP SEMICONDUCTORS. *UM11732 - I2S bus specification*. Online katalógový list. Rev. 3.0. 2022. Dostupné z: <https://www.nxp.com/docs/en/user-manual/UM11732.pdf>. [cit. 2023-12-27].
- [12] *MCLK in I2S audio protocol*. Online. Electrical Engineering Stack Exchange. 2014. Dostupné z: <https://electronics.stackexchange.com/questions/102588/mclk-in-i2s-audio-protocol>. [cit. 2023-12-21].

- [13] ESPRESSIF SYSTEMS, Autor. *ESP32-S3-DevKitC-1 v1.1 User Guide: ESP-IDF Programming Guide*. Online. - ESP-IDF Programming Guide latest documentation. 2016. Dostupné z: <https://docs.espressif.com/projects/esp-idf/en/latest/esp32s3/hw-reference/esp32s3/user-guide-devkitc-1.html>. [cit. 2023-10-25].
- [14] TEXAS INSTRUMENTS. *OPA1652*. Online katalógový list. REVISED DECEMBER 2016. 2016. Dostupné z: <https://www.ti.com/lit/ds/symlink/opa1652.pdf>. [cit. 2023-11-05].
- [15] TEXAS INSTRUMENTS. *PCM1862DBT*. Online katalógový list. REVISED MARCH 2018. 2018. Dostupné z: <https://www.ti.com/lit/ds/symlink/pcm1862.pdf>. [cit. 2023-11-05].
- [16] ASAHI KASEI. *AK4432*. Online katalógový list. Revision 02. 2023. Dostupné z: <https://www.akm.com/content/dam/documents/products/audio/audio-dac/ak4432vt/ak4432vt-en-datasheet.pdf>. [cit. 2023-11-05].
- [17] ANALOG DEVICES. *MAX13331*. Online katalógový list. Rev 5; 3/21. 2021. Dostupné z: <https://www.analog.com/media/en/technical-documentation/data-sheets/MAX13330-MAX13331.pdf>. [cit. 2023-11-05].
- [18] YOUNGBLOOD, Tim. *How to Use a Rotary Encoder in an MCU-Based Project*. Online. All About Circuits. 2015. Dostupné z: <https://www.allaboutcircuits.com/projects/how-to-use-a-rotary-encoder-in-a-mcu-based-project/>. [cit. 2024-05-19].
- [19] AMAZON WEB SERVICES. *FreeRTOS Kernel Developer Docs*. Online. 2024. Dostupné z: <https://www.freertos.org/features.html>. [cit. 2024-05-24].
- [20] SALMONY, Philip. *Audio EQ Software Implementation (STM32) - Phil's Lab #89*. Online. 2024. Dostupné z: https://www.youtube.com/watch?v=4o_gUht_Xc. [cit. 2024-05-24].
- [21] KATZ, David; GENTILE, Rick a LUKASIAK, Tomasz *Fundamentals of embedded audio, part 3*. Online. 2009. Dostupné z: <https://www.eetimes.com/fundamentals-of-embedded-audio-part-3/>. [cit. 2024-05-25].

Zoznam príloh


A Schémy zariadenia	70
A.1 Schéma hlavnej časti prototypu	70
A.2 Schéma napájacej časti prototypu	72
A.3 Schémy hlavnej časti druhej verzie	74
A.4 Schéma napájacej časti druhej verzie	84
B Výkresy DPS	86
B.1 Výkres prototypovej DPS, vrch	86
B.2 Výkres prototypovej DPS, spodok	86
B.3 Výkres hlavnej časti upravenej DPS, vrch	87
B.4 Výkres hlavnej časti upravenej DPS, spodok	87
B.5 Výkres napájacej časti upravenej DPS, vrch	88
B.6 Výkres napájacej časti upravenej DPS, spodok	89
C Zoznam súčiastok	90
C.1 Zoznam súčiastok hlavnej časti upravenej DPS	90
C.2 Zoznam súčiastok napájacej časti upravenej DPS	91
D Osadenie súčiastok	92
D.1 Osadená prototypová DPS	92
D.2 Osadené upravené DPS	92
D.3 Detail napájacej časti upravenej DPS	93
E Obrázky konštrukcie	94
E.1 Vizualizácia krabičky zariadenia	94
F Fotogaléria	95
F.1 Vizualizácia prototypovej DPS	95
F.2 Vizualizácia hlavnej časti upravenej DPS	95
F.3 Vizualizácia napájacej časti upravenej DPS	96
G Tabuľky	97
G.1 Elektrické parametre zbernice I ² C	97
G.2 Parametre A/D prevodníku PCM1862	97
G.3 Parametre D/A prevodníku AK4432	97
G.4 Parametre zosilňovača MAX13331	98
G.5 Odmerané hodnoty presluchu	98
G.6 Konfigurácia periférie I ² C	99

G.7	Konfigurácia periférie I ² C	99
G.8	Konfigurácia periférie SPI	99
H	Tabuľky z merania upravenej DPS	100
H.1	Meranie prenosovej frekvenčnej charakteristiky bez filtru	100
H.2	Meranie THD a THD+N upravenej DPS	101
H.3	Meranie presluchu upravenej DPS	101

A Schémy zariadenia

A.1 Schéma hlavnej časti prototypu

Na ďalšej stránke začína schéma hlavnej časti druhej verzie obvodovej schémy prototypu.



Hlavná časť

4. 1. 2024 0:02

Sheet: 1/2

A.2 Schéma napájacej časti prototypu

Na ďalšej stránke začína schéma napájacej časti druhej verzie obvodovej schémy prototypu.

1 2 3 4 5 6

A

A

B



B

C

C

D

D



Napájacia časť








28. 12. 2023 20:31

Sheet: 2/2


1 2 3 4 5 6

A.3 Schémy hlavnej časti druhej verzie


Na ďalšej stránke začína hierarchická schéma hlavnej časti druhej verzie obvodovej schémy zariadenia.



Sheet: /	
File: Mainv1.kicad_sch	
Title: Hlavná časť	
Size: A4	Date:
KiCad E.D.A. 8.0.0	Rev: Id: 1/9



Sheet: /PCM1862DBT/	
File: PCM1862DBT.kicad_sch	
Title: PCM1862DBT	
Size: A4	Date:
KiCad E.D.A. 8.0.0	Rev: Id: 1/9




Sheet: /OPA1652AIDR/
 File: OPA1652AIDR.kicad_sch

Title: OPA1652AIDR

Size: A4
 KiCad E.D.A. 8.0.0

Date:

Rev:
 Id: 1/9




Sheet: /EN11-1/
 File: EN11-HSM1BF20.kicad_sch

Title: EN11HSM1BF20

Size: A4 Date:
 KiCad E.D.A. 8.0.0

Rev:
 Id: 0/9




Sheet: /EN11-2/
 File: EN11-HSM1BF20.kicad_sch

Title: EN11HSM1BF20


Size: A4
 KiCad E.D.A. 8.0.0

Date:

Rev:
 Id: 4/9



Sheet: /AK4432VT/	
File: AK4432VT.kicad_sch	
Title: AK4432VT	
Size: A4	Date:
KiCad E.D.A. 8.0.0	
Rev:	Id: 1/9




Sheet: /MAX13331GEE_V+/
 File: MAX13331GEE_V+.kicad_sch

Title: MAX13331GEE_V+


Size: A4
 KiCad E.D.A. 8.0.0

Date:

Rev:
 Id: 1/9



Sheet: /ST7796S_Connector/ File: ST7796S_Display.kicad_sch		
Title: ST7796S konektor		
Size: A4	Date:	Rev:
KiCad E.D.A. 8.0.0		Id: 1/9



Očíslovanie z devkitu

M3			
3V3.0	3V3.0	GND.1	GND.1
3V3.1	3V3.1	TX	TX
RST	RST	RX	RX
4	4	1	1
5	5	2	2
6	6	42	42
7	7	41	41
15	15	40	40
16	16	39	39
17	17	38	38
18	18	37	37
8	8	36	36
3	3	35	35
46	46	0	0
9	9	45	45
10	10	48	48
11	11	47	47
12	12	21	21
13	13	20	20
14	14	19	19
SVO	SVO	GND.2	GND.2
GND.0	GND.0	GND.3	GND.3

Sheet: /ESP32-S3_DevKit-C/
 File: ESP32-S3_DevKit-C_headers.kicad_sch

Title: ESP32-S3 DevKit-C






Size: A4
 KiCad E.D.A. 8.0.0

Date:

Rev:
 Id: 1/9

A.4 Schéma napájacej časti druhej verzie


Na ďalšej stránke začína schéma napájacej časti druhej verzie obvodovej schémy zariadenia.



Sheet: /		Date:	
File: PowerV1.kicad_sch		Rev:	
Title: Napájacia časť			
Size: A4	Date:	Id: 1/1	
KiCad E.D.A. 8.0.0			


B Výkresy DPS

B.1 Výkres prototypovej DPS, vrch




Rozmer: 173 x 81,5 mm, M1:1,1173.

B.2 Výkres prototypovej DPS, spodok




Rozmer: 173 x 81,5 mm, M1:1,1173.

B.3 Výkres hlavnej časti upravenej DPS, vrch




Rozmer: 139 x 72 mm, M1:0,8977.

B.4 Výkres hlavnej časti upravenej DPS, spodok




Rozmer: 139 x 72 mm, M1:0,8977.

B.5 Výkres napájacej časti upravenej DPS, vrch



Rozmer: 161 x 105 mm, M1:1,0398.

B.6 Výkres napájacej časti upravenej DPS, spodok



Rozmer: 161 x 105 mm, M1:1,0398.

C Zoznam súčiastok

C.1 Zoznam súčiastok hlavnej časti upravenej DPS


Označenie	Typ	Hodnota	ks
C1, C4	keramický kondenzátor	15 pF	2
C25, C26	keramický kondenzátor	1 nF	2
C24	keramický kondenzátor	10 nF	1
C10, C11, C12, C18	keramický kondenzátor	100 nF	4
C13 – C15, C19 – C23	keramický kondenzátor	1 μ F	8
C7, C8, C17	keramický kondenzátor	2,2 μ F	3
C2, C3, C5, C6, C27, C28	keramický kondenzátor	10 μ F	6
C9, C16	tantalový kondenzátor	10 μ F	2
IC1	A/D prevodník	PCM1862DBT	1
IC2	operačný zosilňovač	OPA1652AIDR	1
IC3	D/A prevodník	AK4432VT	1
IC4	koncový zosilňovač	MAX13331GEE V+	1
J1, J2	konektor	JST B3B-XH-A	2
J3	konektor	THT 1x1 samec	1
J4, J5	konektor	JST B2B-XH-A	2
J6	konektor	JST B8B-XH-A	1
J7, J8	konektorová lišta	THT 1x22 samica; rozteč 2,54mm	2
J9 – J15	konektorová lišta	SMD 2x4 samica; rozteč 2,54mm	7
M1, M2	rotačný enkodér	PEC11R-4215F-S0024	2
R1 – R4	rezistor	4,7 k Ω	4
R5 – R9	rezistor	10 k Ω	5
Y1	kryštálový oscilátor	24,576 MHz	1

C.2 Zoznam súčiastok napájacej časti upravenej DPS

Označenie	Typ	Hodnota	ks
C1, C4 – C7, C12	keramický kondenzátor	100n	6
C2, C3, C8 – C11	tantalový kondenzátor	33u	6
J1, J4	konektor	JST B2B-XH-A	2
J2	konektor	JST B5B-XH-A	1
J3, J5, J6	konektor	JST B2B-XH-A	3
J7 – J13	konektorová lišta	SMD 2x4 samec; rozteč 2,54 mm	7
R2	rezistor	120 Ω	1
R1, R3	rezistor	300 Ω	2
U1 – U4	držiak článkov typu 18650	-	4
U5	lineárny regulátor	LD1117S33TR	1
U6	lineárny regulátor	LD1117S50TR	1
U7	lineárny regulátor	L79L05	1


D Osadenie súčiastok

D.1 Osadená prototypová DPS



Rozmer: 173 x 81,5 mm, M1:1,1234.

D.2 Osadené upravené DPS



Rozmery: 139 x 72 mm a 161 x 105 mm, M1:1,1706.

D.3 Detail napájacej časti upravenej DPS



Rozmer: 161 x 105 mm, M1:1,0638.

E Obrázky konštrukcie


E.1 Vizualizácia krabičky zariadenia



Rozmery (d. x š. x v.): 171 x 122 x 71,15 mm


F Fotogaléria

F.1 Vizualizácia prototypovej DPS




Rozmer: 173 x 81,5 mm, M1:1,122.

F.2 Vizualizácia hlavnej časti upravenej DPS



Rozmer: 139 x 72 mm, M1:0,9075.

F.3 Vizualizácia napájacej časti upravenej DPS



Rozmer: 161 x 105 mm, M1:1,0482.

G Tabuľky

G.1 Elektrické parametre zbernice I²C

Parameter	Standard-mode		Fast-mode		Fast-mode Plus		High-speed mode		Jednotka
	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
Nízka vstupná úroveň (0)	-0,5	1,5	-0,5	1,5	-0,5	1,5	-0,5	1,5	V
Vysoká vstupná úroveň (1)	3,5	5,5	3,5	5,5	3,5	5,5	3,5	5,5	V
Nízka výstupná úroveň (0)	0	0,4	0	0,4	0	0,4	0	0,4	V
Frekvencia SCL	0	100	0	400	0	1000	0	3400	kHz
Doba trvania 0 SCL	4,7	-	1,3	-	0,5	-	0,16	-	µs
Doba trvania 1 SCL	4,0	-	0,6	-	0,26	-	0,06	-	µs
Doba nábežnej hrany	-	1000	20	300	-	120	10	40	ns
Doba zostupnej hrany	-	300	18	300	18	120	10	40	ns

G.2 Parametre A/D prevodníku PCM1862

Parameter	Min.	Typ.	Max.	Jednotka
Presluch		-105		dB
S/N na vstupe		103		dB
Vstupná impedancia		20		kΩ

G.3 Parametre D/A prevodníku AK4432

Parameter	Min.	Typ.	Max.	Jednotka
S/N	-	108	-	dB
S/(N+D) (0 dBFS)	80	91	-	dB
Dynamický rozsah (-60 dBFS)	-	-108	-	dB
Presluch	-90	-110	-	dB
Odpor záťaže	10	-	-	kΩ
Kapacita záťaže	-	-	30	pF

G.4 Parametre zosilňovača MAX13331

Parameter	Symbol	Min.	Typ.	Max.	Jednotka
Výstupný výkon kanálu THD+N = 1%, $f_{IN} = 1$ kHz	$R_L = 8 \Omega$ $R_L = 16 \Omega$ $R_L = 32 \Omega$		75 120 135		mW
Celkové harmonické skreslenie + šum	$R_L = 16 \Omega, f = 1$ kHz, $P_{OUT} = 100$ mW $R_L = 32 \Omega, f = 1$ kHz, $P_{OUT} = 125$ mW		0,03 0,01		%
Pomer signál/šum	$R_L = 32 \Omega, f = 1$ kHz, $P_{OUT} = 135$ mW	SNR	100		dB
Presluch	$R_L = 32 \Omega, f = 10$ kHz, $V_{IN} = 200$ mV _{pp}	-	-75		dB

G.5 Odmerané hodnoty presluchu

Smer	f [kHz]	$U_{in} = 100$ mV			$U_{in} = 1000$ mV		
		U_L [mV]	U_R [mV]	Presluch [dB]	U_L [mV]	U_R [mV]	Presluch [dB]
L → R	1	92,56	0,156	-55,47	924,05	0,15	-75,79
L → R	10	92,56	0,135	-56,72	924,05	0,276	-70,50
L → R	20	92,56	0,14	-56,41	921,5	0,372	-67,88
R → L	1	0,11	92	-58,45	0,112	918,78	-78,28
R → L	10	0,105	92,36	-58,89	0,138	919,6	-76,47
R → L	20	0,105	92,2	-58,87	0,15	916,32	-75,72

G.6 Konfigurácia periférie I²C

CLK speed	Pin SDA	Pin SCL
100 kHz (Standard mode)	GPIO 5	GPIO 4

G.7 Konfigurácia periférie I²C

I ² S role	I ² S data width	I ² S slot mode	Sample rate
Slave	32 bit	Stereo	96 kHz

Pin MCLK	Pin BCK	Pin WS	Pin DIN	Pin DOUT
GPIO NC	GPIO 15	GPIO 16	GPIO 17	GPIO 18

G.8 Konfigurácia periférie SPI

Display controller	Buffer size	Duplex mode
ST7796S	2000 bytes	Half duplex

Pin MOSI	Pin SCK	Pin CS	Pin DC	Pin RST	Pin LED
GPIO 40	GPIO 39	GPIO 42	GPIO 41	GPIO 6	GPIO 38

H Tabuľky z merania upravenej DPS

H.1 Meranie prenosovej frekvenčnej charakteristiky bez filtru

f [kHz]	U_{in} [mV]	U_{out} [mV]	$ K_U $ [-]	$ K_U $ [dB]
0,01	632,22	160,33	0,253598	-11,9171
0,02	632,43	294,05	0,464953	-6,65183
0,05	632,79	484,87	0,766242	-2,31269
0,07	632,83	529,37	0,836512	-1,55055
0,1	632,05	558,45	0,883554	-1,07534
0,2	631,09	582,55	0,923085	-0,69516
0,5	630,9	590,57	0,936075	-0,57378
0,7	630,77	591,5	0,937743	-0,55833
1	630,94	591,65	0,937728	-0,55846
2	631,5	592,54	0,938306	-0,55311
5	631,31	592,31	0,938224	-0,55387
7	630,77	591,27	0,937378	-0,5617
10	630,25	590,73	0,937295	-0,56248
12	629,77	589,85	0,936612	-0,56881
15	629,5	589,49	0,936442	-0,57039
17	629,6	589,02	0,935546	-0,57869
20	629,15	588,71	0,935723	-0,57706
22	628,63	587,85	0,935129	-0,58257
25	628,51	586,59	0,933303	-0,59955
27	628,29	585,58	0,932022	-0,61148
30	627,34	582,35	0,928285	-0,64638
32	627,23	581,14	0,926518	-0,66292
35	626,92	576,69	0,919878	-0,72539
37	627,22	574,8	0,916425	-0,75806
40	626,34	569,61	0,909426	-0,82465
42	626,3	566,25	0,904119	-0,87548
45	626,02	522,03	0,833887	-1,57785
46	626,26	419,52	0,669882	-3,48004
47	626,39	304,12	0,485512	-6,276
48	626,09	47,72	0,076219	-22,3587

H.2 Meranie THD a THD+N upravenej DPS

U_{in} [mV]	U_{out} [mV]	2k [%]	3k [%]	THD+N [%]
90,51	60,97	0,3542	0,0031	0,8
633,2	423,9	0,3541	0,0046	0,469
1085	730,7	0,3583	0,6389	1,29
1175	767	0,3512	4,634	6,239

H.3 Meranie presluchu upravenej DPS

Smer	f [kHz]	U_L [mV]	U_R [mV]	Presluch [dB]
L → R	1	631,2	1,829	-50,76
L → R	10	630	1,928	-50,28
L → R	20	629,7	1,953	-50,17
R → L	1	2,04	631,2	-49,81
R → L	10	1,95	629,9	-50,18
R → L	20	2,1	630,1	-49,54