Vývojový modul s programovatelným logickým polem FPGA

Bc. Vít KUTHAN

Master's thesis

Development module based on programmable logic array FPGA

Anotácia:

Cílem práce je navrhnout vývojový modul s programovatelným logickým polem FPGA. Ukázat na výhody a nevýhody použití FPGA a s tím spojené problémy, které je nutné řešit při použití programovatelných polí. Práce se zabývá teorií kolem obvodů FPGA, představením modelové řady Altera Cyclone II a popisuje zvolené řešení při návrhu vývojového modulu.

Abstract:

The aim of the master thesis is to create a design of a development kit with a field programmable gate array (FPGA). Point to advantages and disadvantages of using FPGAs and associated issues that must be resolved by using programmable arrays. This work deals with a theory about FPGA circuits, introduces Altera Cyclone II devices and describes the design solution of the development kit.

Kľúčové slová

Vývojový modul, programovatelné logické pole, FPGA, Altera, Cyclone II

Jazyk práce: Czech

Datum vytvoření / odevzdání či podání práce: 11. 5. 2012

Zverejniť od: 31. 12. 2999

Obhajoba závěrečné práce

• Vedúci: Ing. Zuzana Petránková, Ph.D.

University of West Bohemia

Fakulty of Electrical Engineering

Master programme / odbor:
Electrical Engineering and Informatics / Electronics and Applied Informatics