Návrh bloku prokladu pro paralelně zřetězené kódy – Bc. Pavel KOCIÁN
Bc. Pavel KOCIÁN
Master's thesis
Návrh bloku prokladu pro paralelně zřetězené kódy
Motion intelearing block leading to parallel chained codes \nl{}
Abstract:
Tato diplomová práce pojednává o návrhu a simulaci bloku prokladu pro paralelně zřetězené kódy. Tento návrh je simulace dvoubránové paměti RAM. Pro simulace byl požit jazyk VHDL, který je určen pro realizaci a simulaci hradlových polí.Abstract:
This thesis discusses the design and simulation of the block leading to parallel chained codes. This proposal is a simulation dvoubránové RAM. For the simulation of the VHDL language, swallowing, which is designed for implementation and simulation of gate arrays.
Language used: Czech
Date on which the thesis was submitted / produced: 13. 6. 2011
Identifier:
21646
Thesis defence
Citation record
The right form of listing the thesis as a source quoted
KOCIÁN, Pavel. Návrh bloku prokladu pro paralelně zřetězené kódy. Zlín, 2011. diplomová práce (Ing.). Univerzita Tomáše Bati ve Zlíně. Fakulta aplikované informatiky
Full text of thesis
Accessibility: Autor si přeje zpřístupnit práci veřejnosti až od 13. 06. 2011
Contents of on-line thesis archive
Published in Theses:- autentizovaným zaměstnancům ze stejné školy/fakulty
Other ways of accessing the text
Institution archiving the thesis and making it accessible: Univerzita Tomáše Bati ve Zlíně, Fakulta aplikované informatikyPlny text prace je k dispozici v elektronicke podobe
Tomas Bata University in Zlín
Faculty of Applied InformaticsMaster programme / field:
Engineering Informatics / Computer and Communication Systems
Theses on a related topic
-
Výukový nástroj pro kompresi dat
Markéta Migdalová -
Návrh testeru paměti RAM ve VHDL
Jiří Charvát