

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ brno university of technology



FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ ÚSTAV MIKROELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION DEPARTMENT OF MICROELECTRONICS

PŘEDZESILOVAČE PRO ZPRACOVÁNÍ BIOLOGICKÝCH SIGNÁLŮ

PREAMPLIFIER FOR BIOLOGICAL SIGNALS PROCESSING

DIPLOMOVÁ PRACE MASTERS'S THESIS

AUTOR PRÁCE AUTHOR

Bc. ANTON DERISHEV

VEDOUCÍ PRÁCE SUPERVISOR doc. Ing. et Ing. Fabian Khateb, Ph.D et Ph.D.

BRNO 2014



VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ

ÚS TAV MIKRO ELEKTRO NIKY

Diplomová práce

magisterský navazující studijní obor Mikroelektronika

Student: Bc. Anton Derishev Ročník: 2 *ID:* 158295 *Akademický rok:* 2013/2014

NÁZEV TÉMATU:

Předzesilovače pro zpracování biologických signálů

POKYNY PRO VYPRACOVÁNÍ:

Seznamte se vlastnostmi zesilovačů pro biologické signály a metodami jejich návrhu. Navrhněte v CMOS technologii zesilovač s nízkým napájecím napětím a s nízkou spotřebou pro zpracování těchto signálů. Zohledněte přitom nároky na parametry, které jsou na tyto zesilovače kladeny.

DOPORUČENÁ LITERATURA:

Podle pokynu vedoucího práce

Termín zadání: 10.2.2014

Termín odevzdání: 29.5.2014

Vedoucí práce: doc. Ing. et Ing. Fabian Khateb, Ph.D et Ph.D.

Konzultanti semestrální práce:

prof. Ing. Vladislav Musil, CSc.

Předseda oborové rady

UPOZORNĚNÍ:

Autor diplomové práce nesmí při vytváření diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovolený m způsobem do cizích autorský ch práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možný ch trestněprávních důsledků vy plý vajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

ABSTRAKT

Práce se zabývá problematikou návrhu a optimalizace zesilovačů v technologii CMOS s nízkým napájecím napětím a nízkou spotřebou. Hlavním zaměřením práce je navrhnout zesilovač pro zesílení biologických signálu. V první části práce je stručný úvod do teorie biologických signálů. Dále práce obsahuje stručný popis metod zpracování biologických signálů a jejich vlastnosti. Důležitou částí práce je popis metod pro snížení napájecí napětí zesilovače. Praktická část této práce je zaměřena na návrh zesilovače s nízkým napájecím napětím a s nízkou spotřebou. Všechny aktivní prvky a příklady aplikací byly ověřeny pomocí PSpice simulací s využitím parametrů technologie 0,18 μm TSMC CMOS. Pro ilustraci chování struktur je v diplomové práci zahrnuty simulační výsledky.

KLÍČOVÁ SLOVA

CMOS technologie, diferenciální rozdílový zesilovač, biologický signál, nízké napájecí napětí, nízký příkon

ABSTRACT

The work deals with the design and optimization of amplifiers in CMOS technology with low supply voltage and low power consumption. The main aim is to design an amplifier to amplify the biological signal. The first part is a brief introduction to the theory of biological signals. The work also contains a brief description of the biological signal processing methods and their properties. The important part is the description of the methods to reduce the supply voltage of the amplifier. The practical part of this thesis focuses on the design amplifiers with low supply voltage and low power consumption. All active elements and application examples have been verified by PSpice simulator using the 0.18 µm TSMC CMOS parameters. Simulated plots are included in this thesis to illustrate behavior of structures.

KEYWORDS

CMOS technology, differential difference amplifier, biological signal, low supply voltage, low power consumption

DERISHEV, A. *Předzesilovače pro zpracování biologických signálů.* Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, 2014 75 s. Vedoucí diplomové práce doc. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D

Prohlášení

Prohlašuji, že svoje diplomovou práce na téma "Předzesilovače pro zpracování biologických signálů" jsem vypracoval samostatně pod vedením vedoucího diplomové práce a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce.

Jako autor uvedené diplomové práce dále prohlašuji, že v souvislosti s vytvořením této práce jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a jsem si plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení § 152 trestního zákona č. 140/1961 Sb.

V Brně dne 29. května 2014

podpis autora

Poděkování

Děkuji vedoucímu diplomové práce doc. Ing. et Ing. Fabianu Khatebovi, Ph.D. et Ph.D. za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování diplomové práce.

V Brně dne 29. května 2014

.....

podpis autora



Faculty of Electrical Engineering and Communication

Brno University of Technology Technicka 12, CZ-61600 Brno, Czechia

http://www.six.feec.vutbr.cz

Experimentální část této diplomové práce byla realizována na výzkumné infrastruktuře vybudované v rámci projektu CZ.1.05/2.1.00/03.0072 Centrum senzorických, informačních a komunikačních systémů (SIX) operačního programu Výzkum a vývoj pro inovace.





EVROPSKÁ UNIE EVROPSKÝ FOND PRO REGIONÁLNÍ ROZVOJ INVESTICE DO VAŠÍ BUDOUCNOSTI



OBSAH

Úvod9
1. Přehled biosignalů a jejich vlastnosti11
1.1 Charakter biologických signálů11
1.2 Základy zpracování elektrických biologických signálů13
2. Popis operačního zesilovače15
2.1 Transkonduktanční zesilovač OTA (Operational Transconductance Amplifier)15
2.2 Diferenciální rozdílový zesilovač DDA (Differential Difference Amplifier)19
3. Metody návrhu nízkonapěťových a nízkovýkonových analogových obvodů23
3.1 Sub-threshold MOSFET (technika podprahového napětí)
3.2 Bulk-driven MOSFET (tranzistor řízeny substrátem)
3.3 Floating-gate MOSFET (tranzistor s plovoucím hradlem)
3.4 Quasi-Floating-gate MOSFET (tranzistor s kvazi plovoucím hradlem)33
3.5 Bulk-driven Quasi Floating Gate MOSFET
3.6 Level shifter MOSFET (posunutí úrovně) self-cascode struktura
4. Návrh zesilovače
4.1 Transkonduktanční dvoustupňový zesilovač V _{supply} =0,6 V41
4.2 Plně transkonduktanční dvoustupňový zesilovač V _{supply} =0,6 V53
4.3 Plně diferenciální rozdílový zesilovač V _{supply} =0,6 V58
Závěr64
Lite ratura
Seznam použitých symbolů

Seznam zkratek	70
Seznam obrázků	71
Seznam tabulek	
Příloha: PSpice MOS model	74

ÚVOD

Moderním trendem ve všech aplikacích je snižování příkonu elektronických zařízení. Způsobem snížení příkonu je snížení napájecího napětí na minimum. Takové omezení napěť ového rozsahu vyžaduje obvodové přizpůsobení tak, aby byl tento rozsah efektivně využíván.

Elektronické obvody základních biomedicínských implantabilních zařízení, jako jsou kardiostimulátory, kochleární implantáty, neurální protézy atd., skládá se z baterie pro dodávky energie, získávání signálu a bloku zpracování signálu, A/D převodníku, a také bloku komunikačního subsystému (obr. 1.1). Každý z těchto bloků musí být navržen tak, aby splňoval přísné omezení, které zajišťuje více a více propracovanější a efektivnější systém. Tyto omezení se obecně týkají spolehlivost, robustnost, přesnost a nízkou spotřebu energie[1].



Obr. 1.1. Bloková schéma základních biomedicínských implantabilních zařízení

Implantáty jsou systémy na baterie používané ke sledování lidského těla po celý den (například kardiostimulátory). Tyto baterie jsou obecně lithium-jódové jednočlánkové baterie a zajišťuje napěti 2.8V. Proto u pacientů užívajících tento typ zařízení je nutné měnit baterií svého implantátu každé čtyři nebo pět let [2]. Tento postup může být velmi nebezpečný, zvláště u starších pacientů. Takže je potřeba pro minimalizace spotřeby energie, která vzniká za účelem prodloužení doby životnosti zařízení. Tento zásadní požadavek se bere v úvahu při navrhování každého z bloků, které tvoří zařízení.

Zpracování signálů představují nejdůležitější bloky v těchto zařízeních, protože to je kritická pozice v hierarchickém pořadí. Poskytuje rozhraní mezi snímačem a blokem zpracování signálu. Zde, front-end element a důležitý signál podmiňování, kdo je operační transkonduktanční zesilovač (OTA). Jeho hlavním úkolem je zvýšit úroveň velmi nízkých bio-potenciálů pocházejících ze sofistikovaných senzorů založených na technologii MEMS. Tyto požadavky jsou závislé na druhu bio-signálů, které mají být zpracovány.

Signály, které se ve stavu zesílení nachází, jsou velmi specifické signály, jako je EEG, EKG, EMG, atd., z důvodu své malé amplitudy [~µV na ~mV], a jejich velmi nízkého rozsahu frekvencí [~mHz to ~stovky Hz] [3]. Následkem toho zesilovače používající v tomto případě je nutné předložit vysoký zisk, přijatelnou šířku pásma, dobrou stabilitu s nízkou spotřebou energie a nízkým napětím. Tento druh architektury, který se nachází v této práce, představuje zajímavou tému několik prací, kde jsou vzneseny mnoho problémů, zejména s nízkou spotřebou energie a nízkým šumem a s velmi nízkou frekvencí zesilovačů.

Tato práce popisuje a porovnává různá zapojení nízkonapěťových zesilovačů v CMOS technologií vhodný pro nahrávání biosignalů a představuje zesilovač s nízkou spotřebou energie. V tato práce používá transkonduktanční zesilovač (OTA), který oproti klasickému operačnímu zesilovači se ideální OTA liší tím, že pracuje v proudovém modu. Proudový mód není ovlivněn snižováním napájecích napětí, jelikož nosičem informace je proud. Tudíž na vstupních i výstupních svorkách sledujeme velikosti proudů. Další výhodou je větší šířka pásma, nižší napájení a tudíž i nižší spotřeba. A také vstupní diferenční napětí není nulové. Přitom vstupní impedance je opět nekonečná, takže můžeme zanedbat proudy do vstupů. Tato práce se skládá z popisu architektury navrhovaného zesilovače, a výsledků simulace. V poslední části se představujeme této nové řešení plně diferenciální rozdílový zesilovač FDDA. Skončil jsem s přehledem výsledků a závěr.

Přehled biosignalů a jejich vlastnosti 1.1 Charakter biologických signálů

Lidský organismus je otevřený dynamický systém schopný přijímat, zpracovávat a vydávat informace. Hmotný projev informace o zkoumaném biologickém systému nazýváme biologický signál nebo zkráceně biosignál. Biologické signály jsou základem všech diagnostických metod. Výstupní informace biosignalů odráží stav daného organismu a jsou základem pro stanovení diagnózy. Podle původu či vzniku je možné biosignály zjednodušeně rozdělit na ultrazvukové, radiologické, tepelné, optické, mechanické, magnetické, chemické, akustické, impedanční a elektrické. Biologické signály můžeme dále rozdělit na aktivní (vlastní, generované) a pasivní (zprostředkované, modulované). U pasivních biosignalů biologický objekt není zdrojem energie, pouze modifikuje vnější energii např. ultrazvuk. Při aktivním biosignálu je organismus zdrojem energie, tuto energii registrujeme a zesilujeme [4].

Druh projevu	Způsob snímání	Diagnostická metoda
Mech. projevy	Mechanoelektické měniče	- spirometrie
- pohyb		- fonokardiografie
- rychlost		- apexkardiografie
- tlak		- tonometrie
- mechanický výkon		- ergometrie
Tepelné projevy	- teploměry	- termometrie
- teplota teploměru jádra	- kapalné krystalky	- kontaktní termografie
- povrchové rozložení teplot	- detektor infračerv. záření	- termovize
	- kalorimetr	- metabolická měření
Aktivní elektrické projevy	-elektrody	EKG, EMG, EEG, ERG
Faktory vnitřního prostředí	- elektrody	Monitorování vnitřního
		prostředí

Tab. 1.1: Aktivní biologické signály

Biosignál	Napěťový rozsah	Frekvenční rozsah	Elektroda
Elektrokardiogram	0,5 – 5 mV	0,05 - 100 Hz	Plošná
EKG			
Fetální EKG, FEKG	10-300 μV	0,2 - 100 Hz	Plošná
Elektromyogram EMG	0,05 – 5 mV	2 - 500 Hz	Plošná – sval
	0.01 - 2 mV	5 – 10 kHz	Jehlová - vlákno
Elektroencefalogram	$2-200 \ \mu V$	0,5 – 200 Hz	Plošná
EEG			
Elektrogastrogram	$10 - 1000 \ \mu V$	0 - 1 Hz	Plošná – kůže
EGG	0,5 - 80 mV	0 - 1 Hz	Plošná - žaludek
Elektrookulogram	10µV - 3,5 mV	0 - 100 Hz	Plošná
EOG			
Elektroretinogram	0,5 - 1mV	0 - 200 Hz	Mikroelektrody,
ERG			povrchové

Tab. 1.2: Napěťové a frekvenční rozsahy elektrických biologických signálů

1.2 Základy zpracování elektrických biologických signalů

První krokem při zpracování elektrických biosignalů je jejich snímání. Elektrické biosignály jsou snímány jako elektrické napětí. Velikost tohoto elektrického napětí kolísá dle jednotlivých tkání od 10⁻⁶ V do 10⁻² V. Velmi důležitá je také frekvence kolísání, která se také pohybuje v širokém rozmezí od 10⁻¹ do 10³ Hz. Ke snímání elektrického napětí používáme snímače (senzory). U elektrických biosignalů plní tuto funkci elektrody. Měniče snímají neelektrické biosignály a zároveň mění energetický impuls na elektrický signál. Při snímání elektrického napětí je velmi důležité, aby byl snímač biologicky inertní. To znamená, že neovlivňuje tkáň, s níž je v kontaktu. Elektrody pro měření elektrického napětí rozdělujeme na polarizovatelné a nepolarizovatelné. Polarizovatelné měření elektrických biosignalů je nepřesné, protože elektrodové napětí je proměnlivé v důsledku pohybu pacienta, elektrody, vlhkosti, vliv okolního prostředí atd. Nepolarizovatelné elektrody jsou charakterizovány stálým elektrodovým potenciálem, měření má vyšší přesnost. Dokonale nepolarizovatelné elektrody však neexistují. V praxi se nejčastěji používá elektroda stříbřitochloridová. Elektrody dále dělíme na makroelektrody, mikroelektrody, povrchové nebo vpichové. Mikroelektrody slouží pro měření elektrických biopotenciálů jednotlivých buněk. Mají průměr hrotu (<0,5 µm). Tyto elektrody jsou vyrobeny ze skla (nepolarizovatelné) nebo z kovu (polarizovatelné). Povrchové elektrody jsou kovové destičky různého tvaru a velikosti. Elektrický kontakt je vylepšován vodivým gelem. Vpichové elektrody se používají pro snímání elektrických biopotenciálů z malých oblastí tkání. Vyrábějí se z ušlechtilých kovů.

Druhým krokem je zesílení sejmutých biosignalů. Zesilovače elektrických biosignalů dělíme na stejnosměrné a střídavé. Nevýhodou stejnosměrných zesilovačů je, že zesilují i polarizační napětí vznikajících na elektrodách. U střídavých zesilovačů se spojení se zdrojem signálu uskutečňuje kapacitně odporovou vazbou, která zamezuje přenos stejnosměrné složky biosignálu. Používají se také zesilovače vícestupňové, celkové zesílení u nich lze regulovat. Často se používají zesilovače diferenční, které zesilují pouze rozdíl napětí, přivedených na vstupy. Důležitým předpokladem pro získání nezkresleného elektrického signálu je jeho filtrace či potlačení rušivých složek obsažených v sejmutém signálu. Jedná se například o

13

rušení vlastním tělem (pohyb, dýchání), polem sítě (50 Hz), televizní a rozhlasové vysílače, počítače či samotným zesilovačem.

Třetím krokem je záznam zesíleného bioelektrického děje. Záznam může být dočasný nebo trvalý. Dočasné zobrazení časového průběhu sledovaného bioelektrického děje umožňuje osciloskop. V současné době se zpracování provádí pomocí výpočetní techniky. Toto vyžaduje úplnou digitalizaci procesu zpracování. Většina moderních diagnostických přístrojů má tedy analogovou část omezenou pouze na sejmutí biosignalů. Na analogovou část navazuje analogově-digitální převodník. Zobrazení biosignalů je pak zcela na bázi počítačové technologii [5].



Obr. 1.2. Zpracování elektrických biologických signálů

2. Popis operačního zesilovače

2.1 Transkonduktanční zesilovač OTA (Operational Transconductance Amplifier)

Rozšířeni pojmu operačního zesilovače je transkonduktanční operační zesilovač. Transkonduktanční zesilovač je v podstatě zdroj proudu i_{out} řízený napětím

$$i_{out} = g_m * \left(V_p - V_n \right) \tag{2.1}$$

kde u₊ a u jsou napětí inventujícího a neinvertujícího vstupu.

Vnitřní struktura transkonduktančního zesilovače je zobrazena na obr. 2.1. Vstupní obvod je tvořen diferenciálním vstupem a převodníkem U/I. Výstup z tohoto převodníku je již přímo výstupem transkonduktančního zesilovače. Transkonduktance g_m je obvykle řiditelná externím proudem (bias current) I_b . Připojením zatěžovacího rezistoru na jeho výstup obdržíme výstupní napětí naprázdno

$$u_{out} = R_Z g_m * \left(V_p - V_n \right) \tag{2.2}$$

kde R_Z je zatěžovací odpor.

Ze vztahu (2.1) vyplývá, že transkonduktanční zesilovače mají z principu konečné zesílení a nevyžadují použití zpětné vazby. Tento fakt způsobuje, že mezi vstupy transkonduktančního zesilovače není nulové napětí jako u VFA (voltage feedback amplifier) či CFA (current feedback amplifier). Diferenciální stupeň je však více či méně nelineární a lze tedy připustit maximální vstupní rozdílové napětí v řádech stovek mV. Překročení této meze vede k výraznému zkreslení signálu. Absence zpětné vazby je výhodná z hlediska stability a kmitočtového rozsahu.



Obr. 2.1. Model OTA zesilovače [6]

Připojením kondenzátoru Cz jako zátěže vzniká bezeztrátový integrátor s přenosem:

$$F(s) = \frac{g_m}{s * C} \tag{2.3}$$

kde s - komplexní proměnné;

C - kapacita kondenzátoru.

který je s výhodou (integrátor s uzemněným kondenzátorem) používán v integrovaných realizacích kmitočtových filtrů. Zapojení se často označuje jako OTA-C. Ztrátový integrátor lze vytvořit z bezeztrátového připojení paralelního rezistoru R. Kmitočtový přenos pak bude mít podobu:

$$H(s) = g_m * Z = g_m * R * \frac{1}{RCs + 1} = \frac{G_0}{\tau s + 1}$$
(2.4)

což formuje dolní propust prvního řádu s mezním kmitočtem ω =RC a směrnicí potlačení 20dB/dek.





Obr. 2.2 a) Používané schematické značky transkonduktanční zesilovačů; b) zjednodušené vnitřní uspořádání s připojenou zátěží na výstupu [7]

	dvoustupňový zesilovač	jednostupňový zesilovač
VÝHODY	- napěťové zesílení méně	- nevyžaduje frekvenční
	ovlivněné	kompenzaci
	odporem zátěže,	- nižší spotřeba energie
	- maximální signální rozkmit	- rychlejší než vícestupňové
	- méně předpětí na vedení,	zesilovače
		- lepší CMRR
NEVÝHODY	-vyžaduje frekvenční	- nižší signální rozkmit
	kompenzaci	- předpětí na vedení
	- vyšší spotřeba energie	
	- nízká negativní PSRR při	
	vyšších kmitočtech	

Tab. 2.1: Tabulka w/hod a new/hod volby architektury

Dvoustupňový transkonduktanční zesilovač (OTA) je na obr. 2.3. První blok tvoří diferenční pár, který zesiluje rozdílový vstupní signál a převádí jej na signál jednoduchý (single-ended). Na schématu je použitá varianta s tranzistory typu NMOS, přičemž jako zátěž

bylo použito proudové zrcadlo tvořené tranzistory M3 a M4. Proud protékající tranzistorem M1 je zrcadlen pomocí M3 a M4 do druhé větve páru, kde je odečten proud M2. Výsledný proud vytváří na výstupním malosignálovém odporu $r_{d2}||r_{d4}$ výstupní napěťový signál. Druhým blokem je invertující zesilovač M6 s aktivní zátěží, který představuje druhý zesilovací stupeň. Proudový zdroj, tranzistor M5, zajistí, že součet proudů tekoucí vstupními tranzistory bude nezávislý na stejnosměrné složce vstupního napětí. Funkce kondenzátoru C je frekvenční kompenzace, co znamená kontrolované řízení poklesu zesílení, aby se zlepšila fázová charakteristika a proto provádí se nejčastěji zapojeným tohoto kompenzačního kondenzátoru C do zpětné vazby mezi vstupem a výstupem druhého stupně (obr. 2.3).



Obr. 2.3. Dvoustupňový operační zesilovač OTA.

Stejnosměrné rozdílové zesílení A_{out} lze odvodit pomocí analýzy jednotlivých bloků. Protože při nízkých kmitočtech se jednotlivé bloky neovlivňují, je celkové zesílení A_{out} dáno násobkem zesílení jednotlivých bloků:

$$A_{out} = \frac{g_{m2}}{g_{d2} + g_{d4}} * \frac{g_{m7}}{g_{d6} + g_{d7}} = \frac{2 * g_{m2}}{I_5 * (\lambda_2 + \lambda_4)} * \frac{g_{m7}}{I_5 * (\lambda_7 + \lambda_5)}$$
(2.5)

2.2 Diferenciální rozdílový zesilovač DDA (Differential Difference Amplifier)

Pojem operačního zesilovače bude nyní rozšířen, obvod, který porovnává dva vstupní diferenciální signály napětí na rozdíl od operačního zesilovače, který porovnává pouze nesymetrické napětí.

Tento nový obvod se nazývá diferenciální rozdílový zesilovač, nebo DDA (differential difference amplifier) [8-12]. Diferenciální rozdílový zesilovač (DDA) je operační zesilovač se 4 vstupy umožňuje realizovat:

- Komplexní obvody s jedním operačním zesilovačem
- Obvody v napěť ovém režimu s "nekonečným" vstupním odporem
- Plně diferenciální aktivní filtry různých topologií

Podle pravidla symbol je znázorněn na obr. 2.4 bude použit pro DDA s vstupními terminály označenými jako V_{pp} , V_{pn} pro neinvertující vstup a V_{np} , V_{nn} pro invertující vstup.



Obr. 2.4. Symbol pro DDA.

Z těchto definic základní vlastností ideálního DDA se zápornou zpětnou vazbou mohou být popsány:

$$V_{pp} - V_{pn} = V_{np} - V_{nn}$$
(2.6)

$$V_{out} = A_0 [(V_{pp} - V_{pn}) - (V_{np} - V_{nn})]$$
(2.7)

Lze předpokládat, že obvod DDA (na obr. 2.4) může být realizován pomocí kombinace o třech operačních zesilovačů (obr. 2.6), které není pravdivé to z následujících důvodů. Za prvé, operační zesilovač není určen pro velké diferenční napětí, a proto by se přetížení. Za druhé, zisky z prvních dvou operačních zesilovačů by měla přesně odpovídat, ale to není cílem základního operačního zesilovače, který poskytuje přesný zisk v otevřené smyčce.



Obr. 2.5. Bloková schéma DDA.

V praxi, DDA zesilovač může být realizován, jak je znázorněno na obr. 2.5, kde dva V-I konvertory (dva vstupní terminály DDA) převádí dva diferenciální napětí do proudů, které jsou pak odečteny, převedeny do napětí a zesíleny. Z rovnice (2.6), je vidět, že i když rozdíl dvou diferenciálních vstupů napětí je prakticky nulový, nesymetrické napětí V_{pp} a V_{pn} (V_{np} a V_{nn}) nemají vlastnost virtuálního zkratu, který existuje v op-amp obvodů. DDA zesilovač v jistém smyslu podobné OTA zesilovače, a proto je zapotřebí lineární V-I převodník s širokým rozsahem vstupního signálu pro velké aplikace.



Obr. 2.6. Tři operačních zesilovačů na základě přístrojového zesilovače

Níže jsou uvedeny základní zapojeni zesilovače DDA:



Obr. 2.7 a) zapojeni s jedinečným zesílením; b) se zesílením A>1; c) se zesílením A>1 bez odporů; d) sumační zesilovač (V_{IN1}+V_{IN2}=V_{OUT})



Obr. 2.8. Realizace v CMOS technologii zesilovače DDA

První blok tvoří dva diferenciální páry (M1-M2 a M3-M4), které zesiluje rozdílové vstupní napěti na proud, který se odečítá a převádí na napětí. Na schématu je použitá varianta s tranzistory typu PMOS, přičemž jako zátěž bylo použito proudové zrcadlo tvořené tranzistory M5 a M7. Kompenzace kondenzátor (C_C) a odpor (R_C) jsou použity ke zvýšení frekvenci pole a stability obvodu. Proud protékající tranzistorem M1 je zrcadlen pomocí M5 a M7 do druhé větve páru, kde je odečten proud M2. Výsledný proud vytváří na výstupním malosignálovém odporu $r_{out4} ||r_{out7}$ výstupní napěťový signál. Druhým blokem je zesilovač M11-M10. Koncový stupeň je zesilovač s třídou AB tak, aby bez převodu žádného signálu, a žádný proud je odebírán z výstupního terminálu. Je-li proud tece přes M11, M10 je vypnutý. Podobně, když proud tece přes M10, tranzistor M11 je vypnutý.

Z rovnice (2.7) vyplývá, že DDA může být realizováno pomoci kombinace tři operačních zesilovačů, co je přístrojový zesilovač, ale to není pravda, z následujících důvodů. Za prvé, operační zesilovače nejsou určeny pro velké diferenční napětí. Za druhé, zisky otevřené smyčky prvních dvou diferenciálních zesilovačů musí byt stejné. DDA má všechny výhody jako operační zesilovač, jako je velmi vysoký zisk otevřené smyčky, vysoká vstupní impedance a nízká výstupní impedancí. Kromě těchto příznivých míst, také vyžaduje méně pasivních prvků v realizaci obvodů. Dále mohou být použity v různých aplikacích, jako je například realizace filtrů, matematických operací, oscilátorů apod.

3. Metody návrhu nízkonapěťových a nízkovýkonových analogových obvodů

Nízkonapěťové a nízkopříkonové techniky mají několika nevýhod, jako je nízká hodnota transkonduktance a šířka pásma, co omezuje jejich použitelnost pro některé aplikace. Ve skutečnosti, v moderních nízkonapěťových a nízkopříkonových analogových obvodech, prahové napětí konvenčních MOS tranzistorů je překážkou při návrhu analogových obvodů. Aby došlo k překonání prahového napětí, existuje několik MOS (MOSFET Transistor) technik pro nízkonapěťový a nízkopříkonový návrh analogových obvodů. Nicméně, některé z nich se používá v moderních typech návrhu, například, MOS tranzistor v podprahové oblasti (slabé inverze), techniky posunuti úrovni, self-cascode struktury, tranzistor řízený substrátem (Bulk-Driven), tranzistor s plovoucím hradlem (floating-gate) a tranzistor s kvazi plovoucím hradlem (quasi-floating-gate) [13-15].

Je důležité zdůraznit, že nižší hodnota transkonduktance při zapojení BD (bulkdriven), FG (floating-gate) a QFG (quasi-floating-gate) vede nejen k nižší hodnotě šířce pásma, ale také k vyšší hodnotě vstupního šumu ve srovnání se zapojením GD (gate-driven) MOS tranzistoru. Dalším problémem je, že zapojeny FG a QFG nemohou zpracovat DC signály, protože jejich vstupní terminály jsou připojeny přes kapacitu na plovoucím hradle a kvazi-plovoucím hradle. Dále, vzhledem k použití vstupních kondenzátorů požadavky na oblast křemíku FG a QFG MOS tranzistoru se zvyšují [16-18].

Z výše uvedených nevýhod konvenčních technik, vznikla myšlenka na vybudování nových technik tak aby bylo možné kombinovat výhody a eliminovat nevýhody BD, FG a QFG technik. Tyto zajímavé techniky se nazývají tranzistor řízený substrátem s plovoucím hradlem (Bulk-Driven-Floating-Gate) a tranzistor řízený substrátem s kvazi plovoucím hradlem (Bulk-Driven-Quasi-Floating-Gate) a jsou vytvořeny kombinací BD buď FG nebo QFG technik. Nicméně, v této práci technika bulk-driven quasi-floating-gate se používá, protože technika bul-driven floating-gate trpí nežádoucí nedostatky související s tranzistorem s plovoucím hradlem, jako jsou velká plocha na čipu, počáteční náboj na plovoucím hradle. Nicméně, v této kapitole, vysvětlení několika nízkonapěťových a nízkopříkonových metod.

23

Čím novější technologie (menší šířka oxidu), tím nižší je používané napětí (čímž se snižuje spotřeba) [19]. Na obrázku 3.1 je ukázána historie délky hradla technologie CMOS až po současnost. V tab. 3.1 jsou porovnány parametry pro různé technologie.



Obr. 3.1. Technologie CMOS [19].

Parametry	CMOS	0.7µm	CMOS 0.5µm CMOS 0.25		0.25µm	CMOS 0.18µm		
Minimá1ní délka hradla [µ]	0.	0.7		6	0.25		0.18	
Počet kovových vrstev	2-	.3	3 2-3 3-		5 4-6		5	
Velikost waferu [mm]	15	50	200		200		200	
Maximální napětí I/O [V]	3	0	20		5		3.3	
Operační napětí [V]	4	5	3.3 - 5		3.3 - 5 2.5 - 5		1.8 - 3.3	
	NMOS	PMOS	NMOS	PMOS	NMOS	PMOS	NMOS	PMOS
Prahové napětí U _T [V]	0.74	-0.95	0.6	-0.58	0.53	-0.53	0.48	-0.49
Proud I _{dsat} [µA/µm]	358	-176	450	-110	500	-240	600	-260
Transkonduktance K [A/V ²]	96	32	57	18,8	120	25,6	97,5	21,6

Tab. 3.1: Tabulka parametrů technologií CMOS

Tachnika	Použitelná šířka	Požadavky na	Spotřeba	Požadavky na
Тесника	pásma	napájecí napětí	energie	technologie
Sub-threshold	Nízká	$\approx 2V_{T}$	Nízká	Standartní
MOSFET				
Bulk-driven	Nízká	$\approx 2V_{T}$	Vvsoká	Speciální
MOSFET		Ĩ	5	1
Self-cascode	Střední	>2V _T	Vysoká	Standartní
MOSFET		1	5	
Floating gate	Střední	<2V _T	Střední	Speciální
MOSFET				r
Level shifter	Vysoká	<2V _T	Střední	Standartní
MOSFET		- • 1		

Tab. 3.2: Charakteristika různých technik pro CMOS design

Vzhledem k tomu, obecný MOS tranzistor by mohl být použit k modulaci bulk-driven MOS tranzistoru, bude tato práce zaměřena na MOS tranzistoru bulk-driven quasi-floatinggate jako nový princip, kde jsem použil tento princip navrhovat, analyzovat a simulovat zcela novou architekturu Differential Difference Amplifier (DDA). Tyto nové obvody jsou velmi dobře vhodné pro nízké napájecí napětí a nízký příkon. Cílem je zvýšit chování navržených obvodů, kombinuju různé struktury se zásadou MOS tranzistoru bulk-driven quasi-floating ve stejných navržených blocích.

3.1 Sub-threshold MOSFET (technika podprahového napětí)

Kdy přiložené napětí drain-source u MOSFET tranzistoru překračuje prahové napětí, vyraz pro drainovy proud v podprahové oblasti je dán následujícím způsobem:

$$I_{DS} = K \frac{W}{L} \left[(V_{GS} - V_T) - \frac{V_{DS}}{2} \right] V_{DS}$$
(3.1)

Drainovy proud je nulový když bude platit vztah $V_{DS} < V_T$.

V podprahové oblasti tranzistor má malé saturační napětí ≈ 100 mV. To zajišťuje velký pokles napětí při nízkém napájecím napětí, také i v MOSFET strukturách. Jako příklad schéma zapojení jednoduchého proudového zrcadla pracujícího v oblasti podprahového napětí (obr. 3.2). Charakteristika výstupního proudu proudového zrcadla znázorněna na obr. 3.3.



Obr. 3.2. Proudové zrcadlo pro oblast podprahového napětí [20].



Obr. 3.3. VA (napětí-proud) charakteristika proudového zrcadla [20].

I když tyto charakteristiky jsou podobné jako u libovolného proudového zrcadla, požadované vstupní souhlasné napětí je jen několik stovek milivoltů (\approx 500 mV pro proud \approx 1µA). Tento souhlasné napětí lze dále snížit, pokud budeme používat techniku posunuti úrovni. Existuje několik omezení pro zařízení pracujících v podprahové oblasti. Za prvé, frekvenční odezva není tak dobra. Za druhé, linearita je poměrně nízká pro $V_{DS} > 3V_T$. To dělá návrh nízkonapěťových obvodů poměrně složitá. Dále, tyto obvody jsou určeny pro velmi nízké proudy a nejsou vhodné pro střední energie.

3.2 Bulk-driven MOSFET (tranzistor řízeny substrátem)

Konvenční MOS tranzistor má ve skutečnosti čtyři terminály, tj. drain (D), hradlo (G), source (S) a bulk (B). V závislosti na typu používané technologie (např. N-well, P-well nebo twin-well) bulk-terminál je normálně připojen buď na pozitivní/negativní napětí pro PMOS/NMOS tranzistor, nebo k source-terminálu tranzistoru. Jinými slovy, bulk-terminál je ignorován a není použit jako signálový terminál, a proto velké množství možných MOS obvodů jsou přehlíženy. Technika bulk-driven je založena na principu využití bulk terminálu jako vstup spíš než terminálu gate [21].

NMOS tranzistor (P-well CMOS technologie) znázorněny na obr. 3.4, také ilustruje jeho průřez s terminály: D – drain; B – bulk; S – source; G – hradlo; Sub – substrát. Technologie P-well CMOS umožňuje řídit jednotlivě bulk-terminály pouze u NMOS tranzistorů, protože tranzistory PMOS mají stejný substrát.



Obr. 3.4. Bulk-driven NMOS: a) symbol; b) příčný řez [20]

Princip fungovaní techniky bulk-driven znázorněn obr. 3.4, kde se ukazuje zapojení zesilovače se společným zdrojem na základě konvenčních GD-NMOS(a), a BD-NMOS(b).



Obr. 3.5. Zapojení tranzistoru: a) gate-driven; b) bulk-driven [20].

Bulk-terminál je v takovém případě připojen na neměnnou hodnotu napětí, často bývá spojen společné se source-terminálem. U bulk-driven MOS tranzistoru je řídicí napětí přivedeno na bulk a proud I_D je řízen napětím V_{BS} mezi elektrodou bulk a source, zatímco hradlo je připojeno na konstantní napětí.



Obr. 3.6. VA (napětí-proud) charakteristika gate-driven a bulk-driven NMOS tranzistorů [20].

Obr. 3.6 ukazuje závislost proudu I_D oproti gate-source a bulk-source napětí NMOS tranzistorů z obr. 3.5. Je zřejmé, že I_D proud v gate-driven NMOS tranzistoru se zvyšuje, pokud je gate-source napětí vyšší než prahové napětí. V BD-NMOS, I_D proud teče při nulovém napětí bulk-source.

Nevýhodou bulk-driven tranzistoru je nižší transkonduktance tranzistoru řízeného napětím V_{GS} . Také polarita tranzistoru je daná použitou technologií. Pro P/N-well CMOS proces můžeme využít pouze N/P bulk-driven tranzistoru.

Transkonduktance z gate-driven MOS tranzistoru (g_m) , který pracuje v oblasti silné inverze je dána vztahem:

$$g_m = K \frac{W}{L} (V_{GS} - V_T) \tag{3.2}$$

3.3 Floating-gate MOSFET (tranzistor s plovoucím hradlem)

Floating-gate MOS tranzistory se používají pro snížení požadavku na napájení v celé řadě nových analogových aplikací. Transkonduktance z FG tranzistoru je menší než transkonduktance gate-driven tranzistoru a výsledkem je nižší šířka pásma. Nicméně, obvody potřebné pro zpracování biologických signálů jsou typickým a dobrým příkladem jsou obvody s nízkým napájecím napětím a nízkou spotřebou vzhledem k tomu, že hlavní charakteristiky biologických signálů jsou nízké amplitudy a nízké frekvenční rozsah.



Obr. 3.7. Floating-gate MOS tranzistor: a) symbol; b) ekvivalent [20].

Obr. 3.8 ukazuje zapojení zesilovače: FG-MOS (a) a konvenční GD-MOS (b). V závislosti na použitém biasovacím napětí V_{BIAS} na plovoucím hradle, úroveň prahového napětí MOS tranzistoru se posune. Jak znázorněno na obr. 3.7, vlastni předpětí V_{BIAS} se aplikuje v jedné z kontrolních hradel G_{BIAS} přes velkou hodnotu kapacity, která je schopna snížit prahové napětí. Vstupní signál je zapojen na druhém hradle G_{IN} a moduluje inverzní vrstvu, čímž ovládá I_D proud.



Obr. 3.8. Zesilovač se společným zdrojem: a) FG-NMOS; b) GD-NMOS [20].

Obr. 3.9 ukazuje I_D proud oproti gate-source napětí FG a GD NMOS tranzistoru. Je třeba poznamenat, že požadavek pro prahové napětí by mohl nejen jeho snížit, ale i odstranit z cesty signálu, který dělá techniku s tranzistorem s plovoucím hradlem jednou z nejatraktivnějších metod pro nízkonapěť ový návrh.



Obr. 3.9. VA (napětí-proud) charakteristika gate-driven a floating-gate NMOS tranzistorů [20]. Efektivní transkonduktance floating-gate MOS tranzistoru $(g_{m,eff})$ je dána vztahem:

$$g_{m,eff} = \frac{C_{in}}{C_{in} + C_{bias} + C_{GD} + C_{GS} + C_{GB}} g_m$$
(3.3)

Nevýhodou floating-gate tranzistoru je nižší efektivní transkonduktance tranzistoru a snižuje tranzitní kmitočet, ve srovnání s tranzistorem řízeným napětím V_{GS} .

3.4 Quasi-Floating-Gate MOSFET (tranzistor s kvazi plovoucím hradlem)

Efektivní prahové napětí MOS tranzistoru s plovoucím hradlem (QFG-MOS) může být sníženo ze základní hodnoty pomocí biasovacího napětí, které zapojeno na jeden ze vstupních terminálů přes velkou hodnotu kapacity. Bohužel, tato velká kapacita vede k nárůstu plochy křemíku a snížení efektivní transkonduktance a šířky pásma [22]. Mimo to, tranzistory s plovoucím hradlem mohou zachycovat velké množství zbytkového náboje v průběhu výrobního procesu, co může způsobit, DC ofset v případě, že není možné používat další procesy. Proto technika s kvazi plovoucím hradlem se zdá být alternativní přístupem k překonání výše uvedených nevýhod tranzistorů s plovoucím hradlem.



Obr. 3.10. MOS tranzistor s kvazi plovoucím hradlem: a) symbol s R_{large}; b) symbol s M_R; c) ekvivalent [20].

Plovoucí hradlo QFG-MOS tranzistoru je slabě připojeno ke vlastnímu předpětí V_{BIAS} pomocí velké hodnoty odporu R_{large} , který je obvykle realizován velkým odporem MOS tranzistoru (M_R) v diodovém uspořádaní, pracující v oblasti zahražení, který je znázorněn na obr. 3.10 (b). Ekvivalentní obvod je znázorněn na obr. 3.10 (c).

Vztah mezi efektivní transkonduktance MOS tranzistoru s plovoucím hradlem $(g_{m,eff})$ a transkonduktanci konvenčního MOS tranzistoru (g_m) je dán následujícím způsobem:

$$g_{m,eff} = \frac{C_{in}}{C_{in} + C'_{GD} + C_{GD} + C_{GS} + C_{GB}} g_m \approx (0,5 - 0,6) g_m \qquad (3.4)$$



Obr. 3.11. Zesilovač se společným zdrojem: a) GD-NMOS; b) QFG-NMOS [20].

Obecně je třeba věnovat pozornost nedostatkům techniky QFG tranzistoru, které by mohly vzniknout v budoucích aplikacích. Napětí na hradle QFG-MOS (V_G) nesmí překročit napětí na PN přechodu diodového zapojení MOS tranzistoru, který se realizují R_{large} , tak aby se nezvětšilo biasovacé napětí.



Obr. 3.12 VA (napětí-proud) charakteristika gate-driven a quasi-floating-gate NMOS tranzistorů [20].

Je zřejmé, že proud I_D v konvenčním gate-driven MOS tranzistoru se zvyšuje, pokud gate-source napětí překročí prahové napětí. To není případ MOS tranzistoru s kvazi plovoucím hradlem, kde prahové napětí zcela odstraněno z cesty signálu a hodnota transkonduktance je téměř stejná jako u konvenčního MOS tranzistoru.

Nevýhodou použití MOS tranzistoru s kvazi plovoucím hradlem je to, že napětí na plovoucím hradle nesmí překročit napětí PN přechodu v diodovém uspořádaní MOS tranzistoru.

3.5 Bulk-driven Quasi-Floating-Gate MOSFET (tranzistor řízeny substrátem s kvazi plovoucím hradlem)

Nová technika používá tranzistory řízeny substrátem s kvazi plovoucím hradlem (BD-QFG) a zajišťuje vysokou hodnotu transkonduktance blízkou transkonduktanci konvenčního MOS tranzistoru, rozšíření rozsahu vstupního napětí, nízký vstupní šum, velkou šířku pásma a umožňuje pracovat se střídavým a stejnosměrným signálem, všechno v oblasti nízkého napájecího napětí.



Obr. 3.13. MOS tranzistor řízeny substrátem s kvazi plovoucím hradlem: a) symbol; b) realizace v CMOS technologií [20].

Jak je znázorněno na obr. 3.14 (a) hradlo G_{BIAS} , musí být připojen k vhodnému biasovacímu napětí přes velkou hodnotu odporu R_B , který je prakticky realizován pomoci MOS tranzistoru pracujícím v zahrazení oblasti M_B , jak je znázorněno na obr. 3.13 (b). Vstupní terminál G_{IN} je kapacitní vazba přes C_{IN} k terminálu QFG z jedné strany a přímo připojena k bulk-terminálu z druhé strany. V důsledku toho se zvyšuje celková transkonduktance ($g_{m,BD-QFG}$):

$$g_{m,BD-OGF} = g_{m,eff} + g_{mb} \approx (0,7-1)g_m \tag{3.5}$$


Obr. 3.14. Zesilovač se společným zdrojem: a) GD-NMOS; b) BD-NMOS; c) FG-NMOS; d) QFG-NMOS; e) BD-QFG-NMOS [20].

Je zřejmé, že proud I_D v konvenčním gate-driven MOS tranzistoru se zvyšuje, pokud gate-source napětí překročí prahové napětí. V MOS tranzistoru řízeným substrátem, gate-source napětí je přesunuté na konstantní napětí V_{BIAS} a vstupní signál V_{IN} zapojen na bulk-terminál, tak prahové napětí v tomto nastavení se odstraní z cesty signálu. V MOS tranzistoru s plovoucím hradlem a s kvazi plovoucím hradlem, terminál G_{BIAS} je nastaven na biasovacé napětí, zatímco terminál G_{IN} se používá pro vstupní signál. Zde prahové napětí by mohlo být snížena nebo zcela odstraněna z cesty signálu. Pro MOS tranzistor řízeny substrátem s kvazi plovoucím hradlem, prahové napětí je zcela odstraněno z cesty signálu a hodnota transkonduktance je nižší, než pro konvenční MOS tranzistor.



 $V_{GS}, V_{BS}, V_{GS\text{-}FG}, V_{GS\text{-}QFG}, V_{GS\text{-}BD\text{-}FG}, V_{GS\text{-}BD\text{-}QFG} \, [\mathrm{mV}]$

Obr. 3.15. VA (napětí-proud) charakteristiky gate-driven, floating-gate, quasi-floating-gate, bulk-driven quasi-floating-gate NMOS tranzistorů [20].

	Transkonduktance	Prahové napětí	Tranzitní kmitočet
Gate-driven	$g_m = K \frac{W}{L} (V_{GS} - V_T)$	stejné	$f_T \approx \frac{g_m}{2\pi C_{GS}}$
Bulk-driven	$g_{m,BD} = (0,2-0,4)g_m$	odstraněno	$f_{T,BD} \approx (0,3-0,5)f_T$
Floating-gate a quasi-floating-gate	$g_{m,eff} = (0,5-0,6)g_m$	sníženo nebo odstraněno	$f_{T,BD} \approx (0,5-0,6)f_T$
Bulk-driven Quasi- Floating-Gate	$g_{m.BD-QFG} = (0,7-1)g_m$	odstraněno	$f_{T,BD} \approx (0,7-0,9) f_T$

Tab. 3.3 : Srovnaní různých technik používajících pro nízkonapěťový návrh

3.6 Level shifter (posunutí úrovně) a self-cascode struktura

Převodníky úrovni se používají pro převod logického signálu z jedné úrovně napětí na jiné úrovni, a jsou významnou složkou okruh VLSI systémů. Level řazení jsou také důležitou součástí obvodu v několika systémech napětí a byly použity mezi klíčové okruhy a I/O obvodu. Různé provedení pro úroveň posunovače byly hlášeny v literatuře s jedním a duální napájení. V technice posunutí úrovně MOS tranzistory pracují v saturaci nebo v podprahové oblasti. Tyto obvody mají schopnost pro rail-to-rail operace, jak na vstupních a výstupních terminálech. Nicméně, v této konfiguraci, počet MOS tranzistorů zvyšuje, co vede ke zvýšení spotřeby energii [23].



Obr. 3.16. Upravené proudové zrcadlo pomoci techniky level shifter [23].

Při použití proudového zrcadla, které modifikované jako na obr. 3.16, požadavky na vstupní napětí, stejné jako prahové napětí, mohou být odstraněny. Požadované vstupní napětí V_{IN} se rovná $V_{GS1} - V_{GS3}$. Vstupní a výstupní impedance u konvenčního proudového zrcadla a zrcadla s technikou posunutí úrovni jsou stejné, ale požadavky na vstupní napětí jsou menší.

Nevýhodou tohoto obvodu je zbytkový proud (I_{offset}) který teče na výstupu tranzistoru pro nulový vstupní proud. Nejvíce žádoucí vlastnosti je větší šířka pásma při nízkém napětí. Vstupní odpor je také nízký, což je žádoucí pro proudový režim obvodů. Tyto obvody mají schopnost pro typ «rail-to-rail», a to jak na vstupních a výstupních terminálech.

Kaskádové MOS struktury byly použity v řadě analogových zařízení. V první řadě, obecná kaskádová struktura se používá pro zvýšení výstupní impedance proudových zrcadel a

zisku zesilovače. Nicméně, použití kaskádové struktury zvyšuje zisk, ale snižuje současně pokles napětí. Struktura self-cascode nevyžaduje souhlasné napětí na výstupních terminálech a zajišťuje vysokou výstupní impedanci, aby byl vysoký výstupní zisk. Tato metoda má potenciální využití pro nízkonapěťový návrh. Výhodou navrhované struktury self-cascode je vysoká výstupní impedance, která je podobná kaskádové struktuře, zatímco požadavky na výstupní napětí jsou podobné těm, které jedna pro jeden tranzistor. Struktura self-cascode se používá především ke zvýšení zisku zesilovače a zvýšení výkonu proudových zrcadel. Jinými slovy, lepší obvod představení pod stejným požadavkem napájecího napětí.



Obr. 3.17. Self-cascode struktura a jeji ekvivalent [23].

Self-cascode struktura se skládá ze dvou tranzistorů, jak je znázorněno na obr. 3.17. Tato struktura může být považována za jeden konvenční tranzistor. Složená struktura má mnohem větší efektivní délku kanálu a efektivní výstupní vodivost je mnohem nižší. Spodní tranzistor M1 je ekvivalentní odporu, jehož hodnota je závislá na vstupu. Hodnota poměru W/L tranzistoru M2 musí byt mnohem větší než hodnota poměru tranzistoru M1, m>1. Pro složený tranzistor M2 efektivní transkonduktance (g_m (efektivní)) je g_{m2}/m , která je ekvivalentní k transkonduktance tranzistoru M1 (g_{m1}).

Napětí mezi drain a source tranzistoru M1 je malé, a neexistuje žádný rozdíl mezi V_{DSAT} složených a jednoduchých tranzistorů; a self-cascode struktury mohou být použity v aplikacích s nízkým napájecím napětím. Pro strukturu self-cascode napětí V_{DSAT} rovna se $V_{DSAT1}+V_{DSAT2}$.

4. Návrh zesilovače

4.1 Transkonduktanční dvoustupňový zesilovač V_{supply}=0,6 V

Pro nízkopříkonové aplikace s nízkým napájecím napětím 3V, 2V a méně jsou nejvhodnější dvoustupňové operační zesilovače.

Základní architektura dvoustupňového OTA je navržena v technologii TSMC 0,18µm. S touto technologií úzce souvisí napájecí napětí 1,8V. V našem případě snížíme napájecí napětí na hodnotu 0,6V. To se vyplývá s použití nekonvenčních zapojení při návrhu jednotlivých bloků. Tyto typy zapojeni bulk-driven, floating-gate, quasi-floating-gate byly nejdříve prostudovány.

Prvním selektivním kritériem je minimální rozsah vstupních napěti. Zde se uplatňuje omezení použitým napájecím napětím, kdy některé tranzistory by mohli přejít při krajních hodnotách tohoto vstupního napětí do triodového režimu a zapojení by přestalo správně zesilovat vstupní diferenční signál. Biologický signál se může pohybovat v rozmezí \pm 0,08 V, z toho důvodu nejlépe používat napájecí napětí symetrické \pm 0,3 V, aby bylo možné pracovat se signálem v záporné oblasti. Nevýhoda symetrického napájení je v tom, že nutno mít k dispozici dva napájecích zdrojů.

Ještě jedním kritériem je hodnota maximálního ofsetového napětí a hodnota vstupního rozsahu, která musí byt vysokou. Také je nutné zajistit velmi vysoký zisk. Těmto podmínkám může odpovídat dvoustupňový zesilovač.



Obr. 4.1. Dvoustupňový OTA

Tab. 4.1: Požadované parametry na zesilovač pro biologické signály

Zesílení (dB)	60100
Šířka pásma (GBW) (MHz)	0,15
	,
Napájecí napětí (V)	± 0.3
	2
Rychlost přeběhu (V/uS)	>0.5
5F(F)	_ ,
Spotřeba energie (uW)	<20
Fázová rezerva	$>60^{0}$
Činitel potlačení souhlasného rušení (dB)	>70
(db)	
Potlačení zvlnění napájecího napětí (dB)	>60
(ub)	

Tab. 4.2: Technologické parametry s minimální délkou kanálu 0,18 μ m

Parametry	L _{min} [µm]	Prahové napětí, U _{TH} [V]	Proudový faktor K _p [A/V ²]
PMOS	0,18	-0,49	21,6*10 ⁻⁶
NMOS	0,18	0,48	97,5*10 ⁻⁶

Příklad výpočtu parametrů zesilovače:

Při návrhu zesilovače se dá postupovat různými způsoby. Při výpočtu se vychází z hodnot CMOS 0.18µm z tab. 7. Při návrhu se volí délka kanálu. V této technologii je $L_{min}=0.18 \mu m$, ale v praxi se volí délka kanálu $L = n^*L_{min}$, kde n = 3 - 5. Délka kanálu ovlivňuje faktor λ (lambda), který se dále ve výpočtech zanedbává. Dále je na délce kanálu závislý malosignálový odpor r_o, s rostoucí délkou kanálu roste malosignálový odpor.

Celkový proud odebíraný v tomto obvodu nemůže být více než 30 µA:

$$I_{bias} \le \frac{P_D}{V_{Supply}} = 30\mu A \tag{4.1}$$

Počátek návrhu směřuje na odvození kompenzačního kondenzátoru C_C ze zatěžovacího kondenzátoru C_L . Z požadavku fázové rezervy, která má být nejméně 45° optimálně 60° bude vycházeno ze vztahu.

$$C_c > 0.22 * C_L$$
 (4.2)

potom,

 $C_{c} > 0,22 * C_{L} > 1,1pF$

Dosazením do vzorce byla získána hodnota 1,1 pF, bude uvažována hodnota 2 pF. Dále je nutné určit proud I_{bias} tekoucí do prvního stupně

$$I_5 = I_{bias} = SR * C_C \tag{4.3}$$

potom,

$$I_{bias} = 10^7 * 2 * 10^{-12} = 20 \mu A$$

V dalším kroku je nutné dopočítat hodnotu transkonduktance g_{m1} , ze které potom lze dopočítat i hodnoty tranzistorů M1 a M2:

$$g_{m1,2} = 2\pi * C_C * GBW$$
(4.4)

potom,

$$g_{m1,2} = 2\pi * C_c * GBW = 2\pi * 2 * 10^{-12} * 5 * 10^6 = 62,8\mu S$$

Nejdříve je nutné dopočítat hodnotu proudu I_1 , který je roven poloviční hodnotě proudu I_{bias} :

$$I_1 = I_2 = I_3 = I_4 = \frac{I_{bias}}{2} \tag{4.5}$$

Poměr šířky a délky kanálu tranzistorů M1 a M2 je dan vztahem:

$$\left(\frac{W}{L}\right)_{1,2} = \frac{g_{m1}^2}{2 * K_{p1,2} * I_{1,2}}$$
(4.6)

potom,

$$\left(\frac{W}{L}\right)_{1,2} = \frac{(62,8 * 10^{-6})^2}{2 * 21,6 * 10^{-6} * 10 * 10^{-6}} = 9,1$$

V závislosti na používaných trendech při návrhu a lepší shodnost (matching) tranzistorů zvolíme pro všechny použité tranzistory délku kanálu $L = 1 \mu m$.

Další hodnotou, kterou je nutné dopočítat je napětí mezi sourcem a drainem na tranzistoru M5. Pro výpočet bude vycházeno že

$$U_{DS5} = U_{in(min)} - U_{ss} - \sqrt{\frac{I_5}{\beta}} - U_{TH1}$$
(4.7)

potom,

$$U_{DS5} = -0.45 - 0 - \sqrt{\frac{20 * 10^{-6}}{21.6 * 10^{-6} * 2.3}} + 0.46 = -0.66 V$$

Vypočtením hodnoty U_{DS5} je možné dopočítat i poměr šířky a délky kanálu tranzistoru M5:

$$\left(\frac{W}{L}\right)_{5} = \frac{2 * I_{5}}{K_{p5} * (U_{DS5})^{2}}$$
(4.8)

potom,

$$\left(\frac{W}{L}\right)_5 = \frac{2 * 20 * 10^{-6}}{21,6 * 10^{-6} * (-0,66)^2} = 4.3$$

V dalším kroku je nutné dopočítat transkonduktance g_{m6} ze kterých bude dopočtena hodnota šířky kanálu tranzistoru M6. Transkonduktance g_{m6} je dána

$$g_{m6} = 2\pi * C_L * GBW \tag{4.9}$$

potom,

$$g_{m6} = 10 * g_{m1} = 628\mu S$$

Pro druhý stupeň transkonduktančního zesilovače volím proud I_6 = 30 μ A. Vypočtením poměr šířky a délky kanálu tranzistoru M6:

$$\left(\frac{W}{L}\right)_6 = \frac{g_{m6}^2}{2 * K_{p6} * I_6} \tag{4.10}$$

potom,

$$\left(\frac{W}{L}\right)_6 = \frac{(628 * 10^{-6})^2}{2 * 97,5 * 10^{-6} * 30 * 10^{-6}} = 67,4$$

Následně je možné dopočítat poměr šířky a délky kanálu tranzistorů M3 a M4:

$$\left(\frac{W}{L}\right)_{3,4} = \frac{I_{3,4}}{I_6} * \left(\frac{W}{L}\right)_6 \tag{4.11}$$

potom,

$$\left(\frac{W}{L}\right)_{3,4} = \frac{10 * 10^{-6} * 67,4}{30 * 10^{-6}} = 22,4$$

Získáním hodnoty proudu I6 je možné dopočítat poslední šířku kanálu tranzistoru M7

$$(\frac{W}{L})_7 = (\frac{W}{L})_5 \frac{I_6}{I_5}$$
(4.12)

potom,

$$\left(\frac{W}{L}\right)_7 = 5\frac{30*10^{-6}}{20*10^{-6}} = 7,5$$

Odhadovaná výkonová ztráta:

$$P_D = (V_{DD} - V_{SS})(I_5 + I_6)$$
(4.13)

potom,

$$P_D = (0.3 + 0.3)(30 * 10^{-6} + 20 * 10^{-6}) = 30 \mu W$$

Tranzistor	Šířka kanálu W [µm]	Délka kanálu L [µm]
M1	9	1
M2	9	1
M3	23	1
M4	23	1
M5	5	1
M6	67	1
M7	8	1
M8	5	1

Tab. 4.3: Tabulka wpočítaných rozměrů tranzistorů

Před simulací obvodu v programu je nutné obvod na obr. 4.1 upravit. Za prvé je nutné přidat do schématu nulový rezistor. Tímto způsobem je tvořena kompenzační sít namísto jednoho kondenzátoru impedancí složenou ze sériové kombinace odporu a kompenzační Za druhé je třeba upravit schématu z hlediska vstupního rozsahu, který je velmi kapacity. důležitým parametrem zesilovače. Rozsah vstupního napětí (common-mode input voltage) pro PMOS a NMOS tranzistory, které používá při návrhu diferenční páry, musí nacházet v hranicích napájecího napětí, aby byli všechny tranzistory v saturaci. Dosáhnout tento maximální vstupní rozsah možné pomoci tvoření vstupu rail-to-rail. Ale toto zapojení má několika nevýhod, jako jsou složitost obvodu, není konstantní hodnota rychlosti průběhu, není optimální kmitočtová kompenzace, proměnlivý zisk. Z hlediska nízkonapěť ových a nízkopříkonových aplikací v této práce je vhodná k použití nova technika BD-QFG (bulkdrive quasi-floating-gate), co je tranzistor řízený substrátem s kvazi plovoucím hradlem, který jsme stručně popsali v minulé kapitole. Toto zapojení má několika výhod, jako jsou jednoduchost obvodu a velký rozsah vstupního napětí téměř jako u vstupu rail-to-rail. Jak jsme říkali dřív, z hlediska vstupního rozsahu, v tomto obvodu na obr. 4.1 upravíme vstupní zesilovací stupeň navržen pomoci zapojení BD-QFG. Tímto způsobem konečné zapojení bude vypadat jak znázorněno na obr. 4.2. Toto zapojení slouží pro měření vstupního rozsahu, a také pomoci sledovače můžeme zjistit hodnotu ofsetu. V tab. 4.4 ukázány poměry tranzistorů po optimalizace.

Tranzistor	Šířka kanálu W [µm]	Délka kanálu L [µm]
M1, M2, M3, M4	10	2
M5, M6	40	2
M7, M8, M11	2	2
M9, M16	9	2
M10, M17	200	2
M12, M13, M14, M15	10	2

Tab. 4.4 Tabulka rozměrů tranzistorů



Obr. 4.2. Celkové zapojení zesilovače (V1=+0,3V; V2=-0,3V; C1=C2=1pF; C3=2pF; C4=5pF; R1=50kΩ; R2=1kΩ; R1=50kΩ)



Obr. 4.3. Zapojení obvodu pro měření DC analýzy (V_{supply}=0,6V)

Obvod se skládá z jednoho diferenciálního tranzistoru řízeného substrátem s kvazi plovoucím hradlem, M1, M2. Hradla tranzistorů spojeny s kladným napájecím napětím přes rezistory s velkou hodnotou odporu, které tvořeny pomoci tranzistorů M9,M10, tranzistory se nachází v uzavřeném stavu (cut-off režim – $V_{GS} < V_{TH}$). Vstupní terminály tranzistorů M1, M2 spojeny přes C1, C2, v tomto pořadí, jeji kvazi plovoucí hradla z jedné strany a je přímo spojeny s jejich bulk terminály z druhé strany. Tranzistory M8, M3, M4 tvoří biasovací proud v obvodu. Tranzistory M7, M6 tvoří výstupní zesilovací stupeň. Kompenzační síť se skládá s rezistoru R2, a kapacit C3-C4.

Dále provedeme DC analýzu obvodu, zapojíme ho jak znázorněno na obr. 4.3. Na neinvertující výstup bude zapojen stejnosměrný zdroj napětí, který bude rozmítán od počáteční hodnoty -0,4 V do koncové hodnoty +0,4 V s krokem 0,05 V.



Obr. 4.4. Analýza napěťového sledovače



Obr. 4.5. Vstupní napěťová nesymetrie (offset) [ve zvětšeném měřítku] Z obr. 4.5 je patrná vstupní napěťová nesymetrie, která je rovna 0,075 mV. Rozsah vstupního napětí je -275mV až +286mV.

Pro toto měření bude pozměněno zapojení. Jedná se o část napěťového zdroje na neinvertujícím výstupu, který bude vyměněn za zdroj pulzní. V této simulaci bylo měřeno zpoždění a SR, které je patrné z obrázku.





Z uvedených hodnot lze dopočítat rychlost přeběhu, která je stanovena jako

$$SR = \frac{\Delta U}{\Delta t} = \frac{0.1 + 0.1}{(1.6382 * 10^{-6}) - (1.0000 * 10^{-6})} = 0.3 \frac{V}{\mu S}$$
(4.14)

Pro ověření šířky pásma bylo zapojení modifikováno. Invertující a neinvertující výstupy byly připojeny přes zdroj napětí řízený napětím (E1, E2) s činitelem -0.5 a +0.5, a na výstup zesilovače byl připojen zatěžovací kondenzátor, přičemž měření bylo provedeno se střídavým napěťovým zdrojem (V3).

Při ověřování se ukázalo, že zesílení dosahuje hodnoty 74 dB a šířka pásma 0,631 MHz, které jsou viditelné na obr. 4.7. Zatím co vlastní šířka pásma je odečítána z grafu v místě, kde křivka zesílení prochází hodnotou 0 dB (napěť ové zesílení je rovno 1).



Obr. 4.7. Zapojení pro měření AC analýzy (V_{supply}=0,6V)



Obr. 4.8. Zesílení a šířka pásma



Obr. 4.9. Ověření fázové a amplitudové rezervy

Na obr. 4.9 je možné odečíst hodnotu fázové rezervy, která je rovna rozdílu hodnoty 180° a hodnoty, která byla odečtena při hodnotě 0 dB. Výsledná fázová rezerva je rovna 100°, a amplitudová rezerva je rovna 23 dB.

Důležitým parametrem zesilovače je, že potlačuje souhlasné napětí, to znamená, že pokud se bude na diferenčních vstupech vyskytovat stejný (souhlasný) signál, naměříme na diferenčním výstupu nulové napětí. Zesilovač je tedy pro takovéto signály necitlivý. Proto je tedy důležité, aby měli tranzistory v diferenčním páru shodné vlastnosti. Toho lze v praxi dosáhnout realizací takového zesilovače v integrovaném obvodu. V reálném zesilovači jsme však schopni naměřit při souhlasném signálu určitou hodnotu výstupního napětí, což je nežádoucí. Činitel potlačení souhlasného signálu CMRR charakterizuje schopnost zesilovače nereagovat na společné napětí, které se současně vyskytuje na obou vstupech. Na tento činitel má vliv i vnitřní odpor proudového zdroje. Z obr. 4.10 je patrný činitel potlačení souhlasného signálu, který je 80 dB.

51



Obr. 4.10. Ověření činitele potlačení souhlasného signálu (CMRR)

Nutné je také eliminovat vliv změn napájecího napětí a rušení přicházející z tohoto směru. Zjistit tento vliv můžeme pomoci ještě jednoho základního parametru PSRR. Činitel potlačení rušení napájecím zdrojem (angl. power supply rejection ratio) je poměr změny napájecího napětí k chybě, která je touto změnou způsobena. Chyba se projeví na výstupním napětí, avšak pro stanovení PSRR se přepočítává na vstup zesilovače (podle jeho zesílení). Čím vyšší je tento parametr, tím odolnější je zesilovač vůči zvlnění napájecího napětí. Z obr. 4.11 je vidět, že činitel potlačení rušení napájecím zdrojem, který je 74 dB.



Obr. 4.11. Ověření činitele potlačení rušení napájecím zdrojem (PSRR)

4.2 Plně transkonduktanční dvoustupňový zesilovač V_{supply}=0,6 V

Plně diferenciální zpracování analogového signálu je technikou, která získala masové rozšíření, protože tato technika snižuje problémy související se sníženým rozsahu signálu a šumu. Pomocí plně diferenciální konstrukční techniky efektivně zdvojnásobuje maximální rozsah signálu v obvodu. Mimo to, vnější zdroje šumu, které mají vliv na obě signálové cesty vyrovnaného diferenciálního systému, také budou odstraněny. Plně diferenciální zesilovač (obr. 4.12) má velmi podobnou architekturu jako standardní zesilovač s napěťovou zpětnou vazbou napětí. Plně diferenční zesilovač má diferenciální výstup, zatímco standardní operační zesilovač má jeden výstup. Obvykle standardní operační zesilovač má jednu zpětnovazební smyčku z výstupu na záporný vstup. Plně diferenciální zesilovač má více zpětných vazeb [24-26].



Obr. 4.12. Symbol plně diferenciálního zesilovače

Nutnost použití tohoto obvodu vzniká z následujících důvodů:

- Zvyšování odolnosti proti rušení (v diferenciálním systému, kombinace šumu dopravních drát a šumu vodičů vytváří souhlasné napětí. Šum napájecího napětí také se objeví jako souhlasné napětí. Vzhledem k tomu, diferenční zesilovač odstraní souhlasné napětí, systém je odolnější vůči vnějším vlivům);
- Zvyšování výstupního rozsahu napětí (vzhledem ke změnám ve fázi mezi diferenciálními výstupy, rozsah výstupního napětí se zvýší dvakrát na rozdíl od operačního zesilovače s jedním výstupem (obr. 4.13). To dělá jejich vhodnými pro nízkonapěťové aplikace);
- Vysoký výstupní dynamický rozsah (díky tomu vzniká odolnost proti šumu)



Obr. 4.13. Diferenciální výstupní rozsah napětí

Základní vztahy pro plně diferenciální zesilovač:

$$V_{ID} = V_{IN1} - V_{IN2} \tag{4.15}$$

$$V_{OD} = V_{OUT1} - V_{OUT2} = V_{ID} * A_{gain}$$
(4.16)

$$V_{OC} = \frac{(V_{OUT1}) + (V_{OUT2})}{2}$$
(4.17)

kde V_{ID} - vstupní napětí;

V_{OD} - výstupní napětí;

 $V_{OC} - v ystupn i$ souhlasné napětí.

Z výše uvedených důvodů vzniká nutnost upravit obvod na obr. 4.2. V tomto případě je třeba přidat do obvodu tranzistory M11, M12, které se používá jako druhy stupeň. Také zapojíme kompenzační síť R3-C5. Navržený obvod bude vypadat jak znázorněno na obr. 4.14



Obr. 4.14. Celkové zapojeni plně diferenciálního zesilovače (V1=+0,3V; V2=-0,3V; C3=C5=2pF; C4=C6=5pF; R2=R3=1k Ω ; R1=50k Ω)

Když napětí tranzistorů M1, M2 bude menší než jejich prahové napětí, tehdy tranzistory budou pracovat v podprahové oblasti. Tranzistory M8, M3, M4 působí jako násobné proudové zrcadlo, které se používá pro udržení konstantního proudu I_{BIAS} v každé větvi obvodu. Spotřeba energie obvodu reguluje pomoci nastavení proudu I_{BIAS} (odporem R1) a napájecího napětí V_{supply} . Tranzistory M3, M4 tvořící aktivní zátěž pro vstupní diferenční stupeň. Tranzistor M5 působí biasovací proud pro vstupní diferenční stupeň. Tranzistory M6, M7 a M11, M12 tvořící druhy stupeň zesilovače. Hradla tranzistorů spojeny s kladným napájecím napětím přes rezistory s velkou hodnotou odporu, které tvořeny pomoci tranzistorů M9,M10, tranzistory se nachází v uzavřeném stavu (cut-off režim – $V_{GS} < V_{TH}$).

Minimální napájecí napětí V_{DDmin} můžeme vypočítat pomoc následující rovnice



$$V_{DDmin} = V_{GS(M5)} + V_{DS(M4)}$$
(4.18)

Obr. 4.15. Ověření fázové a amplitudové rezervy

Na obr. 4.15 je možné odečíst hodnotu făzové rezervy, která je rovna rozdílu hodnoty 180° a hodnoty, která byla odečtena při hodnotě 0 dB. Výsledná făzová rezerva je rovna 100°, a amplitudová rezerva je rovna 23 dB.





Z obr. 4.16 je patrná rozsah výstupního napětí je -414mV až +417mV. Na rozdíl od zesilovače s jedním výstupem, který má rozsah výstupního napětí -294mV až +288mV. Vidíme, že při použití zesilovače s diferenciálním výstupem došlo ke zvětšení výstupního rozsahu.



Obr. 4.17. Výstupní šum pro zesilovač s jedním výstupem

Na obr. 4.17 je vidět že výstupní šum pro 1Hz – 132nV/rHz, 10Hz – 131nV/rHz, 100Hz – 80nV/rHz.



Obr. 4.18. Výstupní šum pro zesilovač s diferenciálním výstupem

Na obr. 4.18 je vidět že výstupní šum pro 1Hz – 132nV/rHz, 10Hz – 130nV/rHz, 100Hz – 50nV/rHz.

Při zvětšení výstupního rozsahu vzniká větší odolnost proti šumu. Jak vidíme na obr. 4.17, a obr. 4.18 výstupní šum zesilovače s diferenciálním výstupem klesá se zvětšením kmitočtu, na rozdíl od zesilovače s jedním výstupem.

4.3 Plně diferenciální rozdílový zesilovač V_{supply}=0,6 V

V každém případě, plně diferenční rozdílový zesilovač (FDDA) je univerzální a zajímavý analogovy blok. FDDA poskytuje řešení pro plně diferenciální realizací obvodů operačních zesilovačů, kde oba vstupy jsou plovoucí. Plně diferenciální architektura zvyšuje efektivitu analogových a kombinace analogových/digitálních systémů z hlediska potlačení šumu napájecího napětí, dynamického rozsahu, a harmonického zkreslení a snižuje jev spojení mezi různými bloky. Navržený obvod znázorněn na obr. 4.19, napájecí napětí 0,6V a biasovací proud 400nA.



Obr. 4.19. Celkové zapojeni plně diferenciálního rozdílového zesilovače (V1=+0,3V; V2=-0,3V; R1=50kΩ; R2=R3=1kΩ; C1=C2=C3=C4=1pF; C5=C7=2pF; C6=C8=5pF)

Dva vstupní diferenciální páry M1, M2 a M3, M4 navrženy pomoci techniky BD-QFG (tranzistor řízený substrátem s kvazi plovoucím hradlem). Díky použití této techniky navržený obvod dosahuje vyšší zisk a šířku pásma. BD-QFG tranzistor má vyšší transkonduktance a tranzitní kmitočet ve srovnání s tranzistorem řízeným substrátem (bulk-driven) anebo s tranzistorem s kvazi plovoucím hradlem, jak je uvedeno v předcházejících kapitolách.



Obr. 4.20. Zapojení obvodu pro simulace v programu



Obr. 4.21. Vytvořený blok FDDA v programu

Simulace plně diferenciálního zesilovače na obr. 4.19 provádí s použitím technologie TSMC 0.18 μ m se symetrickým napájecím napětím ±0,3V a proudem I_{BIAS}=400nA. Optimální šířka a délka kanálu tranzistorů jsou uvedeny v tab. 4.5.

	×	
Tranzistor	Šířka kanálu W [µm]	Délka kanálu L [µm]
M1, M2, M3, M4	10	2
M5, M6	40	2
M7, M8, M11	2	2
M9, M16	9	2
M10, M17	200	2
M12, M13, M14, M15	10	2

Tab. 4.5 Tabulka rozměrů tranzistorů





Obr. 4.23. Vstupní napěťová nesymetrie (offset) [ve zvětšeném měřítku] Z obr. 4.23 je patrná vstupní napěťová nesymetrie, která je rovna 0,009 mV. Rozsah vstupního napětí je -294mV až +274mV.



Obr. 4.24. Ověření fázové a amplitudové rezervy

Na obr. 4.24 je možné odečíst hodnotu fazové rezervy, která je rovna rozdílu hodnoty 180° a hodnoty, která byla odečtena při hodnotě 0 dB. Výsledná fazová rezerva je rovna 91°, a amplitudová rezerva je rovna 11 dB. Hodnota zesílení je 49 dB. V tomto případě šířka pásma je 182 kHz.

Při použití této schématy šířka pásma dosáhla hodnoty 182 kHz, co dostačující pro různé nízkonapěťové a nízkopříkonové aplikace, tento obvod je vhodný pro biologické signály, protože oni mají velmi nízký kmitočet, v rozsahu jednotek Hz do několika kilohertz. Nicméně, větší šířku pásma možná dosáhnout pouze zvýšením biasovacího proudu v obvodu, ale tím bude stoupa spotřeba energie obvodu.

Naměřené výsledky jsou shrnuty v přehledové tab. 4.5, kde také můžeme porovnat transkonduktanční dvoustupňový zesilovač, plně transkonduktanční dvoustupňový zesilovač a plně diferenciální rozdílový zesilovač.

Z hlediska zpracováni biologických signálu možná zhodnotit zjištěné výsledky. Základní parametry, kterým je potřeba věnovat pozornost jsou hodnota zisku, šířka pásma. Při pohledu na výsledky je vidět, že zisk se mění v rozsahu 70-110 dB, co je vhodnou hodnotou pro zesilovač biologických signálů, minimální hodnota zisku pro které je 60 dB. To samé platí i pro šířku pásma. Pokud vezmeme například EKG signál, jehož kmitočet je velmi nízký, kolem 200 Hz. Minimální hodnota, kterou se podařilo zjistit je 182 kHz, co je velmi vhodnou hodnotou.

Rovněž nejméně důležitými parametry jsou vstupní impedance a THD.

THD je veličina definující zkreslení sinusového signálu. Definuje se jako poměr součtu výkonů všech harmonických složek k výkonu základní harmonické. Čím nižší je THD, tím věrnější je signál zachycený nebo předávaný pomocí zesilovače. Velmi výbornou hodnotou je THD kolem 1%. V našem případě hodnota transkonduktančního zesilovače a plně diferenciálního zesilovače je 5%, tato veličina vyjadřuje stav, při kterém zkreslení je viditelné, ale není tak kritické. Vstupní impedance je jedním ze základních parametrů zesilovače pro biologické signály. Vstupní impedance musí být dost velká, jeji hodnota obvykle větší než 10MΩ. Nejčastěji se tak děje pomocí povrchových elektrod. Tím se do obvodu dostává další prvek a to impedance přechodu elektroda-kůže. Proto vysoká vstupní impedance vhodná pro elektrody s vysokou výstupní impedanci.

Nicméně, navržený obvod může být považován za vhodný nízkonapěťový a nízkopříkonový zesilovač, především protože se podařilo dosáhnout hodnoty napájecího napětí 0,6V a spotřeby energie 0,66µW.

62

Specifikace	Požadované hodnoty	Transkonduktanční dvoustupňový zesilovač	Plně transkonduktanční dvoustupňový zesilovač	Plně diferenciální rozdílový zesilovač
Zesílení (dB)	60100	74	101	98
Šířka pásma (kHz)	1005000	370	370	182
Napájecí napětí (V)	±0,3	±0,3	±0,3	±0,3
Rychlost přeběhu (V/µS)	≥0,5	0,3	0,3	0,5
Zatěžovací kapacita C _L (pF)	5	5	5	5
Spotřeba energie (µW)	≤20	1,44	1,44	0,66
Fázová rezerva	$\geq 60^{0}$	1000	1000	91 ⁰
CMRR (dB)	>70	80	120	117
PSRR (dB)	>60	74	105	100
Vstupní šum (nV/rHz)	-	35	35	13
Výstupní šum (nV/rHz)	-	80	50	40
THD (%)	-	5	5	3

Tab. 4.6: Závěrečná tabulka srovnání výsledků

Závěr

Moderním trendem ve všech aplikacích je miniaturizace obvodů a přenosnost elektronických zařízení, co přivedlo k návrhu analogových obvodů s nízkým napájecím napětím a s nízkou spotřebou energie. Takovým zařízení je zesilovač pro biologické signály. V oblasti biomedicíny napájecí napětí může být použito už není jako samostatný externí zdroj. Pomocí transformace mechanické energie na elektrickou, požadované napájecí napětí je možné získat pomocí aktivní činnosti pacienta (chůze, jiné zařízení - kardiostimulátor, atd.). Složitost obdržení nízkého napětí se skládá v udržování nejdůležitějších charakteristik obvodu bez jejich změny. Obecně platí, že vlastnosti jako jsou linearita, zisk, vstupní rozsah napětí, dynamický rozsah, a další parametry musí být realizovány na maximum, aby použitelnost obvodu byla velmi vysoká.

Tato diplomová práce se skládá ze čtyř částí:

První část popisuje druhy biologických signálu, jejich základní vlastnosti a jak můžeme zpracovat tyto signály.

Druhá část charakterizuje pojem operačního zesilovače. Také popisuje operační transkonduktanční zesilovač (OTA), jeho princip a vlastnosti, a novy obvod – diferenciální rozdílový zesilovač (DDA).

Další část pojednává o moderních technologiích při návrhu analogových obvodů pro nízkonapěťové a nízkopříkonové aplikace. Konvenční metody zahrnují obvody s technikou rail-to-rail, s tranzistory pracujícími v oblasti slabé inverze, s technikou level shifter (posunutí úrovně) a self-cascode strukturou. Nekonvenční techniky pro nízkonapěťový a nízkopříkonový návrh zahrnují tranzistor řízený substrátem, tranzistor s plovoucím hradlem a kvazi plovoucím hradlem, a také kombinace těchto technik - tranzistor řízený substrátem s plovoucím hradlem.

Poslední část popisuje návrh zesilovačů a jejich základní vlastnosti, demonstruje jejich funkčnost při návrhu pomocí nízkonapěťových a nízkopříkonových technik. Obvody zahrnují transkonduktanční dvoustupňový zesilovač, plně diferenciální zesilovač a plně diferenciální rozdílový zesilovač. Závěr diplomové práce obsahuje shrnutí veškerých výsledků.

64

Hlavním cílem této práce bylo navrhnout v CMOS technologií zesilovač pro zpracování biologických signálů pomocí základních jednotlivých bloků a aktivních prvků, aby mohli pracovat na velmi nízkých úrovních napájecího napětí (0,6 V) a spotřeba energie byla velmi mála (20 μW), rozšiřuje tím vstupní dynamický rozsah napětí při udržování ostatních vlastností vhodných pro spousta aplikací. Z hlediska výše uvedených důvodů, tyto navržené obvody je vhodné pro použití při zpracování biologických signálů, tudíž byly splněny všechny požadavky kladené na této práce. Vliv vstupního šumu při zpracování biologických signál) tato hodnota je 2mV, pro EMG (elektromyografický signál) je 0,5mV. V této práce tato hodnota rovná se několika nV.

Klidový proud I_{BIAS} nastaven na hodnotu 400nA, výstupní proud ve schématech, které realizují transkonduktanční zesilovač a plně diferenciální zesilovač rovná se 2,4µA. Pro plně diferenciální rozdílový zesilovač tento výstupní proud je 700nA. Napájecí napětí bylo sníženo na přibližně 0,6 V a spotřeba energie byla snížena na hodnotu než 2 µW ve všech obvodech. Mimo jiné, všechny obvody byly stabilní, měly vlastnosti vstupu rail-to-rail, a jsou velmi vhodné pro nízkonapěťové a nízkopříkonové aplikace, jako jsou biomedicínské aplikace.

Na závěr, podle mého názoru, kompromis mezi požadovaným výkonem a optimálními podmínkami je problémem, ale v současné době je možnost vytvořit konfigurace s nízkým napájecím napětím a nízkým příkonem, kde je možné dosáhnout maximálního výsledku.

Literatura

- Alhazer H., Ismail M. A CMOS fully balanced differential difference amplifier and its specifications, IEEE Transaction on circuits and systems II – analog and digital signal processing. 2001, vol. 48, no. 6, p. 614-620.
- [2] W. Wei-Song, W. Zhao-Cheng, H. Hong-Yi, L. Ching-Hsing. Low-power Instrumental Amplifier for Portable ECG, IEEE Circuits and Systems International Conference on Testing and Diagnosis. 2009, p. 1-4.
- [3] A.P. Chandrakasan, N. Verma and D.C. Daly; Ultra low-power Electronics for Biomedical Applications, Department of Electrical Engineering and Computer Science, Massachusetts Institute of Technology, Cambridge, Massachusetts, 2008, vol. 10, p. 247-274.
- [4] E. Bottino and M. Valle; Integrated low noise preamplifier for biologic-electronics interfaces, Proceedings of the 2005 European Conference on Circuit Theory and Design, 2005, P:I/103 - I/106 vol. 1.
- [5] Hrazdíra I. Lékařská biofyzika a přístrojová technika: Neptun, 396s., 2004, ISBN-10: 80-902896-1-4.
- [6] PUNČOCHÁŘ, Josef. Operační zesilovače v elektronice. 4.doplněné vydání. Praha: BEN, 1999. 495 s. ISBN 80-86059-37-6.
- [7] Maloberti, F. Analog Design for CMOS VLSI System. Boston : Kluwer Academic Publisher, 2001. 369 s. ISBN 0-7923-7550-5.
- [8] E. Sackinger and W. Guggenbuhl, A versatile building block: the CMOS differential difference amplifier, IEEE J. Solid–State Circuits, vol. SC–22, pp. 287–294, Apr. 1987.
- [9] S.-C. Huang, M. Ismail, and S. R. Zarabadi, "A wide range differential difference amplifier: a basic block for analog signal processing in MOS technology," IEEE Trans. Circuits Syst. – 11, vol. 40, pp. 289–301, May 1993

- [10] S. R. Zarabadi, F. Larsen, and M. Ismail, "A reconfigurable CMOS opamp/differential difference amplifier architecture," IEEE Trans. Circuits Syst. I, vol. 39, pp. 484–487, June 1992.
- [11] J. F. Duque–Carrillo, G. Torelli, R. Perez–Aloe, J. M. Valverde, and F. Maloberti, "Fully differential basic building blocks based on fully differential difference amplifiers with unity–gain difference feedback," IEEE Trans. Circuits Syst. I, vol. 42, pp. 190–192, Mar. 1995
- [12] P.K. Chan, K.A. Ng, X.L. Zhang, A CMOS Chopper–Stabilized Differential Difference Amplifier for Biomedical Integrated Circuits, The 47th Midwest Symposium on Circuits and Systems, 2004, p. iii – 33–6.
- [13] Miguel, J. M. A., Lopez-martin, A. J., Acosta, L., Ramírez-angulo, J., Carvajal, R. G. Using floating gate and quasi-floating gate techniques for rail-to-rail tunable CMOS transconductor design. IEEE Transactions on Circuits and Systems I: Regular Papers. 2011, vol. 58, no. 7, pp. 1604–1614.
- [14] Urban C, Moon JE, Mukund PR. *Designing bulk-driven MOSFETs for ultra-low-voltage analogue applications*, Semicond. Sci. Technol. 2010; 25:1–8.
- [15] Gupta, R., Sharma, S., Jamuar, S. S. A low voltage current mirror based on quasifloating gate MOSFETs. IEEE Asia Pacific Conference on Circuits and Systems. 2010, iss. 4, pp. 580–583.
- [16] F. Khateb, D. Biolek, N. Nabhan, and J. Vavra, "Utilizing the bulk-driven technique in analog circuit design," IEEE 13th International Symposium on Design and Diagnostics of Electronic Circuits and Systems, pp. 16-19, 2010.
- [17] G. Raikos, S. Vlassis, C. Psychalinos, "0.5V bulk-driven analog building blocks," International Journal of Electronics and Communications, vol. 66, pp. 920-927, 2012
- [18] Ramirez-Angulo, J., Choi, S.C., Gonzalez- Altamirano, G. Low-voltage circuits building blocks using multiple-input floating-gate transistors. IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications. 1995, vol. 42, no. 11, pp. 971–974

- [19] PUNČOCHÁŘ, Josef. Operační zesilovače v elektronice. 4.doplněné vydání. Praha: BEN, 1999. 495 s. ISBN 80-86059-37-6.
- [20] Khateb, F. *Bulk–driven floating–gate and bulk–driven quasi–floating–gate techniques* for low–voltage low–power analog circuits design. International Journal of Electronics and Communications (IF: 0.551), Germany, 2014, vol. 68: no. 1. pp. 64–72.
- [21] Khateb F., Bay Abo Dabbous S., Vlassis S. Survey of Non-conventional Techniques for Low-voltage Low-power Analog Circuit Design. Radioengineering, Vol. 22, No. 2, June 2013.
- [22] Rodriguez-Villegas E. Low Power and Low Voltage Circuit Design with the FGMOS Transistor. London Institution of Engineering and Technology, 2006.
- [23] Rajput, S. S., Jamuar, S. S., Grant, P. M. Low voltage analog circuit design techniques. IEEE Circuits and Systems Magazine. vol. 2, no. 1, pp. 24–42, 2002
- [24] M. Banu, JM. Khoury, Y. Tsividis, Fully Differential Operational Amplifiers with Accurate Output Balancing, Source: IEEE Journal of solid–state circuits, 1988, vol. 23, p. 1410–1414, DOI: 10.1109/4.90039.
- [25] J. F. Duque–Carrillo, G. Torelli, R. Perez–Aloe, J. M. Valverde, and F. Maloberti, "Fully differential basic building blocks based on fully differential difference amplifiers with unity–gain difference feedback," IEEE Trans. Circuits Syst. I, vol. 42, pp. 190–192, Mar. 1995.
- [26] Khateb, F., Khateb, N., Promme, P., Jaikla, W., Fujcik, L. Ultra-low voltage tunable transconductor based on bulk-driven quasi-floating- gate technique. Journal of Circuits Systems and Computers, 2013. n. 8, p. 1–14. IF: 0. 238.

Seznam použitých symbolů

 $i_{out} - v ystupni proud [\mu A]$

- g_m transkonduktance [mS]
- Vout-výstupní napětí [V]
- Aout-zesílení zesilovače
- Vin vstupní napětí
- C_C-kompenzační kapacita [pF]

 $R_C - nulov \acute{y} \ odpor \ [k\Omega]$

- V_{GS} napětí mezi Gate a Source [mV]
- V_{DS} napětí mezi Drain a Source [mV]

V_T – prahové napětí [mV]

- W šířka kanálu tranzistoru [µm]
- L délka kanálu tranzistoru [µm]

V_{bias} – biasovacé napětí [mV]

- C_{GD} kapacita přechodu gate-driven [pF]
- C_{GS} kapacita přechodu gate-source [pF]
- C_{GB} kapacita přechodu gate-bulk [pF]
- M_R odpor MOS tranzistoru [k Ω]
- $L_{min} minimální délka kanálu [µm]$
- V_{DD}, V_{SS} napájecí napětí [V]
- $s=j\omega komplexní parametr Laplaceův operátor$
- $I_{BIAS} klidový proud [\mu A]$

Seznam zkratek

- OTA Operational Transconductance Amplifier
- CMOS Complementary Metal-Oxide-Semiconductor
- FDDA Fully Differential Difference Amplifier
- DDA Differential Difference Amplifier
- EKG-Elektrokardiogram
- EMG Elektromyografie
- EEG Elektroence falogram
- ERG Elektroretino grafie
- VFA Voltage Feedback Amplifier
- CFA-Current Feedback Amplifier
- BD-bulk-driven
- $FG-floating\mbox{-}gate$
- QFG quasi-floating-gate
- BD-FG bulk-driven floating-gate
- BD-QFG bulk-driven quasi-floating-gate
- MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
- THD Total Harmonic Distortion
- CMRR common-mode rejection ratio
- PSRR power supply rejection ratio

Seznam obrázků

Obr. 1.1 Bloková schéma základních biomedicínských implantabilních zařízení	9
Obr. 1.2. Zpracování elektrických biologických signálů	14
Obr. 2.1. Model OTA zesilovače	16
Obr. 2.2 a) Používané schematické značky transkonduktanční zesilovačů;	
b) zjednodušené vnitřní uspořádání s připojenou zátěží na výstupu	17
Obr. 2.3. Dvoustupňový operační zesilovač OTA	18
Obr. 2.4. Symbol pro DDA	19
Obr. 2.5. Bloková schéma DDA	20
Obr. 2.6. Tři operačních zesilovačů na základě přístrojového zesilovače	21
Obr. 2.7 a) zapojeni s jedinečným zesílením; b) se zesílením A>1;	
c) se zesílením A>1 bez odporů; d) sumační zesilovač (V _{IN1} +V _{IN2} =V _{OUT})	22
Obr. 2.8. Realizace v CMOS technologii zesilovače DDA	23
Obr. 3.1. Technologie CMOS	24
Obr. 3.2. Proudové zrcadlo pro oblast podprahového napětí	26
Obr. 3.3 VA (napětí-proud) charakteristika proudového zrcadla	27
Obr. 3.4. Bulk-driven NMOS: a) symbol; b) příčný řez	28
Obr. 3.5. Zapojení tranzistoru: a) gate-driven; b) bulk-driven	29
Obr. 3.6 VA (napětí-proud) charakteristika gate-driven a bulk-driven NMOS tranzistorů	29
Obr. 3.7. Floating-gate MOS tranzistor: a) symbol; b) ekvivalent	31
Obr. 3.8. Zesilovač se společným zdrojem: a) FG-NMOS; b) GD-NMOS	32
Obr. 3.9. VA (napětí-proud) charakteristika gate-driven a floating-gate NMOS tranzistor	32
Obr. 3.10. MOS tranzistor s kvazi plovoucím hradlem: a) symbol s R _{large} ; b) symbol s M _R ;	
c) ekvivalent	33
Obr. 3.11. Zesilovač se společným zdrojem: a) GD-NMOS; b) QFG-NMOS	34
Obr. 3.12. VA (napětí-proud) charakteristika gate-driven a quasi-floating-gate NMOS	
tranzistorů	34
Obr. 3.13. MOS tranzistor řízeny substrátem s kvazi plovoucím hradlem: a) symbol;	
b) realizace v CMOS technologií	36
Obr. 3.14. Zesilovač se společným zdrojem: a) GD-NMOS; b) BD-NMOS; c) FG-NMOS;	,

d) QFG-NMOS; e) BD-QFG-NMOS	7
Obr. 3.15. VA (napětí-proud) charakteristiky gate-driven, floating-gate, quasi-floating-gate,	
bulk-driven quasi-floating-gate NMOS tranzistorů	3
Obr. 3.16. Upravené proudové zrcadlo pomoci techniky level shifter)
Obr. 3.17. Self-cascode struktura a jeji ekvivalent40)
Obr. 4.1. Dvoustupňový OTA42	2
Obr. 4.2. Celkové zapojení zesilovače4	7
Obr. 4.3. Zapojení obvodu pro měření DC analýzy4	7
Obr. 4.4. Analýza napěťového sledovače48	3
Obr. 4.5. Vstupní napěťová nesymetrie (offset) [ve zvětšeném měřítku]	9
Obr. 4.6. Rychlost přeběhu	9
Obr. 4.7. Zapojení pro měření AC analýzy50	0
Obr. 4.8. Zesílení a šířka pásma	C
Obr. 4.9. Ověření fázové a amplitudové rezervy5	1
Obr. 4.10. Ověření činitele potlačení souhlasného signálu (CMRR)	2
Obr. 4.11. Ověření činitele potlačení rušení napájecím zdrojem (PSRR)	2
Obr. 4.12. Symbol plně diferenciálního zesilovače52	3
Obr. 4.13. Diferenciální výstupní rozsah napětí54	4
Obr. 4.14. Celkové zapojeni plně diferenciálního zesilovače	4
Obr. 4.15. Ověření fázové a amplitudové rezervy	5
Obr. 4.16. Výstupní průběhy zesilovače50	6
Obr. 4.17. Výstupní šum pro zesilovač s jedním výstupem50	6
Obr. 4.18. Výstupní šum pro zesilovač s diferenciálním výstupem5	7
Obr. 4.19. Celkové zapojeni plně diferenciálního rozdílového zesilovače	8
Obr. 4.20. Zapojení obvodu pro simulace v programu	9
Obr. 4.21. Vytvořený blok FDDA v programu5	9
Obr. 4.22. Analýza napěťového sledovače6	0
Obr. 4.23. Vstupní napěťová nesymetrie (offset) [ve zvětšeném měřítku]6	1
Obr. 4.24. Ověření fázové a amplitudové rezervy6	1
Seznam tabulek

Tab. 1.1	Aktivní biologické signály	11
Tab. 1.2	Napěťové a frekvenční rozsahy elektrických biologických signálů	12
Tab. 2.1	Tabulka výhod a nevýhod voľby architektury	17
Tab. 3.1	Tabulka parametrů technologií CMOS	24
Tab. 3.2	Charakteristika různých technik pro CMOS design	25
Tab. 3.3	Srovnaní různých technik používajících pro nízkonapěťový návrh	38
Tab. 4.1	Požadované parametry na zesilovač pro biologické signály	42
Tab. 4.2	Technologické parametry s minimální délkou kanálu 0,18 μm	42
Tab. 4.3	Tabulka vypočítaných rozměrů tranzistorů	46
Tab. 4.4	Tabulka rozměrů tranzistorů	.47
Tab. 4.5	Tabulka rozměrů tranzistorů	60
Tab. 4.6	Závěrečná tabulka srovnání výsledků	.63

Příloha: PSpice MOS model

.MODEL CMOSN8 NMOS (LEVEL = 7;49								= 7 ; 49
+VERSION	=	3.1	TNOM	=	27	TOX	=	7.9E-9
+XJ	=	1.5E-7	NCH	=	1.7E17	VTH0	=	0.5456773
+K1	=	0.5800828	K2	=	0.0247583	KЗ	=	-3
+K3B	=	1.9162037	ΜΟ	=	1E-8	NLX	=	1.820812E-8
+DVTOW	=	0	DVT1W	=	0	DVT2W	=	0
+DVT0	=	0.0536651	DVT1	=	0	DVT2	=	-0.5
+U0	=	484.0025268	UA	=	1E-13	UB	=	2.403292E-18
+UC	=	8.090066E-11	VSAT	=	2E5	A0	=	1.8645806
+AGS	=	0.1656416	В0	=	-2.289543E-6	B1	=	4.996722E-6
+KETA	=	-5.345485E-3	Al	=	9.29932E-5	A2	=	0.364129
+RDSW	=	713.5093214	PRWG	=	-2.44759E-11	PRWB	=	-0.1782986
+WR	=	1	WINT	=	7.776407E-8	LINT	=	3.859783E-8
+DWG	=	-4.827317E-9	DWB	=	6.002247E-9	VOFF	=	-0.15
+NFACTOR	=	2.5	CIT	=	0	CDSC	=	2.4E - 4
+CDSCD	=	0	CDSCB	=	0	ETA0	=	0.2472428
+ETAB	=	-0.0119634	DSUB	=	0.6485693	PCLM	=	1.3988328
+PDIBLC1	=	1.632343E-3	PDIBLC2	=	4.071842E-3	PDIBLCB	=	0.1963908
+DROUT	=	1.7101836	PSCBE1	=	4.486005E8	PSCBE2	=	2.77613E-5
+PVAG	=	4.568991E-3	DELTA	=	0.01	RSH	=	4.4
+MOBMOD	=	1	PRT	=	0	UTE	=	-1.5
+KT1	=	-0.11	KT1L	=	0	KT2	=	0.022
+UA1	=	4.31E-9	UB1	=	-7.61E-18	UC1	=	-5.6E-11
+AT	=	3.3E4	WL	=	0	WLN	=	1
+WW	=	0	WWN	=	1	WWL	=	0
+LL	=	0	LLN	=	1	LW	=	0
+LWN	=	1	LWL	=	0	CAPMOD	=	2
+XPART	=	0.5	CGDO	=	3E-10	CGSO	=	3E-10
+CGBO	=	1E-10	CJ	=	1.012766E-3	PB	=	0.8098068
+MJ	=	0.342467	CJSW	=	8.17895E-11	PBSW	=	0.8
+MJSW	=	0.163881	CJSWG	=	1.64E-10	PBSWG	=	0.8
+MJSWG	=	0.163881	CF	=	0	PVTH0	=	-0.0227521
+PRDSW	=	10.7658848	PK2	=	-4.456319E-3	WKETA	=	5.603592E-3
+LKETA	=	-0.0315819)					

*

.MODEL CM	105	SP8 PMOS (LEVEL	=	= 7 ; 49		
+VERSION	=	3.1	TNOM	=	27	TOX	=	7.9E-9		
kp=97.5e-6										
+XJ	=	1.5E-7	NCH	=	1.7E17	VTH0	=	-0.467083		
+K1	=	0.9531253	К2	=	-0.0200594	KЗ	=	0		
+КЗВ	=	3.7132613	WO	=	1E-8	NLX	=	1E-9		
+DVTOW	=	0	DVT1W	=	0	DVT2W	=	0		
+DVT0	=	0.2792892	DVT1	=	0.1796672	DVT2	=	-0.1871306		
+U0	=	125.1080782	UA	=	1.658761E-9	UB	=	1E-21		
+UC	=	-1E-10	VSAT	=	9.892551E4	A0	=	0.8574236		
+AGS	=	0.1202373	В0	=	1.671878E-6	B1	=	5E-6		
+KETA	=	0.0148696	A1	=	0.0925216	A2	=	0.3		
+RDSW	=	3E3	PRWG	=	-0.1250418	PRWB	=	-0.2663117		
+WR	=	1	WINT	=	8.232178E-8	LINT	=	7.182955E-8		
+DWG	=	-2.191836E-8	DWB	=	3.445137E-9	VOFF	=	-0.0361606		
+NFACTOR	=	0.8753188	CIT	=	0	CDSC	=	2.4E-4		
+CDSCD	=	0	CDSCB	=	0	ETA0	=	0.1328924		
+ETAB	=	-0.2	DSUB	=	1	PCLM	=	0.9963387		
+PDIBLC1	=	0.0101822	PDIBLC2	=	2.619716E-3	PDIBLCB	=	0.1470927		
+DROUT	=	0.2317552	PSCBE1	=	8E10	PSCBE2	=	8.539263E-10		
+PVAG	=	0.0150089	DELTA	=	0.01	RSH	=	3.1		
+MOBMOD	=	1	PRT	=	0	UTE	=	-1.5		
+KT1	=	-0.11	KT1L	=	0	KT2	=	0.022		
+UA1	=	4.31E-9	UB1	=	-7.61E-18	UC1	=	-5.6E-11		
+AT	=	3.3E4	WL	=	0	WLN	=	1		
+WW	=	0	WWN	=	1	WWL	=	0		
+LL	=	0	LLN	=	1	LW	=	0		
+LWN	=	1	LWL	=	0	CAPMOD	=	2		
+XPART	=	0.5	CGDO	=	3E-10	CGSO	=	3E-10		
+CGBO	=	1E-10	CJ	=	8.416293E-4	PB	=	0.7374453		
+MJ	=	0.331846	CJSW	=	8E-13	PBSW	=	0.7500246		
+MJSW	=	0.91	CJSWG	=	6.4E-11	PBSWG	=	0.7500246		
+MJSWG	=	0.91	CF	=	0	PVTH0	=	5.98016E-3		
+PRDSW	=	14.8598424	PK2	=	3.73981E-3	WKETA	=	-3.581447E-3		
+LKETA	=	-0.0196177)							

* * * * * * * * *	* * *	*****	*******	***	* * * * * *					
* 0.18u MOSIS										

- * DATE: May 21/09 * LOT: T92Y WAF: 9103
- * Temperature_parameters=Default