

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION

ÚSTAV MIKROELEKTRONIKY

DEPARTMENT OF MICROELECTRONICS

NÁVRH EXTRÉMNĚ NÍZKONAPĚŤOVÉHO OPERAČNÍHO ZESILOVAČE

DESIGN OF LOW-VOLTAGE OPERATIONAL AMPLIFIER

BAKALÁŘSKÁ PRÁCE BACHELOR'S THESIS

AUTOR PRÁCE AUTHOR Vítězslav Plot

VEDOUCÍ PRÁCE SUPERVISOR

doc. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D.

BRNO 2019



Bakalářská práce

bakalářský studijní obor Mikroelektronika a technologie

Ústav mikroelektroniky

Student: Vítězslav Plot Ročník: 3 *ID:* 195417 *Akademický rok:* 2018/19

NÁZEV TÉMATU:

Návrh extrémně nízkonapěťového operačního zesilovače

POKYNY PRO VYPRACOVÁNÍ:

Seznamte se s vlastnostmi operačních zesilovačů pracujících s extrémně nízkým napájecím napětím a s nízkou spotřebou. Cílové napájecí napětí je v rozmezí 0,5 V až 0,3 V a výkonová spotřeba v řádech desítek nanowattů. Navrhněte CMOS strukturu a proveďte simulace v programu Pspice/Cadence. Zohledněte přitom nároky na parametry, které jsou na tyto zesilovače kladeny.

DOPORUČENÁ LITERATURA:

Podle pokynů vedoucího práce

Termín zadání: 4.2.2019

Vedoucí práce: doc. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D. *Konzultant:*

doc. Ing. Jiří Háze, Ph.D.

Termín odevzdání: 30.5.2019

předseda oborové rady

UPOZORNĚNÍ:

Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

Fakulta elektrotechniky a komunikačních technologií, Vysoké učení technické v Brně / Technická 3058/10 / 616 00 / Brno

Abstrakt

Práce se zabývá návrhem nízkonapěťového operačního zesilovače. V první části práce jsou uvedeny teoretické poznatky týkající se technologie CMOS a MOSFET tranzistoru. V další části jsou popsány jednotlivé techniky používané při návrhu nízkonapěťových obvodů. Následně je navržen dvoustupňový bulk-driven operační transkonduktanční zesilovač. Toto zapojení je následně rozšířeno na DDA zesilovač, na kterém je demonstrována aplikace přístrojového zesilovače.

Klíčová slova

CMOS, operační transkonduktanční zesilovač, bulk-driven, nízkonapěťové techniky, multi-input bulk-driven, Diferenciální diferenční zesilovač

Abstract

The work deals with design of low-voltage operational amplifier. First part presents theoretical knowledge of CMOS technology and MOSFET transistor. The next part describes low-voltage techniques used in low-voltage circuits. Transconductance operational amplifier based on bulk-driven technique is designed. This circuit is then enhanced into DDA, that demonstrates application as instrumentation amplifier.

Keywords

CMOS, operational transconduktance amplifier, bulk-driven, low-voltage techniques, multi-input bulk-driven, Differential difference amplifier

Bibliografická citace:

PLOT, Vítězslav. *Návrh extrémně nízkonapěťového operačního zesilovače*. Brno, 2019. Dostupné také z: https://www.vutbr.cz/studenti/zav-prace/detail/119442. Bakalářská práce. Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav mikroelektroniky. Vedoucí práce doc. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D..

Poděkování

Děkuji vedoucímu bakalářské práce Doc. Ing. et Ing. Fabianu Khatebovi, Ph.D. et Ph.D. za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování mé bakalářské práce.

V Brně dne: 30.5.2019

podpis autora

Obsah

1.	Úvod	11
2.	Úvod do problematiky	12
2.1	CMOS technologie	12
2.2	MOSFET tranzistor	12
2.3	Pracovní oblasti tranzistoru	13
2.4	Používané techniky pro nízkonapěťové integrované obvody	15
2.4	.1 Rail-to-rail	15
2.4	.2 Self-cascode Structures	16
2.4	.3 Level Shifting	16
2.4	.4 Bulk-driven technika	17
2.4	.5 Oblast slabé inverze	18
2.4	.6 Floating gate	18
2.4	.7 Quasi floating gate	20
2.5	Operační zesilovač	21
2.5	1 Ideální operační zesilovač	21
2.5	2.2 Základní parametry operačního zesilovače	21
2.6	Dvoustupňový operační zesilovač	23
2.6	5.1 Diferenční pár	23
2.6	5.2 Bulk-driven diferenční pár	24
2.7	Vícevstupový Bulk-driven MOS tranzistor	26
2.8	Diferenciální diferenční zesilovač (DDA)	27
3.	Návrh Dvoustupňového bulk-driven operačního zesilovače	28
3.1	Požadavky při návrhu extrémně nízkonapěťového operačního zesilovače	
s nízl	kou spotřebou	28
3.2	Praktický návrh	29
3.3	Stejnosměrná analýza	31
3.4	Časová analýza	31
3.5	Kmitočtová analýza	33
3.6	Výsledky OTA	35
3.7	DDA zesilovač	36
3.8	Výsledky DDA	37

3.9	Aplikace DDA	37
4.	Závěr ²	40 4 1
5.	Literatura	+1

Seznam obrázků

Obrázek 1: Struktura tranzistoru NMOS a PMOS na jednom substrátu [2]	12
Obrázek 2: Symbolická značka NMOS tranzistoru a PMOS tranzistoru	12
Obrázek 3: Pracovní oblasti MOSFET tranzistoru v závislosti na U _{GS} [2]	14
Obrázek 4: Rail-to-rail zapojení vstupního diferenčního páru	15
Obrázek 5: Zapojení Self-casode	16
Obrázek 6: Základní zapojení zesilovače NMOS technikou bulk-driven	17
Obrázek 7: a) symbolická značka floating gate tranzistoru se dvěma vstupy, b)	
ekvivalentní zapojení	19
Obrázek 8: Quasi floating gate NMOS a) symbolická značka, b) ekvivalentní	
zapojení	20
Obrázek 9: Symbolická značka OZ.	21
Obrázek 10: Dvoustupňový operační zesilovač	23
Obrázek 11: Klasické zapojení diferenčního páru řízeného přes gate	24
Obrázek 12: Bulk-driven diferenční pár.	24
Obrázek 13: Upravený bulk-driven diferenční pár	25
Obrázek 14: MIBD tranzistor a) schématická značka, b) ekvivalentní zapojení	26
Obrázek 15: Symbolická značka DDA zesilovače.	27
Obrázek 16: Vstup DDA zesilovače a) klasické zapojení, b) zapojení s MIBD	
tranzistory.	27
Obrázek 17: Struktura dvoustupňového bulk-driven operačního zesilovače	28
Obrázek 18: Stejnosměrná analýza	31
Obrázek 19: Časová analýza sledovače	32
Obrázek 20: Měření rychlosti přeběhu.	32
Obrázek 21: Kmitočtová analýza	33
Obrázek 22: Činitel potlačení souhlasného signálu	34
Obrázek 23: Potlačení zvlnění napájecího zdroje	35
Obrázek 24: Schéma diferenciálně diferenčního zesilovače s použitím MIBD	
tranzistorů.	36
Obrázek 25: Přístrojový zesilovač.	38
Obrázek 26: Zapojení přístrojového zesilovače s použitím DDA	38

Seznam tabulek

Tabulka 1: Rozměry tranzistorů operačního zesilovače	30
Tabulka 2: Odečtené hodnoty z kmitočtové analýzy	33
Tabulka 3: Simulované parametry operačního zesilovače	35
Tabulka 4: Simulované parametry DDA zesilovače	37
Tabulka 5: Parametry operačního transkonduktančního zesilovače a DDA	
zesilovače	40

1. ÚVOD

Operační zesilovač patří v dnešní době k nejpoužívanějším analogovým obvodům. V současnosti jsou kladeny čím dál větší nároky na snižování napájecího napětí. Pro nízkonapěťové a nízkopříkonové aplikace ovšem standardní zapojení nevyhovuje a je nutné použít různé techniky, aby obvod mohl pracovat i při velmi nízkém napájecím napětí. Jednou z oblastí použití takových operačních zesilovačů jsou biomedicínské aplikace, kde se požadovaná hodnota spotřeby pohybuje kolem desítek až stovek nanowattů. Pro získání co nejmenší spotřeby je nutné snížit napájecí napětí nebo pracovní proud. U klasického zapojení ovšem nelze příliš snižovat napájecí napětí, kvůli prahovému napětí tranzistoru, které snižování napájení limituje. Pro extrémně nízkonapěťové obvody je nutné použít nějakou ze speciálních technik návrhu, čímž lze snížit, nebo uplně odstranit prahové napětí a zajistit tak funkci tranzistoru při minimálním napětí. Snížením proudu zase negativně ovlivňujeme některé důležité parametry operačního zesilovače jako šířku pásma nebo rychlost přeběhu. Proto je nutné hledat kompromis mezi výslednou spotřebou a dalšími parametry. V některých aplikacích ovšem tyto negativní dopady nejsou kritické. Například v biomedicínských aplikacích se používají signály s maximálním kmitočtem kolem deseti kilohertzů [1].

Práce je rozdělena do tří částí. V první části jsou popsány základní vlastnosti technologie CMOS a funkce MOSFET tranzistoru v jednotlivých režimech. Následně jsou popsány jednotlivé techniky, které jsou používány pro návrh v nízkonapěťových aplikacích. V druhé části je popsán operační zesilovač a popsána jeho vnitřní struktura. V poslední části je navržen nízkonapěťový bulk-driven dvoustupňový transkonduktanční zesilovač a následně zobrazeny simulace pro zjištění základních parametrů. Následně byl operační zesilovač rozšířen na diferenciálně diferenční zesilovač a byla uvedena jedna možná aplikace.

2. ÚVOD DO PROBLEMATIKY

2.1 CMOS technologie

CMOS neboli Complemetary Metal oxid semiconductor, vyjadřuje použití dvou typů MOSFET tranzistorů. Tranzistoru typu *p* a *n*, které se navzájem doplňují.



Obrázek 1: Struktura tranzistoru NMOS a PMOS na jednom substrátu [2].

CMOS technologie si vydobyla své místo na trhu hlavně díky nízké ceně výroby, malým rozměrům struktury a velké hustotě integrace na čipu, nízké spotřebě a možnosti použití digitálních i analogových obvodů na jednom čipu. V čistě analogových obvodech se často používala bipolární technologie, která se vyznačují několikanásobně vyšší transkonduktancí. Často se však na čipu nachází analogová i digitální část, v takových případech se dá využít kombinace CMOS a bipolární technologie, tzv. BiCMOS. Při výrobě je však nutné přidat několik technologických kroků, které zvýší výslednou cenu. Proto je z hlediska ceny výhodné použít pouze technologii CMOS [2].

2.2 MOSFET tranzistor

MOSFET tranzistor (*Metal oxid semiconductor field-effect tranzistor*) je základní stavební prvek v technologii CMOS. MOSFET se skládá ze 4 elektrod: gate, neboli hradlo (G), source (S), drain (D) a bulk, neboli substrát (B). Jedná se o tranzistor řízený elektrickým polem. Proud tekoucí mezi elektrodami source a drain je řízen napětím připojeným mezi gate a source. Gate je od vodivostního kanálu izolován vrstvou oxidu křemíku (SiO2). Elektrody source a drain mohou být typu N i P. U tranzistoru NMOS je vodivý kanál tvořen elektronami a u tranzistoru PMOS nám vodivost zajištují díry.



Obrázek 2: Symbolická značka NMOS tranzistoru a PMOS tranzistoru.

MOS tranzistor se může nacházet v režimu zahrazení, v lineárním režimu a v režimu saturace. V režimu zahrazení tranzistorem neteče žádný proud $I_D = 0$. Tranzistor se chová jako rozpojený obvod. V lineárním režimu je proud I_D téměř lineárně závislý na napětí U_{DS} . Tranzistor se chová podobně jako odpor. Proud I_D se vypočítá podle vztahu

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(U_{GS} - U_{TH}) - \frac{U_{DS}}{2} \right] U_{DS},$$
(2.1)

kde μ_0 je pohyblivost elektronů v kanálu, C_{ox} je kapacita oxidu, W šířka kanálu, L délka kanálu a U_{TH} prahové napětí [2].

Dalším režimem je režim saturace. V této oblasti již proud I_D se zvyšujícím napětím U_{DS} neroste a v ideálním případě zůstává konstantní. Proud I_D v této oblasti je dán

$$I_D = \frac{1}{2} \mu_0 C_{ox} \frac{W}{L} (U_{GS} - U_{TH})^2 (1 + \lambda U_{DS}), \qquad (2.2)$$

kde μ_0 je pohyblivost elektronů v kanálu, C_{ox} je kapacita oxidu a λ je parametr modulace délky kanálu [2]. Této oblasti se využívá zejména u zesilovačů.

2.3 Pracovní oblasti tranzistoru

Jak již bylo řečeno, proud I_D je řízen přiloženým napětím mezi gate a source U_{GS} . Závislost velikosti tekoucího proudu popisuje Obr. 3, ze kterého je patrné, že tranzistor může pracovat ve třech oblastech.

První oblastí, kde může tranzistor pracovat je oblast slabé inverze. Velká část slabé inverze se nachází těsně pod prahovým napětím U_{TH}. Proud I_D dosahuje velmi nízkých hodnot, je exponenciálně závislý na napětí U_{GS} a platí

$$I_{D} = I_{D0} \frac{W}{L} e^{\frac{U_{GS}}{nU_{T}}},$$
(2.3)

kde I_{D0} je parametr procesu, který je závislý na U_{BS} a U_{TH} , n parametr sklonu, W šířka kanálu, L délka kanálu a U_T teplotní napěti [2].

Transkonduktance v oblasti slabé inverzi je dána

$$g_m = \frac{I_D}{n * U_T}.$$
(2.4)

Tranzistor v oblasti slabé inverze je velmi pomalý a objevují se zde problémy se šumem.



Obrázek 3: Pracovní oblasti MOSFET tranzistoru v závislosti na UGS [2].

Další oblastí, kterou můžeme na obr. 3 pozorovat je oblast silné inverze. Jedná se o nejčastěji využívanou oblast při návrhu, kde se dá dosáhnout, pomocí zvolené délky kanálu L a rozdílu $U_{GS} - U_{TH}$, velmi dobrého poměru mezi rychlostí a velikostí zesílení. Pro proud I_D platí vztah podle vzorce 2.2.

Transkonduktance v této oblasti je dána podle vzorce

$$g_m = \frac{2I_D}{U_{GS} - U_{TH}}.$$
 (2.5)

Poslední oblastí je oblast saturace rychlosti nosičů náboje. V této oblasti většina nosičů náboje prochází kanálem maximální rychlostí. Důsledkem toho proud poroste lineárně se zvyšujícím se potenciálem U_{GS} a transkonduktance přestává růst [2]. Proto není tato oblast tolik využívána, neboť nelze dosáhnout vyšší transkonduktance, ale se zvyšujícím se napětím roste spotřeba. Proud je dán

$$I_D = W * C_{ox} * u_{sat} * (U_{GS} - U_{TH}),$$
(2.6)

kde C_{ox} je kapacita oxidu, u_{sat} je maximální rychlost nosičů náboje [2]. Transkonduktance v oblasti saturace nosičů náboje

$$g_m = W * C_{ox} * u_{sat}. \tag{2.7}$$

2.4 Používané techniky pro nízkonapěťové integrované obvody

V posledních letech se zvyšuje důraz na vývoj tzv. nízkonapěťových nízkopříkonových obvodů. Tyto tendence mají několik důvodů. Jeden z hlavních důvodů je rostoucí počet přenosné elektroniky a napájení zařízení pomocí baterií, nebo jiných zdrojů, kde je baterie eliminována a zařízení je napájeno alternativním zdrojem, například solárním panelem. Bohužel u takovýchto zdrojů nastává problém, že negenerují dostatečně vysoké napětí a nelze pracovat s obyčejnými integrovanými obvody. Dalším důvodem je zvyšování hustoty komponent na čipu, kde kvůli zvyšování počtu komponent narůstá teplota na čipu a může dojít k přehřátí. Veliké uplatnění nachází tyto obvody také v biomedicínských aplikacích.

Pro tyto účely jsou navrhovány integrované obvody, které jsou schopny pracovat při nízkých napájecích napětích s nízkou spotřebou. Nízkonapěťových integrovaných obvodů se dá dosáhnout použitím speciálních technologiích při výrobě, nebo použití různých technik při návrhu integrovaného obvodu.

2.4.1 Rail-to-rail

Velikost výstupního napětí nemůže mít větší hodnotu, než je rozsah napájecího napětí. U klasických operačních zesilovačů je omezení, které zmenšuje možnost rozkmitu v závislosti na velikosti napájecím napětím. Toto omezení lze odstranit použitím rail-to-rail techniky.

Vlivem snižujícího se napájecího napětí integrovaných obvodů a tím i snižování vstupního dynamického rozsahu, klesá velikost rozkmitu signálu a roste tzv. signal-tonoise ratio (SNR), neboli poměr mezi signálem a šumem [3]. Aby signál nebyl příliš ovlivňován šumem, je potřeba zajistit co největší rozkmit signálu, ve kterém může zesilovač fungovat.



Obrázek 4: Rail-to-rail zapojení vstupního diferenčního páru.

U klasické metody návrhu je rail-to-rail vstupního diferenčního páru dosaženo zapojením tranzistor typu p a typu n paralelně. Základem je, aby vždy alespoň jeden tranzistor byl aktivní. Kolem střední hodnoty vstupního dynamického rozsahu (ICMR) jsou aktivní oba tranzistory, což snižuje transkonduktanci. To má za následek nekonstantní zesílení [3].

2.4.2 Self-cascode Structures

Ke zvýšení výstupní impedance a většímu zesílení se používají kaskódová zapojení, ale klasické kaskódové zapojení omezuje možný rozkmit signálu na výstupu, proto toto zapojení není v nízkonapěťových obvodech možné. Řešením je použití tzv. Self-cascode struktury.



Obrázek 5: Zapojení Self-casode.

Pokud je poměr W/L tranzistoru M1 větší než u M2, lze celé zapojení uvažovat jako jeden tranzistor pracující v saturaci s větším zesílením a se značně nižší závislostí modulace délky kanálu [6]. Napětí mezi elektrodami drain a source u tranzistoru M1 je malé a není zde žádný rozdíl mezi saturačním napětím U_{Dsat} kaskódy a obyčejným tranzistorem a lze tedy použít i při nízkých napětích.

2.4.3 Level Shifting

Tato technika se využívá pro posunutí vstupního signálu do vhodných napěťových úrovní, abychom mohli využít celý rozsah napájecího napětí. Nejjednodušší možnost posunu napětí je použitím napěťového děliče, díky kterému si nastavíme požadovanou stejnosměrnou složku, na které následně signál pracuje. Tato technika se často používá u OZ s jedním napájením. Aby bylo možné signál správně zesilovat, je posunut do středu rozsahu napájecího napětí. Tato technika se používá v nízkonapěťových aplikacích, neboť dynamický rozsah je velmi malý, a je proto důležité, aby signál byl uprostřed a mohl tak využít celý rozsah.

2.4.4 Bulk-driven technika

V normálních případech, kdy je signál přiveden na gate tranzistoru, je elektroda bulk ignorována a je připojena na kladné nebo záporné napájecí napětí v závislosti na použitém typu tranzistoru. Avšak v této technice návrhu je právě na bulk přiveden vstupní signál.



Obrázek 6: Základní zapojení zesilovače NMOS technikou bulk-driven.

Princip funkce bulk-driven (BD) tranzistoru je podobný jako princip tranzistoru JFET. Na gate je přivedeno napětí U_{bias} , které vytvoří mezi elektrodami source a drain konstantní vodivý kanál. Vstupní signál U_{in} je přiveden na bulk. Díky změně napětí U_{in} se mění šířka vodivého kanálu a proud I_D se mění v závislosti na vstupním napětí. Na rozdíl od tranzistoru řízeného gatem, kde je určité prahové napětí mezi gatem a sourcem, od kterého tranzistor začíná pracovat, u bulk-driven toto omezení není. BD tranzistor (NMOS) začíná pracovat i při slabě negativním napětím [4].

Jednou z nevýhod BD je malá transkonduktance. Trankonduktance BD-MOST je dána vztahem

$$g_{mb} = \frac{\gamma}{2\sqrt{|2\varphi_F - U_{BS}|}} g_m = \frac{c_{BC}}{c_{GC}} g_m \approx (0, 2 \to 0, 4) g_m, \tag{2.8}$$

kde C_{BC} je kapacita mezi bulkem a vodivým kanálem, C_{GC} je kapacita mezi gatem a vodivým kanálem, γ je body effect koeficient, ϕ_F Fermiho hladina, U_{BS} je klidové napětí mezi bulkem a sourcem [4]. Z uvedeného vztahu je parné, že transkonduktance je několikrát menší než u tranzistoru řízeného gatem v silné inverzi. Transkonduktance lze zvýšit zvětšením poměru W/L. V některých aplikacích, například v biomedicínských aplikacích, vysoká transkonduktance není požadována [4].

Stejně tak i hodnota tranzitní frekvence bude vlivem menší tranksonduktance BD tranzistoru menší, jak vyplívá z

$$f_{T_b} = \frac{g_{mb}}{2\pi(c_{bs} + c_{bsub})} \approx (0.3 \to 0.5) f_T,$$
(2.9)

17

kde g_{mb} je transkonduktance BD tranzistoru, C_{bs} je parazitní kapacitance mezi bulk a source, C_{bsub} je parazitní kapacitance mezi bulk a substrátem [4].

Mezi další nevýhody patří vyšší šum a nebezpečí latch-upu.

2.4.5 Oblast slabé inverze

Jak již bylo zmíněno dříve, MOSFET tranzistor může pracovat ve 3 hlavních oblastech. Jednou z nich je oblast slabé inverze, kdy tranzistorem může protékat slabý proud I_D, i když napětí U_{GS} nepřekročí prahové napětí U_{TH}. Velikost proudu je závislá na velikosti napětí U_{eff}, které je dáno

$$U_{eff} = (U_{GS} - U_T). (2.10)$$

MOSFET tranzistor tedy dokáže propouštět proud i při slabě záporném U_{eff} , vlivem difůze nosičů náboje. Oblast slabé inverze se nachází v rozsahu od lehce záporných hodnot U_{eff} až do kladných hodnot pohybujících se kolem 20 mV [5]. Proud I_D je dán vzorcem 2.3. Jelikož poměr g_m/I_D je v oblasti slabé inverze největší a téměř konstantní, dosahuje tranzistor vysokého zesílení. Díky malým proudům, které tranzistorem protékají, je výsledná spotřeba velmi nízká, což je v moderních aplikacích velký požadavek.

Nevýhodou je malá rychlost a poměrně veliký šum. Dále také může být nevýhodou závislost na teplotě.

2.4.6 Floating gate

Původně se floating gate technika používala v digitálních obvodech pro ukládání do paměti. Postupem času se zjistilo, že tato technika může být využita i v nízkonapěťových aplikacích. Gate tranzistoru je od řídících elektrod izolována. Následně je kapacitně na gate připojeno dva nebo více přívodů, kterými gate řídíme. Jelikož je gate izolována velmi kvalitním izolantem, jakýkoliv injektovaný náboj zůstane v gate uchován velmi dlouho a způsobuje DC offset tranzistoru. Tento náboj se může na gate vytvořit během výroby. Náboj lze z elektrody odstranit například UV zářením, je to ale další technologický krok, který zvyšuje náklady výroby.



Obrázek 7: a) symbolická značka floating gate tranzistoru se dvěma vstupy, b) ekvivalentní zapojení.

V nízkonapěťových aplikacích lze použít díky tomu, že na jednu z řídících elektrod přivedeme přes kapacitu určité napětí U_{bias} , čímž posuneme prahové napětí U_{TH} . Na druhou elektrodu přivedeme signál, kterým modulujeme inverzní vrstvu a díky tomu řídíme proud drainu.

$$U_{TH_{FG}} = \frac{U_T - U_{bias}K_2}{K_1},$$
(2.11)

kde UTH je prahové napětí MOS tranzistoru, a K1 a K2 je dáno

$$K_1 = \frac{c_{in}}{c_{total}}, \qquad K_2 = \frac{c_{bias}}{c_{total}}.$$
 (2.12, 2.13)

Při správných hodnotách vstupních kapacit je patrné ze vzorce 2.11, že prahové napětí bude sníženo a při správném návrhu může být dokonce zcela odstraněno.

Mezi nevýhody floating gate techniky patří menší hodnota transkonduktance, než u klasického zapojení.

$$g_{m_{FG}} = K_1 g_m = \frac{c_{in}}{c_{total}} g_m.$$
(2.14)

Transkonduktance lze zvýšit transkonduktancí g_m a poměrem C_{in} a C_{total}. To lze udělat pouze zvýšením spotřeby a zvětšením plochy na čipu [4]. Stejně tak je i tranzitní frekvence FG tranzistoru menší, a má proto menší šířku kmitočtového pásma. Dalšími nevýhodami jsou větší plocha na čipu, kvůli složitější struktuře, náboj uložený na gate, jak již bylo zmíněno dříve a také horší simulování zapojení, neboť simulační programy často neumí simulovat plovoucí uzel [4].

2.4.7 Quasi floating gate

Jedná se o velmi podobnou techniku jako floating gate, ale jelikož floating gate má mnoho nevýhod, tato technika se je snaží eliminovat. Jak bylo zmíněno dříve, vlivem vysoké kapacitance u vstupu FG-MOST dojde ke zmenšení transkonduktance a šířky kmitočtového pásma. Zároveň se může během výroby dostat na gate náboj neznámé velikosti, který může ovlivňovat funkci tranzistoru v obvodu. U quasi floating gate je většina těchto nevýhod odstraněna.



Obrázek 8: Quasi floating gate NMOS a) symbolická značka, b) ekvivalentní zapojení.

Vstup je přes kapacitu připojen na gate a biasovací napětí U_{bias} je přivedeno na gate přes rezistor s velikým odporem R_{lkg} , který je nejčastěji vytvořen pomocí závěrně zapojeného p-n přechodu PMOS tranzistoru. Tímto zapojením nám na vstupu vznikne filtr typu horní propust, jehož mezní frekvence se vypočítá jako

$$f_m = \frac{1}{2\pi R C_{total}}.$$
(2.15)

Pro použití v aplikacích s nízkou frekvencí je nutné, aby mezní kmitočet byl velmi nízký. Proto je potřeba aby hodnota odporu byla velmi vysoká, v řádu gigaohmů. Pokud je tato podmínka splněna, lze nastavit mezní frekvenci na setiny Hertzů [4].

Ačkoliv je u této techniky snaha odstranit většinu nevýhod floating gate, stále nedosahuje takových parametrů jako klasické zapojení.

2.5 Operační zesilovač

Operační zesilovač (OZ) je univerzální zesilovací analogový elektronický obvod. OZ je elektronický obvod, který zesiluje napěťový rozdíl na vstupních svorkách. Pro výpočty s operačními zesilovači se často používá jejich ideální model. Operační zesilovač má mnoho využití, např. jako zesilovač napěťového signálu, sledovač, komparátor, aktivní filtr, klopný obvod a mnoho dalších.



Obrázek 9: Symbolická značka OZ.

2.5.1 Ideální operační zesilovač

Ideální OZ se vyznačuje několika základními vlastnostmi:

- nekonečně velké napěťové zesílení	$(A \rightarrow \infty)$
 nekonečně velký vstupní odpor 	$(R_{vst} \rightarrow \infty)$
- nulový výstupní odpor	$(\mathbf{R}_{vyst} = 0)$
- nulový vstupní proud	$(I_{vst} = 0)$
 nulové vstupní diferenční napětí 	$(U_D = 0)$

Mezi další vlastnosti ideálního operačního zesilovače patří např. nulový šum, nekonečná šířka pásma, nulová napěťová nesymetrie, nezávislost na teplotě a další.

2.5.2 Základní parametry operačního zesilovače

- Zesílení (A_U)

Schopnost změny vstupního napětí na výstupu.

- Šířka pásma (GBW)

Maximální šířka kmitočtového pásma při jednotkovém zesílení.

- Vstupní dynamický rozsah (ICMR)

Vyjadřuje maximální rozsah vstupního signálu operačního zesilovače.

- Výstupní dynamický rozsah

Vyjadřuje maximální rozsah signálu na výstupu operačního zesilovače.

- Rychlost přeběhu (SR)

Vyjadřuje rychlost změny výstupního napětí za jednotku času.

- Činitel potlačení souhlasného signálu (CMRR)

Poměr mezi diferenčním a souhlasným zesílením. Tato veličina udává, jak moc je potlačován šum.

Potlačení zvlnění napájecího zdroje (PSRR)

Vyjadřuje závislost změny výstupního napětí na změně napájecího napětí.

- Vstupní napěťová nesymetrie (Uoffset)

Stejnosměrné napětí, které je potřeba přivést na vstup, aby na výstupu bylo nulové napětí.

Celková spotřeba (P_{diss})
 Výkonová spotřeba celého obvodu.

2.6 Dvoustupňový operační zesilovač

Jednoduchý dvoustupňový operační zesilovač je zobrazen na obr. 10. Tento operační zesilovač se skládá ze dvou stupňů. První stupeň, který je na vstupu, je tvořen diferenčním stupněm $M_1 - M_5$, jehož hlavním úkolem je převádět diferenční signál na jeden koncový, který je poté přiveden do druhého stupně. Druhý stupeň pak tento přivedený signál zesílí. Druhý stupeň je tvořen jednoduchým zesilovačem ve třídě A. Zesilovač je tvořen tranzistorem M_6 a tranzistor M_8 slouží jako aktivní zátěž zesilovače. Kondenzátor C_c slouží jako kompenzační kapacita.



Obrázek 10: Dvoustupňový operační zesilovač.

2.6.1 Diferenční pár

Na vstupu operačního zesilovače se používá diferenční pár, jehož úlohou je zesilovat rozdíl vstupních signálů. Klasický diferenční pár řízený gatem je zobrazen na obrázku 11. Diferenční pár je tvořen tranzistory M_1 a M_2 . Tranzistory M_3 a M_4 jsou zapojeny jako jednoduché proudové zrcadlo a tvoří aktivní zátěž a tranzistor M_5 slouží jako proudový zdroj. Vstupní signál je přiveden na gate tranzistorů M_1 a M_2 . Na vstup diferenčního páru je nutné přivést stejnosměrné napětí U_{CM} , aby byl v tranzistoru vytvořen vodivý kanál.



Obrázek 11: Klasické zapojení diferenčního páru řízeného přes gate.

2.6.2 Bulk-driven diferenční pár

Na obrázku 12 je zobrazen diferenční pár řízený bulkem. Zapojení je stejné jako v předchozím případě, pouze signál není přiváděn na hradlo tranzistoru ale na bulk. Gate obou vstupních tranzistorů jsou v případě PMOS tranzistorů připojeny na nejnižší potenciál a díky napětí gate-source U_{GS} je udržován konstantní vodivý kanál těmito tranzistory. Signál je poté přiveden mezi bulky tranzistorů M_1 a M_2 .



Obrázek 12: Bulk-driven diferenční pár.

Bulk-driven diferenční pár navíc umí pracovat v rail-to-rail režimu a může využívat celého rozsahu napájecího napětí.

Ačkoliv diferenční pár řízený bulkem může pracovat v rail-to-rail režimu a má tedy větší výstupní napěťový rozsah, minimální napájecí napětí je pro obě zapojení stejně omezeno. Pro správnou funkci obvodu je potřeba dodat napětí U_{GS} aktivní zátěže $U_{GS,M3}$, saturační napětí vstupního tranzistoru $U_{DSsat,M1}$ a saturační napětí proudového zdroje $U_{DSsat,M5}$ [8]. Minimální napájecí napětí je tedy rovno

$$U_{DDmin} = U_{GS,M3} + U_{DSsat,M1} + U_{DSsat,M5}.$$
(2.16)

Pro návrh extrémně nízkonapěť ových obvodů je potřeba co nejnižší napájecí napětí, a proto je možné diferenční stupeň upravit, jako je na obr. 13. Základem jsou opět tranzistory M_1 a M_2 . tranzistory M_3 a M_4 jsou zapojeny jako jednoduchý proudový zdroj a tvoří aktivní zátěž, ale zároveň dodávají i proud do vstupních tranzistorů. Tranzistor M_5 společně s tranzistory M_1 a M_3 tvoří tzv. flipped voltage follower a zajišťuje správný pracovní proud.



Obrázek 13: Upravený bulk-driven diferenční pár.

Napájecí napětí je u tohoto zapojení omezeno pouze napětím gate-source tranzistoru $M_5 U_{GS,M5}$ a saturačním napětím tranzistoru aktivní zátěže $U_{DSsat,M3}$ [8]. Minimální napájecí napětí je tedy dáno

$$U_{DDmin} = U_{GS,M5} + U_{DSsat,M3}. \tag{2.17}$$

Výstupní napěťový rozsah je zachován stejný, ale minimální napájecí napětí diferenčního stupně je sníženo.

2.7 Vícevstupový Bulk-driven MOS tranzistor

Vícevstupový bulk-driven (multi input bulk-driven, MIBD) má skvělé využití v extrémně nízkonapěťových nízkopříkonových aplikacích. Zapojení MIBD tranzistoru je na obr. 14.



Obrázek 14: MIBD tranzistor a) schématická značka, b) ekvivalentní zapojení.

Na gate tranzistoru je připojeno biasovací napětí, kterým vytvoříme vodivý kanál mezi drainem a sourcem. Požadované signály jsou na bulk přivedeny přes vstupní kapacity, podobně jako u floating gate. Paralelně s těmito kapacitami je zapojen rezistor s velikým odporem pro zajištění stejnosměrné vazby. Tyto rezistory mohou být vytvořeny pomocí MOS tranzistorů v režimu zahrazení. Díky kapacitní vazbě je možné připojit více vstupů na jeden tranzistor. Díky tomu lze realizovat složitá zapojení s více vstupy mnohem jednodušeji s použitím méně tranzistorů, což sníží celkovou spotřebu.

Velikost napětí na bulku je rovna

$$U_B \approx \sum_{i=1}^{N} \frac{C_i}{C_T} U_{in}$$
(2.18)

kde Ci je vstupní kapacita, C_T je kapacita vůči substrátu a Uin je vstupní napětí [1]. Transkonduktance vstupních MIBD tranzistorů je dána

$$g_{mi} = \frac{c_i}{c_T} * g_{mb}, \tag{2.19}$$

kde g_{mb} je dána vzorcem (2.8), C_i je vstupní kapacita a C_T je celková kapacita vůči substrátu [1].

2.8 Diferenciální diferenční zesilovač (DDA)

Diferenciální diferenční zesilovač je typ operačního zesilovače, který porovnává dva diferenční vstupní signály vůči sobě. Jedná se tedy o čtyř vstupovou součástku, která může najít využití například jako diferenční nebo součtový zesilovač, instrumentální zesilovač, jako filtr a mnoho dalších. Schématický symbol je zobrazen na obr. 15. Výstupní napětí je dáno jako [7]



Obrázek 15: Symbolická značka DDA zesilovače.

Vstup DDA zesilovače může být tvořen zapojením jako na obr. 16 a). Vstup takového DDA zesilovače je tvořen dvojicí bulk-driven diferenčních párů, tvořených tranzistory M1, M2 a M3. M4. Toto zapojení je poměrně složité a s velikým počtem tranzistorů souvisí i vyšší spotřeba.



Obrázek 16: Vstup DDA zesilovače a) klasické zapojení, b) zapojení s MIBD tranzistory.

Vstup DDA je možné upravit pomocí MIBD tranzistorů, jako je na obr. 16 b). Toto zapojení obsahuje pouze jeden diferenční pár, tvořen MIBD tranzistory M1 a M2. Zapojení je tedy mnohem jednodušší a celková spotřeba je snížena. Díky tomu je toto zapojení vhodné pro nízkonapěťové a nízkopříkonové aplikace.

3. NÁVRH DVOUSTUPŇOVÉHO BULK-DRIVEN OPERAČNÍHO ZESILOVAČE

Na obr. 17 je vidět celková struktura operačního zesilovače. Na vstupu je použitý upravený bulk-driven diferenční pár, druhý stupeň je tvořen jednoduchým zesilovačem ve třídě A. U tranzistorů řízenými přes substrát je riziko, že nastane tzv. latch-up, kdy se díky napětí přivedenému na substrát otevře PN přechod mezi substrátem a sourcem. Proto nesmí být na vstup přivedeno větší napětí než prahové napětí tohoto přechodu. V našem případě ovšem toto riziko nehrozí, neboť napájecí napětí je příliš malé na to, aby se tento přechod otevřel.



Obrázek 17: Struktura dvoustupňového bulk-driven operačního zesilovače.

3.1 Požadavky při návrhu extrémně nízkonapěť ového

operačního zesilovače s nízkou spotřebou

Při návrhu nízkonapěťového operačního zesilovače jsou nejdůležitějšími parametry nízké napájecí napětí a nízká spotřeba. Musí se tedy najít kompromis mezi spotřebou a ostatními parametry. Pro dosažení minimální spotřeby je nutné použít velmi nízký pracovní proud, což negativně ovlivní další parametry operačního zesilovače, například šířku pásma nebo mezní rychlost přeběhu. Obvody s nízkou spotřebou mají veliké uplatnění v biomedicínských aplikacích, kde kmitočet signálu dosahuje maximálně zhruba 10 kHz [1]. Lze proto toto omezení tolerovat.

3.2 Praktický návrh

Při našem návrhu budeme pracovat s napájecím napětím 0,5 V. Spotřeba našeho zapojení by se měla pohybovat v desítkách nanowattů. Hodnota výstupní kapacity byla zvolena $C_{out} = 10 pF$.

Jak bylo zmíněno v 4.1 maximální hodnota kmitočtu signálů používaných v biomedicínských aplikacích se pohybuje kolem 10 kHz. Pomocí této podmínky můžeme vypočítat transkonduktanci g_{mb} ze vzorce pro výpočet šířky pásma [2].

$$GBW = \frac{g_{mb}}{2\pi * C_{out}} \Longrightarrow g_{mb} = GBW * 2\pi * C_{out} = 10 * 10^3 * 2\pi * 10 * 10^{-1} = 628,3 \ nS.$$
(3.1)

Následně z transkonduktance lze vypočítat minimální proud I_p podle vzorce (2.4).

$$I_p = g_{mb} * n * U_T = 628,3 * 10^{-9} * 2 * 26 * 10^{-3} = 32,67 nA.$$
(3.2)

Ze zvoleného vztahu jsme vypočítali minimální hodnotu proudu. Pro splnění dané podmínky není bezpečné používat hraniční hodnotu a je dobré uvažovat jistou rezervu, a proto byl zvolen proud vyšší a to $I_p = 50$ nA. Jedná se o proud tekoucí jednotlivými větvemi diferenčního páru, který se následně sečte. Ve druhém stupni bude proud dvojnásobný. Při známé hodnotě proudu a napájecího napětí je možné spočítat orientačně spotřebu obvodu podle vzorce

$$P = U_{dd} * (I_{D5} + I_{D8} + I_{Rbias}) = 0.5 * (100 * 10^{-9} + 100 * 10^{-9} + 50 * 10^{-9}) = 125 \, nW.$$
(3.3)

Spotřeba by se tedy měla pohybovat v řádech desítek, maximálně stovek nanowattů. Díky známé hodnotě proudu lze vypočítat hodnotu rezistoru R_{bias}.

$$R_{bias} = \frac{U_{dd} - U_{GS}}{I_p} = \frac{0.5 - 0.25}{50 * 10^{-9}} = 5 M\Omega.$$
(3.4)

Tato hodnota byla následně upravena na 4,8 M Ω pro přesné nastavení pracovního bodu.

Při známém proudu je možné vypočítat rozměry jednotlivých tranzistorů. Minimální délka použité technologie je 0,18 μ m. Pro návrh byla použita délka u všech tranzistoru L = 1 μ m, kvůli většímu odporu tranzistorů, který ovlivní výslednou velikost zesílení.

Při námi zvoleném napájecím napětí nepřesáhne napětí U_{GS} prahové napětí, je nutné tedy použít vzorec pro proud ve slabé inverzi (2.3).

$$I_D = I_{D0} \frac{W}{L} e^{\frac{U_{GS}}{nU_T}} \Longrightarrow W = \frac{I_{D*L}}{I_{D0}*e^{\frac{U_{GS}}{n*U_T}}}.$$
(3.5)

$$W_1 = \frac{I_{D1}*L}{I_{D0}*e^{\frac{U_{GS}}{n*U_T}}} = \frac{50*10^{-9}*1*10^{-6}}{0.74*10^{-12}*e^{\frac{0.25}{2*26*10^{-3}}}} = 5,52 \ \mu m. \tag{3.6}$$

Podobně se vypočítají i rozměry ostatních tranzistorů. Následně bylo potřeba rozměry tranzistorů upravit, pro správné nastavení pracovního bodu a pro zlepšení různých parametrů. Nejdůležitější bylo nastavit na výstupu obou stupňů střední hodnotu napájecího napětí pro největší výstupní dynamický rozsah. Výsledné rozměry tranzistorů po úpravě jsou uvedeny v tabulce 1.

Tabulka 1: Rozměry tranzistorů operačního zesilovače.

Tranzistory	W/L [µm]
M ₁ , M ₂	4/1
M ₃ , M ₄ , M ₆	15/1
M5	105/1
M ₇	30/1
M ₈	103,3/1

Hodnota kompenzační kapacity byla nejprve zvolena na třetinovou hodnotu zatěžovací kapacity $C_C = 3pF$. Pomocí následujících simulací byla tato hodnota upravena na $C_C = 2 pF$, čímž se zlepšily některé parametry a fázová bezpečnost zůstala dostatečná. Hodnota rezistoru R_C byla zvolena na hodnotu $R_C = 2 k\Omega$.

Pomocí simulačního programu OrCad PSpice byly následně provedeny simulace pro zjištění základních parametrů zesilovače a pro ověření funkce.

3.3 Stejnosměrná analýza

Díky stejnosměrné analýze můžeme zjistit výstupní dynamický rozsah. Na neinvertující vstup je připojen stejnosměrný zdroj napětí, který je krokován v rozsahu napájecího napětí, tedy 0 až 0,5 V. Na invertující vstup je zapojena zpětná vazba z výstupu operačního zesilovače.



Obrázek 18: Stejnosměrná analýza.

V našem případě by se mělo jednat o rail-to-rail zesilovač, výstupní dynamický rozsah by se měl tedy pohybovat v celém rozsahu napájecího napětí. Z obr. 18 je patrné, že výstupní dynamický rozsah je lehce omezen a pohybuje se v rozmezí 52 mV až 495,5 mV.

3.4 Časová analýza

Časová analýza umožňuje sledovat změny signálu v závislosti na čase. Na obr. 18 je operační zesilovač zapojen jako sledovač a na neinvertující vstup je přiveden harmonický signál s amplitudou 100 mV a frekvencí 1 kHz. Výstupní signál je téměř identický se signálem na vstupu.



Následně lze pomocí časové analýzy simulovat také mezní rychlost přeběhu. Obvod





Obrázek 20: Měření rychlosti přeběhu.

Z grafu byly odečteny hodnoty změny napětí v závislosti na čase na nástupné hraně signálu. Z těchto hodnot lze následně vypočítat mezní rychlost přeběhu.

$$SR_{rise} = \frac{\Delta U}{\Delta t} = \frac{370 \times 10^{-3} - 130 \times 10^{-3}}{1,02 \times 10^{-3} - 1 \times 10^{-3}} = 14,88 \, V/ms.$$
(3.7)

Stejným způsobem se spočítá i hodnota mezní rychlosti přeběhu pro sestupnou hranu, která je rovna $SR_{fall} = 6,26$ V/ms. Hodnota mezní rychlosti průběhu je poměrně malá. Hlavním důvodem je malý pracovní proud obvodu, který tento parametr negativně ovlivňuje.

3.5 Kmitočtová analýza

Další analýzou je kmitočtová, díky které můžeme pozorovat chování obvodu v závislosti na kmitočtu. Hlavními zkoumanými parametry jsou zesílení A_u , šířka pásma GBW a mezní kmitočet f_m . Při zobrazení fázové frekvenční charakteristiky lze následně odečíst také fázovou bezpečnost, díky které se dá určit, zda bude obvod stabilní. Všechny tyto odečtené hodnoty jsou uvedeny v tabulce 2.



Tabulka 2: Odečtené hodnoty z kmitočtové analýzy.

Zesílení (A _u)	52,36 dB
Šířka pásma (GBW)	19,74 kHz
Mezní frekvence (f _m)	53,4 Hz
Fázová bezpečnost (Pm)	58 °

Také lze pomocí kmitočtové analýzy zjistit činitel potlačení souhlasného signálu (CMRR) a potlačení zvlnění napájecího zdroje (PSRR).

Pro výpočet hodnoty CMRR je nutné zjistit hodnotu souhlasného zesílení A_{CM}. Tuto hodnotu zjistíme, pokud připojíme na oba vstupy souhlasný signál. Hodnotu CMRR lze následně určit pomocí vzorce [2]

$$CMRR = 20 * \log(\frac{A_U}{A_{CM}}). \tag{3.8}$$

Závislost CMRR na kmitočtu je zobrazena na obr. 22.



Obrázek 22: Činitel potlačení souhlasného signálu.

Potlačení zvlnění napájecího napětí vyjadřuje schopnost zesilovače potlačit zvlnění, šum a rušení na napájecích svorkách. Na vstup napájení se připojen rušivý signál a je pozorován rozdíl zvlnění na vstupu a na výstupu. Závislost PSRR je zobrazena na obr. 23.



Obrázek 23: Potlačení zvlnění napájecího zdroje.

3.6 Výsledky OTA

Hodnota celkové spotřeby je rovna P = 126,4 nW. Hodnota se tedy pohybuje v desítkách nanowattů a je splněna podmínka. Také hodnota šířky pásma je větší než 10 kHz.

Parametr	Simulovaná hodnota
Spotřeba (P)	126,4 nW
Zesílení (Au)	52,36 dB
Šířka pásma (GBW)	19,74 kHz
Mezní frekvence (fm)	53,4 Hz
Fázová bezpečnost (Pm)	58 °
Napěťová nesymetrie (U _{off})	53 μV
Výstupní dynamický rozsah	52,1 mV - 495,5 mV
Mezní rychlost přeběhu (SR)	
náběžná hrana	14,88 V/ms
sestupná hrana	6,26 V/ms
Činitel potlačení souhlasného signálu	
(CMRR)	71,66 dB
Potlačení zvlnění napájecího zdroje	
(PSRR)	58,77 dB

Tabulka 3:	Simulované	parametry	operačního	zesilovače.
I do diffid 01	Simulovane	parametry	operación	Leono race.

3.7 DDA zesilovač

Z navrženého operačního zesilovače je možné velmi lehce vytvořit diferenciálně diferenční zesilovač pomocí vícevstupového bulk-driven (MIBD) tranzistoru na vstupu zesilovače. Rozměry tranzistorů zůstanou totožné, stejně tak nastavení pracovního bodu. Vstup tranzistoru je tvořen vždy paralelní kombinací rezistoru a kapacitoru. Hodnota kapacity je 0,5 pF. Odpor je tvořen paralelním zapojením dvou tranzistoru v režimu zahrazení. Rozměry vstupních tranzistorů jsou $L = 4 \mu m$, $W = 5 \mu m$.



Obrázek 24: Schéma diferenciálně diferenčního zesilovače s použitím MIBD tranzistorů.

Pomocí kmitočtové analýzy bylo zjištěno, že fázová bezpečnost je veliká, bylo tedy možné snížit kompenzační kapacitu na $C_c = 1$ pF. Díky této změně byla zvýšena šířka pásma a fázová bezpečnost byla stále dostatečná pro stabilitu obvodu.

3.8 Výsledky DDA

Ačkoliv jsou rozměry tranzistorů i nastavení pracovního bodu totožné, některé parametry mají rozdílné hodnoty. Tyto rozdíly jsou způsobeny především přidáním kapacit na vstup zesilovače, čímž vznikne napěťový dělič. Byly provedeny stejné simulace a všechny parametry jsou uvedeny v tabulce 4. Nejdůležitějším parametrem je ovšem spotřeba, která se ani po úpravě nezměnila.

Parametr	Hodnoty DDA	
Spotřeba (P)	126,4 nW	
Zesílení (Au)	46 dB	
Šířka pásma (GBW)	17,716 kHz	
Mezní frekvence (fm)	100 Hz	
Fázová bezpečnost (Pm)	63 °	
Napěťová nesymetrie (U _{off})	55,86 μV	
Výstupní dynamický rozsah	52,3 mV – 492,5 mV	
Mezní rychlost přeběhu (SR)		
náběžná hrana	23,82 V/ms	
sestupná hrana	6,67 V/ms	
Činitel potlačení souhlasného	71,52 dB	
signálu (CMRR)		
Potlačení zvlnění napájecího	52,37 dB	
zdroje (PSRR)		

Tabulka 4: Simulované parametry DDA zesilovače.

3.9 Aplikace DDA

Pomocí DDA zesilovače lze zjednodušit mnohá zapojení. Jedním z nich je například přístrojový zesilovač. Jedná se o typ rozdílového zesilovače, který zesiluje rozdíl vstupních signálů. Hlavním požadavkem u těchto zesilovačů je veliká vstupní impedance, vysoký činitel potlačení souhlasných signálů a malá vstupní nesymetrie. Při klasickém zapojení přístrojového zesilovače jsou použity tři operační zesilovače a několik rezistorů. Klasické zapojení přístrojového zesilovače je zobrazeno na obr. 25



Obrázek 25: Přístrojový zesilovač.

Při použití DDA zesilovače je toto zapojení výrazně zjednodušeno a počet prvků obvodu je značně snížen. Schéma přístrojového zesilovače s DDA zesilovačem je zobrazeno na obr. 26. Z obrázku je patrné výrazné zjednodušení zapojení, díky tomu je možné dosáhnout menší spotřeby.



Obrázek 26: Zapojení přístrojového zesilovače s použitím DDA.

Pomocí rezistorů R_1 a R_2 je možné nastavit zesílení přístrojového zesilovače. Velikost zesílení je rovna

$$A = \frac{R_1 + R_2}{R_2}.$$
(3.9)

Velikost výstupního napětí je potom rovna

$$U_{out} = (U_1 - U_2) * A = (U_1 - U_2) * \frac{R_1 + R_2}{R_2}.$$
(3.10)

Na vstup přístrojového zesilovače byly přivedeny signály o kmitočtu f = 1 kHz s amplitudou U₁ = 150 mV a U₂ = 100 mV. Správným poměrem rezistrorů bylo nastaveno zesílení A = 2. Hodnota rezistorů je R₁=R₂ =4 MΩ. Výstupní signál je zobrazen na obr. 26.



Obrázek 27: Časový průběh výstupního napětí přístrojového zapojení.

4. ZÁVĚR

Tato bakalářská práce se zabývala návrhem extrémně nízkonapěťového operačního zesilovače s rozsahem napájecího napětí do 0,5 V. V práci jsou uvedeny jednotlivé techniky a možnosti zapojení používané při návrhu nízkonapěťových obvodů. Následně byl navržen bulk-driven dvoustupňový transkonduktanční zesilovač s napájecím napětím $U_{dd} = 0,5$ V. Nejdůležitějším parametrem těchto operačních zesilovačů je spotřeba, která v našem návrhu činí P = 126,4 nW. Veškeré simulované parametry jsou uvedeny v tabulce 5.

Parametr	Hodnoty OTA Hodnoty DDA	
Spotřeba (P)	126,4 nW	126,4 nW
Zesílení (Au)	52,36 dB	46 dB
Šířka pásma (GBW)	19,74 kHz	17,716 kHz
Mezní frekvence (fm)	53,4 Hz	100 Hz
Fázová bezpečnost (Pm)	58 °	63 °
Napěťová nesymetrie (U _{off})	53 μV	55,86 µV
Výstupní dynamický rozsah	52,1 mV - 495,5 mV	52,3 mV - 492,5 mV
Mezní rychlost přeběhu (SR)		
náběžná hrana	14,88 V/ms	23,82 V/ms
sestupná hrana	6,26 V/ms	6,67 V/ms
Činitel potlačení souhlasného	71,66 dB	71,52 dB
signálu (CMRR)		
Potlačení zvlnění napájecího	58,77 dB	52,37 dB
zdroje (PSRR)		

Tabulka 5: Parametry operačního transkonduktančního zesilovače a DDA zesilovače.

Následně byl operační zesilovač rozšířen na tzv. diferenciální diferenční zesilovač. Díky použití vícevstupového bulk-driven tranzistoru nebylo nutné zvyšovat počet tranzistorů v zapojení a díky tomu zůstala spotřeba neměnná. Parametry DDA zesilovače jsou uvedeny v tabulce 5.

Následně byla zobrazena možná aplikace DDA zesilovače jako přístrojového zesilovače, kdy je možné právě díky této struktuře výrazně snížit složitost a následně i spotřebu zapojení.

5. LITERATURA

- KHATEB, Fabian, Tomasz KULEJ, Montree KUMNGERN a Costas PSYCHALINOS. Multiple-Input Bulk-Driven MOS Transistor for Low-Voltage Low-Frequency Applications. Circuits, Systems, and Signal Processing [online].
 [cit. 2019-05-10]. DOI: 10.1007/s00034-018-0999-x. ISSN 0278-081X. Dostupné z: http://link.springer.com/10.1007/s00034-018-0999-x
- [2] KLEDROWETZ, Vilém a Jiří HÁZE. Návrh analogových integrovaných obvodů [online]. Brno, 2015 [cit. 2018-11-27]. Skriptum. FEKT VUT. Dostupné z: https://www.vutbr.cz/www_base/priloha.php?dpid=104229.
- [3] COMER, David J. a Donald T. COMER. Operation of Analog MOS Circuits in the Weak or Moderate Inversion Region. *IEEE TRANSACTIONS ON EDUCATION* [online]. 2004, november 2004, 47(4), 430-434 [cit. 2018-11-27]. Dostupné z: http://ieeexplore.ieee.org/document/1356090/
- [4] KHATEB, Fabian, Salma BAY ABO DABBOUS a Spyridon VLASSIS. A Survey of Non-conventional Techniques for Low-voltage Low-power Analog Circuit Design. *Radioengineering* [online]. 2013, June 2013, 2013(2), 415-427 [cit. 2018-12-05]. ISSN 1805-9600. Dostupné z: https://www.radioeng.cz/fulltexts/2013/13_02_0415_0427.pdf
- [5] HAHN, Andreas. Application of Rail-to-Rail Operational Amplifiers. In: *Texas Instruments Incorporated* [online]. 1999 [cit. 2018-12-05]. Dostupné z: http://www.ti.com/lit/an/sloa039a/sloa039a.pdf
- [6] STOPJAKOVA, V., M. RAKUS, M. KOVAC, D. ARBET, L. NAGY, M. SOVCIK a M. POTOCNY. Ultra-Low Voltage Analog IC Design: Challenges, Methods and Examples. *Radioengineering* [online]. 2018, 27(1), 171-185 [cit. 2018-12-05]. DOI: 10.13164/re.2018.0171. ISSN 1210-2512. Dostupné z: https://www.radioeng.cz/fulltexts/2018/18_01_0171_0185.pdf
- [7] ALZAHER, H. a M. ISMAIL. A CMOS fully balanced differential difference amplifier and its applications. *IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing* [online]. 48(6), 614-620 [cit. 2019-05-05].
 DOI: 10.1109/82.943332. ISSN 10577130. Dostupné z: http://ieeexplore.ieee.org/document/943332/

 [8] G. Raikos, S. Vlassis, C. Psychalinos, 0.5V bulk-driven analog building blocks, AEU - International Journal of Electronics and Communications. 66(11), 2012, 920-927, [cit. 2019-05-20]. ISSN 1434-8411, Dostupné z :https://doi.org/10.1016/j.aeue.2012.03.015.