Návrh jádra procesoru architektury RISC-V v FPGA – Jaroslav Körner
Jaroslav Körner
Bakalářská práce
Návrh jádra procesoru architektury RISC-V v FPGA
RISC-V architecture based processor core in an FPGA
Anotace:
Tato bakalářská práce se zabývá návrhem jedno jádrového procesoru architektury RISC-V32I, tedy procesoru s 32 bitovou adresací paměti pracující nad datovým typem integer. Návrh byl omezen na neprivilegovaný instrukční soubor. Jádro procesoru je navrženo v jazyce VHDL. Tento návrh byl následně otestován pomocí simulace v prostředí Xilinx Vivado. Celková funkčnost je předvedena jednoduchým demonstračním …víceAbstract:
This bachelor thesis deals with a design of a single-core processor of the RISC-V32I architecture, i.e. a processor with 32-bit memory addressing and working over the integer data type. The design was limited to unprivileged instruction set. The processor core is designed in the VHDL language. This finished design has been tested using simulation in Xilinx Vivado environment. The overall functionality …více
Jazyk práce: čeština
Datum vytvoření / odevzdání či podání práce: 22. 5. 2023
Obhajoba závěrečné práce
- Vedoucí: Ing. Martin Rozkovec, Ph.D.
Citační záznam
Citace dle ISO 690:
KÖRNER, Jaroslav. \textit{Návrh jádra procesoru architektury RISC-V v FPGA}. Online. Bakalářská práce. Liberec: Technická univerzita v Liberci, Fakulta mechatroniky, informatiky a mezioborových studií. 2023. Dostupné z: https://theses.cz/id/qkjnfb/.
Jak správně citovat práci
Körner, Jaroslav. Návrh jádra procesoru architektury RISC-V v FPGA. Liberec, 2023. bakalářská práce (Bc.). Technická univerzita v Liberci. Fakulta mechatroniky, informatiky a mezioborových studií
Plný text práce
Obsah online archivu závěrečné práce
Zveřejněno v Theses:- světu
Jak jinak získat přístup k textu
Instituce archivující a zpřístupňující práci: Technická univerzita v Liberci, Fakulta mechatroniky, informatiky a mezioborových studiíTechnická univerzita v Liberci
Fakulta mechatroniky, informatiky a mezioborových studiíBakalářský studijní program / obor:
Informační technologie / Inteligentní systémy
Práce na příbuzné téma
-
Implementace šifrovacích algoritmů v jazyce VHDL
Lukáš Fruněk -
Návrh pokročilé architektury procesoru v jazyce VHDL
Daniel Slavík -
Zabezpečovací systém s logováním na SD kartu vytvořený z přípravku Nexys4 v jazyce VHDL
Bohdan Jůza -
Implementace šifrovacích algoritmů v jazyku VHDL
Petr Kožený -
Návrh rozhraní základních sběrnic v jazyce VHDL
Petr Toman -
Aplikační rozhraní pro podporu grafiky v jazyce VHDL
Petr Vlček -
Simulácia a testovanie kombinačných obvodov vo VHDL
Jozef Bernát -
Bezztrátové komprese obrazu v embedded zařízeních
David Ulman
Název
Vložil
Vloženo
Práva