




VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH
TECHNOLOGIÍ

ÚSTAV RADIOELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF RADIO ELECTRONICS

ADAPTABILNÍ OBRAZOVÝ A/D PŘEVODNÍK

ADAPTABLE VIDEO A/D CONVERTER

DIPLOMOVÁ PRÁCE

MASTER'S THESIS

AUTOR PRÁCE

AUTHOR


Bc. STANISLAV MAŇAS

VEDOUCÍ PRÁCE

SUPERVISOR

prof. Ing. VÁCLAV ŘÍČNÝ, CSc.

BRNO 2012



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ
Fakulta elektrotechniky
a komunikačních technologií
Ústav radioelektroniky

Diplomová práce

magisterský navazující studijní obor
Elektronika a sdělovací technika

Student: Bc. Stanislav Maňas

Ročník: 2

ID: 111090

Akademický rok: 2011/12

NÁZEV TÉMATU:

Adaptabilní obrazový A/D převodník

POKYNY PRO VYPRACOVÁNÍ:

Navrhněte světelně adaptabilní A/D převodník pro obrazové signály. Diplomová práce má obsahovat:

1. blokové schéma převodníku,
2. obvodový návrh převodníku,
3. úplné konstrukční podklady pro realizaci převodníku (schéma, výkresy plošného spoje a rozložení součástek).

Realizace není součástí diplomové práce.

DOPORUČENÁ LITERATURA:

- [1] KUBA, P., VÍT, V. Televizní technika - studiové zpracování televizního signálu. BEN, Praha, 2000.
[2] TOMAŠÁK, L. Světelně adaptabilní A/D převodník pro obrazové signály. Bakalářská práce. Brno: FEKT VUT v Brně, 2006.

Termín zadání: 6.2.2012

Termín odevzdání: 18.5.2012

Vedoucí práce: prof. Ing. Václav Říčný, CSc.

Konzultanti diplomové práce:

prof. Dr. Ing. Zbyněk Raida
předseda oborové rady

UPOZORNĚNÍ:

Autor diplomové práce nesmí při vytváření diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č. 40/2009 Sb.

ABSTRAKT

Diplomová práce se zabývá úplným návrhem světelně adaptabilního A/D převodníku. V kapitole 2 jsou popsány typy snímačů. Kapitola 3 popisuje nejpoužívanější metody světelné adaptability. V kapitole 4 je popsán adaptabilní A/D převod. 5. kapitola popisuje blokové schéma adaptabilního A/D převodníku. V 6. kapitole je proveden obvodový návrh dílčích bloků A/D převodníku. V kapitole 7 jsou konstrukční podklady pro realizaci.

KLÍČOVÁ SLOVA

CCD snímač, světelná adaptabilita, neinvertující zesilovač, A/D převodník, špičkový detektor, D/A převodník

ABSTRACT

Master's Thesis deals with the complete proposal of light adaptability A/D converter. In the second chapter there are describes types of sensors. Third one describes the most used methods of light adaptability. In the fourth chapter there is describe the adaptability A/D conversion. Chapter 5 describes the block diagram. In the sixth chapter there is the design of all blocks of A/D converter. Finally in the chapter 7 there are construction documents for realization.

KEYWORDS

CCD Sensor, Light Adaptability, Non-inverting amplifier, A/D Converter, Peak detector, D/A Converter

MAŇAS, S. *Adaptabilní obrazový A/D převodník*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky, 2012. 51 s. Diplomová práce. Vedoucí práce: Prof. Ing. Václav Říčný, CSc.

PROHLÁŠENÍ

Prohlašuji, že svoji diplomovou práci na téma Adaptabilní obrazový A/D převodník jsem vypracoval samostatně pod vedením vedoucího diplomové práce a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce.

Jako autor uvedené diplomové práce dále prohlašuji, že v souvislosti s vytvořením této diplomové práce jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a/nebo majetkových a jsem si plně vědom následků porušení ustanovení § 11 a následujících zákona č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon), ve znění pozdějších předpisů, včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č. 40/2009 Sb.

V Brně dne 18. května 2012

.....

(podpis autora)

PODĚKOVÁNÍ

Děkuji vedoucímu diplomové práce Prof. Ing. Václavu Říčnému, CSc. za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování mé diplomové práce.

V Brně dne 18. května 2012

.....

(podpis autora)

OBSAH

OBSAH.....	6
Seznam obrázků.....	8
1. ÚVOD.....	9
2. STRUKTURY PLOŠNÝCH CCD SNÍMAČŮ.....	10
2.1 Snímače se snímkovým přenosem (Frame Transfer - FT).....	10
2.2 Snímače s mezisloupčovým přenosem (Interline Transfer - IT).....	11
2.3 Kombinace předchozích způsobů (Field Interline Transfer – FIT).....	12
Snímače typu CMOS.....	12
3. SVĚTELNÁ ADAPTABILITA.....	13
3.1 Možnosti světelné adaptability.....	13
3.1.1 Omezení na úrovni bílé.....	13
3.1.2 Změna doby expozice.....	14
3.1.3 Změna zisku zesilovače obrazového signálu.....	14
4. ADAPTABILNÍ A/D PŘEVOD OBRAZOVÉHO SIGNÁLU.....	16
4.1 Vzorkování.....	16
4.2 Kvantování.....	16
5. BLOKOVÉ SCHÉMA ADAPTABILNÍHO A/D PŘEVODNÍKU.....	17
5.1 Popis blokového schématu.....	17
6. OBVODOVÝ NÁVRH DÍLČÍCH BLOKŮ ADAPTABILNÍHO A/D PŘEVODNÍKU.....	19
6.1 Neinvertující zesilovač.....	19
6.2 Oddělovač synchronizační směsi.....	21
6.3 Generátor klíčovacích impulzů.....	23
6.4 Obnovitel stejnosměrné složky.....	24
Jednoduchý obnovitel stejnosměrné složky.....	24
Klíčovaný obnovitel stejnosměrné složky.....	25
6.5 Špičkový detektor.....	26
6.6 Generátor.....	28
6.7 A/D převodník.....	30
6.8 D/A převodník.....	32
6.9 Součtový obvod.....	34
6.10 Převodník pro sériový výstup dat.....	35
6.11 Napájecí zdroj.....	38
6.12 Zpoždění obrazového signálu při zpracování.....	39

7. KONSTRUKČNÍ PODKLADY PRO REALIZACI A/D PŘEVODNÍKU.....	40
7.1 Seznam součástek.....	45
7.2 Návrh laboratorní úlohy.....	47
8. ZÁVĚR.....	49
LITERATURA.....	50
SEZNAM SYMBOLŮ, VELIČIN A ZKRATEK.....	51

Seznam obrázků

Obr. 1: Snímač typu FT (převzato z [1]).....	10
Obr. 2: Snímač typu IT (převzato z [1]).....	11
Obr. 3: Snímač typu FIT (převzato z [1]).....	12
Obr. 4: Převodní charakteristiky omezení bílé (převzato z [1]).....	13
Obr. 5: Změřená závislost výstupního signálu na osvětlení kamery TV-12W1C.....	14
Obr. 6: Změřená závislost výstupního signálu na osvětlení kamery OS-75D.....	15
Obr. 7: Blokové schéma adaptabilního A/D převodníku a časové průběhy v klíčových bodech zapojení.....	18
Obr. 8: Obecné schéma neinvertujícího zesilovače.....	19
Obr. 9: Rozmístění vývodů obvodu AD8055.....	20
Obr. 10: Schéma neinvertujícího zesilovače.....	21
Obr. 11: Simulovaná modulová kmitočtová charakteristika zesilovače z obr. 10 (OrCAD).....	21
Obr. 12: Schéma oddělovače synchronizační směsi.....	22
Obr. 13: Časové průběhy oddělovače synchronizační směsi.....	22
Obr. 14: Schéma generátoru klíčovacích impulzů.....	23
Obr. 15: Časové průběhy generátoru klíčovacích impulzů.....	24
Obr. 16: Jednoduchý obnovitel stejnosměrné složky.....	25
Obr. 17: Klíčovaný obnovitel stejnosměrné složky (převzato z [2]).....	25
Obr. 18: Schéma klíčovaného obnovitele stejnosměrné složky.....	26
Obr. 19: Jednoduchý špičkový detektor.....	27
Obr. 20: Časové průběhy špičkového detektoru.....	27
Obr. 21: Schéma špičkového detektoru.....	28
Obr. 22: Závislosti přeladění obvodu 74LS624.....	29
Obr. 23: Schéma zapojení generátoru.....	29
Obr. 24: Vnitřní struktura A/D převodníku AD9280 (převzato z [8]).....	30
Obr. 25: Schéma A/D převodníku.....	32
Obr. 26: Vnitřní struktura obvodu AD5424 (převzato z [9]).....	33
Obr. 27: Schéma D/A převodníku.....	34
Obr. 28: Schéma zapojení součtového obvodu.....	35
Obr. 29: Struktura vstupního signálu obvodu CLC020.....	35
Obr. 30: Vnitřní struktura obvodu CY2302 (převzato z [12]).....	36
Obr. 31: Vzájemné časové souvislosti převodníku na sériový výstup.....	37
Obr. 32: Schéma převodníku na sériový výstup.....	38
Obr. 33: Schéma napájecího zdroje.....	39
Obr. 34: Časové závislosti obvodu AD9280.....	39
Obr. 35: Celkové schéma adaptabilního A/D převodníku.....	41
Obr. 36: Obrazec plošných spojů, strana součástek - top, měřítko M 1:1.....	42
Obr. 37: Obrazec plošných spojů, strana spojů - bottom, měřítko M 1:1.....	43
Obr. 38: Rozmístění součástek, měřítko M 1:1.....	44

1. ÚVOD

V současné době se prakticky veškeré aplikace obrazových signálů i jejich zpracování uskutečňuje v digitální formě. Proto se převádí obrazový signál ze současných obrazových snímačů CCD, CMOS, (který je sice v čase vzorkován, ale z hlediska velikosti má analogový charakter) do digitální formy. Projekt se zabývá adaptabilní formou tohoto A/D převodu, která umožňuje získání kvalitního obrazu i z kamer snímajících scény s velmi proměnnou úrovní osvětlení. Typickým příkladem jsou např. exteriérové bezpečnostní kamery nebo kamery pro sledování dopravy apod.

Digitální forma obrazového signálu poskytuje mnohé výhody – např.:

- stálou kvalitu obrazu i po přenosu reálným přenosovým kanálem
- lepší možnosti zabezpečení a šifrování signálu
- široké možnosti počítačového zpracování
- snadný a zejména kvalitní vysokokapacitní záznam

K nejzávažnějším problémům při převodu analogového obrazového signálu do digitální formy patří jeho optimální kvantování – tedy volba počtu bitů převodníku spolu s vzorkovacím kmitočtem. Proti tomu stojí požadavek na co nejmenší datový tok na výstupu převodníku. Při velkém počtu bitů, kdy se kvalita výstupního signálu po A/D převodu velmi blíží kvalitě vstupního signálu a je malý kvantizační šum, je pro přenos nebo záznam příliš velký objem dat. Jako kompromis mezi těmito požadavky se pro běžné účely používá A/D převodníků s 256 kvantovacími hladinami, tj. 8 bitů. V profesionální oblasti v televizním vysílání však tento počet bitů nestačí a proto se používá kvantování na 10 bitů (studiová kvalita).

Problém při kvantování nastane při snímání obrazu s velkým kontrastem, popřípadě se změnou osvětlení. Potom dochází u přesvětlených částí scény k překročení rozsahu převodníku a tyto světlé plochy jsou po A/D převodu slity do jedné plochy s nejvyšším jasem. Při snímání tmavých scén je využita jen část kvantovacích hladin a jasová dynamika obrazu je po A/D převodu silně poškozena.


V následné diplomové práci bude detailně navržen adaptabilní A/D převodník, který má umožnit přizpůsobení horní referenční úrovně proměnné velikosti vstupního obrazového signálu. Bude zpracovávat, dle požadavku zadání, **černobílý úplný obrazový signál**, protože černobílé kamery se ve zmíněných aplikacích používají častěji a poskytují při dané šířce kmitočtového pásma (bitové rychlosti) vyšší horizontální rozlišení.

Výstupní signál bude k dispozici rovněž v analogové formě úplného obrazového signálu. Tato diplomová práce obsahuje systémový návrh tohoto převodníku a k detailnímu návrhu má poskytnout co nejvíce potřebných podkladů.

2. STRUKTURY PLOŠNÝCH CCD SNÍMAČŮ

Plošné snímače CCD jsou v současnosti nejrozšířenějšími prvky pro snímání obrazu v kamerách. Používají akumulací způsob snímání [1], [2]. Akumulační snímání výrazně zvyšuje účinnost snímacího procesu, neboť každý pixel přispívá k tvorbě signálu po celou dobu snímání.


2.1 Snímače se snímkovým přenosem (Frame Transfer - FT)



Obr. 1: Snímač typu FT (převzato z [1])

Snímače se snímkovým přenosem, jejichž struktura je na obr. 1, využívají oddělené světlocitlivé a paměťové plochy. Z toho plyne nejlepší využití světlocitlivé části, které může dosáhnout až 70 % plochy snímače. Samotné snímání je rozloženo do dvou fází. V první fázi dojde k akumulaci náboje do snímacích částí, ve druhé fázi se tento náboj přesune do zatemněné paměťové části. Po druhé fázi začne nový proces snímání, zatímco se z paměťové části odebírá náboj do výstupního registru. Výhodou tohoto typu snímačů je menší zkreslení aliasingem, nevýhodou je velký efekt rozmazání ve svislém směru při snímání velmi jasných ploch, tzv. smear efekt. Tento jev vzniká vlivem dvojí funkce buněk, jako světlocitlivá plocha a také jako prvek posuvného registru. Smear efekt je možné částečně potlačit zatemněním světlocitlivé části snímače během přesunu náboje do paměťové části. Další nevýhodou snímače FT je jeho vyšší cena. Snímače tohoto druhu se nejčastěji používají v televizních kamerách.


2.2 Snímače s mezisloupcovým přenosem (Interline Transfer - IT)



Obr. 2: Snímač typu IT (převzato z [1])

Snímače s mezisloupcovým přenosem, jejichž princip je na obr. 2, mají mezi sloupci světlocitlivých buněk vloženy sloupce posuvných registrů zakrytých neprůhlednou vrstvou. Plocha registru je společná pro snímače sudého i lichého pulsnímků. Po dokončení akumulace náboje jednoho pulsnímků dojde k přesunu do registrů. Potom se náboje z registrů přesunou do řádkového horizontálního registru. K výhodám snímače s mezisloupcovým přenosem patří menší svislé rozmazání obrazu oproti typu FT, nicméně při nadměrném osvětlení není tento jev zcela potlačen. Nevýhoda je v horším využití plochy snímače vlivem posuvných registrů. Snímače IT aktivně využívají jen asi 30 % celkové plochy snímače.

2.3 Kombinace předchozích způsobů (Field Interline Transfer – FIT)



Obr. 3: Snímač typu FIT (převzato z [1])

Snímače typu FIT se strukturou na obr. 3 jsou kombinací předchozích typů snímačů. Skládají se ze snímací i paměťové části (FT) a také ze svislých posuvných registrů zakrytých neprůhlednou vrstvou (IT). Během trvání zatemňovacího intervalu se náboje přesunou ze světlocitlivých ploch do svislých registrů a následně do paměťové části. Výhodou snímače FIT je úplné odstranění svislého rozmazání obrazu při snímání světlých ploch.

Snímače typu CMOS

Dalším typem plošných obrazových snímačů jsou snímače CMOS. Vznik a zpracování jasové informace probíhá zvlášť u každého obrazového bodu (tzv. pixelu). Velkou výhodou snímačů CMOS je malá spotřeba a tím i zanedbatelné zahřívání čipu. Další výhodou je nízká cena. CMOS snímače jsou velmi rozšířené u fotoaparátů. Použití v kamerách brání několik závažných nevýhod, především malá citlivost na světlo a z ní plynoucí výrazný šum při snímání tmavého obrazu. Nevýhodou je rovněž poněkud menší světelná citlivost těchto snímačů ve srovnání se snímači CCD. S rozvojem technologií se však rozdíl mezi CCD a CMOS snímači snižují. Z hlediska problematiky této diplomové práce je však lhostejné jaký typ snímače bude v kameře použit.

3. SVĚTELNÁ ADAPTABILITA


Světelnou adaptabilitou se rozumí přizpůsobení režimu snímače kamery k osvětlení snímané scény tak, aby nedošlo ke zkreslení dynamiky jasu (deformaci histogramu projevující se přesvětleným nebo naopak příliš tmavým obrazem). To je možné provést buď zacloněním objektivu kamery, nebo elektronickou cestou při zpracování signálu. V diplomové práci je automatická světelná adaptabilita kamery zlepšena dalším doplňujícím systémem při převodu analogového obrazového signálu do digitální formy aplikací světelně adaptabilního A/D převodníku. Přitom je však nutné zajistit, aby primární systém řízení světelné citlivosti kamery zabezpečil činnost v lineární části jasové převodní charakteristiky - tedy zabezpečil kvalitu obrazu a to především při **přesvětlení scény**.

3.1 Možnosti světelné adaptability

3.1.1 Omezení na úrovni bílé

Existují dva způsoby omezení na úrovni bílé (nejvyššího jasu snímané scény). Při tzv. **tvrdém** omezení (obr. 4 křivka a) je obrazový signál, odpovídající nadměrné hodnotě jasu, oříznut na 105 % maximální úrovně. Nevýhodou je ztráta podrobností v přesvětlených oblastech. Tyto se jeví jako plochy se stejným nejvyšším jasem. Pro nápravu je nutné zaclonit kameru, takže dojde ke snížení amplitudy tmavých částí obrazu.

Měkké omezení na úrovni bílé (obr. 4 křivka b) odstraňuje nedostatky tvrdého omezení tím, že omezení amplitud začíná už na úrovni kolem 80% signálu. Průběh omezení je pozvolný, plochy s příliš velkým jasem jsou ztmaveny, ale stále obsahují obrazové podrobnosti. Vztažná hodnota může mírně kolísat a tak je možné dosáhnout velkého rozsahu kontrastu do 100% rozsahu jasového signálu. Tento způsob je často užíván ve studiové televizní technice.



Obr. 4: Převodní charakteristiky omezení bílé (převzato z [1])


3.1.2 Změna doby expozice

U běžných televizních kamer je běžná délka expozice (doba trvání jednoho snímku) 40 ms, případně 20 ms při prokládaném řádkování. Snímání s touto délkou expozice může vadit při snímání rychle se pohybujících předmětů, kdy je sejmutý obraz neostrý a bez podrobností. Zkrácení doby expozice až na hodnoty kolem 1 ms zlepší detaily snímaného obrazu, nicméně výsledný obraz je tmavý vlivem krátké doby snímání (akumulace náboje do snímačů). Výhodou je rovněž menší vliv tepelného šumu snímače na výstupní signál. Prodloužení doby expozice u snímání tmavých scén může způsobit značné rozmazání pohybujících se předmětů, při příliš dlouhé době snímání může dojít k saturaci snímače vlivem teplotní generace nosičů. Každý snímač není rovněž technicky vybaven pro změnu doby expozice.


3.1.3 Změna zisku zesilovače obrazového signálu

Tento způsob je velmi často užíván u jednoduchých kamer určených např. ke snímání křižovatek nebo parkovišť. Zesílení zesilovače za obrazovým CCD snímačem se samočinně nastavuje na vhodnou velikost výstupního signálu. Tím zůstává amplituda výstupního napětí přibližně stálá při změnách osvětlení snímané scény. Tento způsob adaptability se dosahuje samočinným řízením zesílení obrazového zesilovače (Automatic Gain Control – AGC). Rozsah regulace zesílení se obvykle pohybuje v rozmezí 0 – 18 dB.

V rámci zkoumání světelné adaptability s použitím AGC bylo provedeno měření závislosti výstupního napětí kamery na osvětlení. Měření byly černobílá kamera typu MINTRON „JAGUAR“ TV-12W1C a barevná kamera typu MINTRON OS-75D. Měření probíhala v režimech s použitím AGC a bez AGC. Výsledné závislosti jsou znázorněny v grafech na obr. 5 a obr. 6.



Obr. 5: Změřená závislost výstupního signálu na osvětlení kamery TV-12W1C



Obr. 6: Změřená závislost výstupního signálu na osvětlení kamery OS-75D

U černobílé kamery „JAGUAR“ dojde k nasycení snímače při osvětlení kolem 120 – 140 luxů. Obvod AGC omezí úroveň výstupního signálu na 370 mV, tato hodnota zůstává konstantní i při vysokých hodnotách osvětlení, kdy snímač již pracuje bez AGC v nelineárním režimu. S klesajícím osvětlením obvod AGC zvýší úroveň výstupního signálu až na 400 mV. Pokud je osvětlení příliš nízké, obvod AGC již nedokáže vyrovnat velikost výstupního signálu na jmenovitou hodnotu.

Snímač barevné kamery OS-75D dosáhne stavu nasycení na vyšších hodnotách osvětlení, kolem 160 – 180 luxů. Obvod AGC zde vykazuje jiné chování než u černobílé kamery. Při dostatečných hodnotách osvětlení omezí výstupní napětí na 360 mV a tato úroveň zůstává přibližně konstantní ve velkém rozsahu osvětlení. Při nedostatečných hodnotách osvětlení amplituda výstupního signálu klesá stejně jako u černobílé kamery.

Funkce AGC tedy pomáhá udržet napětí výstupního signálu kamery na konstantní úrovni. Nicméně při velmi malých hodnotách osvětlení je tento způsob světelné adaptability nejistý a může selhávat. V grafech je tato oblast znázorněna přerušovanou čarou. Přesné měření při malém osvětlení neproběhlo, protože to neumožňovaly podmínky laboratoře.

Nevýhody AGC odstraňuje adaptabilní A/D převod, který je popsán dále.

4. ADAPTABILNÍ A/D PŘEVOD OBRAZOVÉHO SIGNÁLU

Při tomto způsobu zpracování je použit samostatný obvod mimo kameru. Pro uskutečnění adaptabilního A/D převodu je možné použít dva způsoby zpracování.

Částečné řešení nabízí použití tzv. nelineárního kvantování, kdy je mezi kvantovacími hladinami exponenciální rozestup. Pro tento způsob je však nutné použití speciálních převodníků, takže se tento postup v praxi příliš nepoužívá.

Účinnější řešení je použití adaptabilního A/D převodu. Velikost horní referenční úrovně A/D převodníku s ekvidistantním kvantováním se trvale přizpůsobuje amplitudě vstupního obrazového signálu. Tato amplituda představuje nejvyšší jas ve snímaném obraze. Adaptabilní A/D převod má nevýhodu ve ztrátě absolutní hodnoty jasu obrazu. Jelikož se předpokládá využití u nenáročných aplikací, jako je snímání křížovatek, veřejných prostor nebo počítačového rozpoznávání předmětů, ztráta absolutní hodnoty jasu nemusí být na závadu. Vlastní A/D převod již probíhá známým způsobem popsáním níže.

4.1 Vzorkování

Vzorkování představuje převod spojité funkce vstupního signálu na diskrétní funkci. Toto se provádí pravidelným odebráním vzorků amplitud vzorkovaného signálu. Pro zpracování jasových obrazových signálů je doporučen podle ITU.R BT 601 vzorkovací kmitočet 13,5 MHz [1]. Před samotným vzorkováním je nutné kmitočtové omezení spektra vstupního signálu. Jinak hrozí poškození navzorkovaného signálu vlivem aliasingu. Tento jev nastane při nedodržení Shannon-Kotelnikova vzorkovacího teorému $f_{vz} \geq 2f_m$. Nejčastěji se používá vzorkování 2. typu nebo prodloužené vzorkování 2. typu (často se mu říká Sample and Hold - S&H). Vzorkování popisuje vztah $u_{vz}(t) = u_s(t) \cdot g(t)$, kde $g(t)$ je vzorkovací funkce. Pro vzorkování 2. typu platí vzorkovací funkce

$$g(t) = \sum_{n=-\infty}^{n=\infty} \left[h\left(t - nT_{vz} + \frac{\tau_v}{2}\right) - h\left(t - nT_{vz} - \frac{\tau_v}{2}\right) \right]. \quad (1)$$

4.2 Kvantování

Kvantováním dojde k přidělení konečné množiny čísel teoreticky nekonečné množině navzorkovaných hodnot. Počet kvantizačních hladin určuje rozlišovací schopnost A/D převodníku a je určen počtem bitů. Přiřazením konečné množiny hodnot vznikne kvantizační zkreslení (kvantizační chyba). Toto zkreslení způsobí kvantizační šum. Tento šum vznikne vždy, i když v původním analogovém signálu šum nebyl. Mezi další zkreslení mimo kvantizační šum patří zejména:

- přídavný brum vlivem superpozice šumu a spojitého signálu.
- lineární zkreslení – pokles vyšších kmitočtů, závisí na τ_v/T_{vz} . Je možné je potlačit filtrem typu horní propust.
- přetížení kvantizéru v případě rychle se měnícího digitalizovaného signálu nebo při překročení kvantizačního rozsahu.

Podrobnější popis A/D převodu je možné nalézt v literatuře [1], [2].

5. BLOKOVÉ SCHÉMA ADAPTABILNÍHO A/D PŘEVODNÍKU

Návrh vychází z blokového schématu světelně adaptabilního A/D převodníku [3], které bylo doplněno dalšími obvody pro získání výstupního signálu ve formě úplného obrazového signálu. Výsledné blokové schéma spolu s nejdůležitějšími časovými průběhy je na obr. 7.

5.1 Popis blokového schématu

Vstupní úplný obrazový signál například z kamery v pozitivní polaritě je připojen na svorku Vstup ÚOS. Neinvertující zesilovač Z_1 zajišťuje impedanční přizpůsobení vstupní svorky na 75Ω a zesílení obrazového signálu pro správnou činnost dalších obvodů. Z výstupu Z_1 vystupuje úplný obrazový signál U_{UOS1} do klíčovaného obnovitele stejnosměrné složky a zároveň do oddělovače synchronizační směsi. Výstupní signál synchronizační směsi U_{SS} z oddělovače synchronizační směsi je zpracován generátorem klíčovacích impulzů GKI. Zpracování spočívá ve zkrácení délky trvání impulzu a jeho zpoždění, protože klíčování pro obnovu stejnosměrné složky se vztahuje k úrovni řádkového synchronizačního impulzu. Klíčovaný obnovitel stejnosměrné složky obnoví v signálu U_{UOS1} stejnosměrnou složku upínáním stejnosměrného napětí k úrovni řádkových synchronizačních impulzů v signálu U_{UOS1} .



Úplný obrazový signál s obnovenou stejnosměrnou složkou U_{UOS2} je převeden do digitální formy v A/D převodníku. Zároveň také vstupuje do špičkového detektoru, kde dojde k vytvoření horní referenční úrovně pro A/D převodník. Horní referenční úroveň $U_{RH} = U_{SP}$ se získá ze špičkového detektoru vyhodnocením amplitudy signálu U_{UOS2} . Přepínač P slouží k vypnutí funkce světelné adaptability, při vypnutí světelné adaptability je horní referenční úroveň A/D převodníku určena napětím na svorce U_{refRH} . Dolní referenční úroveň A/D převodníku U_{RD} je určena napětím na svorce U_{refRD} , má hodnotu 25 % z nejvyšší možné amplitudy U_{UOS2} . A/D převodník tedy zpracovává čistě jasový signál bez synchronizačních impulzů. Tímto je dosaženo větších možností světelné adaptability, než při převodu úplného obrazového signálu.

Po A/D převodu je signál převeden do analogové formy v D/A převodníku. Dolní referenční úroveň D/A převodníku má úroveň rovnou úrovni synchronizační směsi $U_{RD} = 0,25 \text{ V}$. A/D i D/A převodník je taktován signálem U_{VZI} z generátoru. Taktovací signál je vzhledem ke zpracovávanému signálu U_{UOS2} nekoherentní, což značně zjednoduší zapojení. Výstupní signál $U_{D/A}$ z D/A převodníku je obrazový jasový signál bez synchronizační směsi. Na doplnění celkové synchronizační směsi slouží součtový obvod Σ , do kterého je společně se signálem $U_{D/A}$ přiveden také signál obsahující úplnou synchronizační směs U_{SS} z oddělovače synchronizační směsi. Výsledný úplný obrazový signál U_{VUOS} je k dispozici na impedančně přizpůsobené výstupní svorce s označením Výstup ÚOS.

Napájecí zdroj dodává symetrické napětí 5 V a nesymetrické napětí 12 V pro činnost obvodů. Celý přípravek bude napájen z laboratorního zdroje symetrického napětí.

V rámci řešení Diplomové práce bylo po dohodě s vedoucím práce nad rámec zadání doplněno blokové schéma A/D převodníku o digitální výstup obrazových dat. Výstupní data budou převedena do sériové podoby v bloku převodníku P/S pro snadnější přenos.

Obr. 7: Blokové schéma adaptabilního A/D převodníku a časové průběhy v klíčových bodech zapojení




6. OBVODOVÝ NÁVRH DÍLČÍCH BLOKŮ ADAPTABILNÍHO A/D PŘEVODNÍKU

V této kapitole je popsán návrh několika vybraných dílčích bloků adaptabilního A/D převodníku. Ve všech dílčích schématech je kvůli větší přehlednosti značení prvků provedeno vždy od začátku (R_1, C_1, \dots).

6.1 Neinvertující zesilovač

Na vstupu A/D převodníku je předpokládán úplný obrazový signál o mezivrcholové hodnotě 1 V. Pro optimální využití A/D převodníku je nutné tento signál zesílit. Zároveň je nutné dodržet impedanci 75Ω na vstupním konektoru. Velikost zesílení je 3, větší zesílení by mohlo způsobit potíže, pokud by na vstup bylo připojeno zařízení s vyšší úrovní výstupního signálu. Výhodné je použití širokopásmového operačního zesilovače. Zapojení s operačním zesilovačem je jednoduché a výsledný obvod má dobré vlastnosti díky silné záporné zpětné vazbě. V zesilovači je použit operační zesilovač typu AD 8055 [4] of firmy Analog Devices. Jedná se o rychlý širokopásmový operační zesilovač s napěťovou zpětnou vazbou vyrobený unipolární technologií. Je předurčen mimo jiné i pro použití ve videotechnice. Nejdůležitější parametry jsou uvedeny v tabulce 1. Pro dodržení vysoké rychlosti je výrobcem doporučován zatěžovací odpor 150Ω . Zesilovač je zapojen jako neinvertující, protože převodník zpracovává obrazový signál s pozitivní polaritou a většina připojovaných zařízení dodává signál též v pozitivní polaritě. Operační zesilovač v neinvertujícím zapojení je na obr. 8. Velikost zesílení je určena vztahem

$$A_U = 1 + \frac{R_{ZV}}{R_1} \quad (2)$$




Obr. 8: Obecné schéma neinvertujícího zesilovače

Tabulka 1: Nejdůležitější parametry obvodu AD 8055 (další parametry v [4])

Veličina	Podmínka	Hodnota	Jednotka
šířka pásma	$G = + 2, V_O = 2V_{\text{žs}}$	150	MHz
mezní rychlost přeběhu	$G = + 1, V_O = 4V \text{ skok}$	1400	V/ μ s
vstupní odpor		10	M Ω
vstupní kapacita		2	pF
výstupní proud	$V_O = \pm 2V$	60	mA
doba ustálení 0,1 %	$G = + 2; 2 V \text{ skok}$	20	ns
potlačení souhlasného signálu	$V_{\text{CM}} = \pm 2,5 V$	82	dB
napájecí napětí		$\pm 4 - \pm 6$	V

Použitý operační zesilovač je umístěn v pouzdu SOIC-8, v jednom pouzdu je jeden zesilovač. Rozmístění vývodů je zobrazeno na obr. 9.



Obr. 9: Rozmístění vývodů obvodu AD8055

Na vstupu neinvertujícího zesilovače je horní propust, která stejnosměrně odděluje vstup zesilovače od předchozích obvodů. Jedná se o RC obvod 1. řádu, požadovaný dolní mezní kmitočet se rovná nejnižšímu přenášenému kmitočtu v obrazovém signálu. Tento kmitočet je pulsňimkový a je roven 50 Hz. Výpočet mezního kmitočtu je dán vzorcem

$$f_m = \frac{1}{2\pi RC} \quad (3)$$


Jelikož je hodnota mezního kmitočtu i odporu rezistoru R_1 známá, zbývá určit kapacitu kondenzátoru C_1 . Toho lze dosáhnout úpravou vztahu (3) na tvar

$$C_1 = \frac{1}{2\pi f R_1} = \frac{1}{2\pi \cdot 50 \cdot 75} = 42,24 \mu\text{F} \quad (4)$$


Po úpravě do řady E12 bude výsledná kapacita $C_1 = 47 \mu\text{F}$. Výsledné schéma zesilovače je na obr. 10.

Pomocí programu OrCAD byla provedena počítačová simulace modulové kmitočtové charakteristiky, na jejímž základě byla zvolena velikost zpětnovazebního odporu R_2 na

1,5 k Ω . Při této hodnotě odporu R_2 je dosažitelný nejvyšší mezní kmitočet celého zapojení. Velikost druhého odporu určujícího zesílení je podle (2) 750 Ω . Aby bylo možné při konstrukci přesně nastavit zesílení, je na místě odporu zapojen trimr P_1 s hodnotou 1 k Ω . Rezistor R_3 zajišťuje zátěž zesilovače pro dosažení vysokého mezního kmitočtu. Kondenzátory C_2 a C_3 jsou blokovací. Výsledná simulovaná kmitočtová charakteristika je na obr. 11.



Obr. 10: Schéma neinvertujícího zesilovače




Obr. 11: Simulovaná modulová kmitočtová charakteristika zesilovače z obr. 10 (OrCAD)


6.2 Oddělovač synchronizační směsi

Slouží pro separování úplné synchronizační směsi potřebné pro tvorbu klíčovacích impulzů pro činnost obnovitele stejnosměrné složky. Oddělovač synchronizační směsi využívá obvod LM1881 firmy National Semiconductor, obvod je umístěn v pouzdru DIL8. Výhodou je jednoduché zapojení, které pro činnost potřebuje minimum okolních součástek. Schéma zapojení na obr. 12 bylo sestaveno podle doporučení výrobce v datasheetu [5]. Obvod dokáže zpracovat úplný obrazový signál pozitivní polaroty s mezivrcholovou úrovní $0,5 V_{SS} - 2 V_{SS}$ i

více, záleží na napájecím napětí. Oddělená synchronizační směs je ve stejné podobě jako u vstupního signálu, tj. řádkové synchronizační impulzy mají v činné části nulovou úroveň, viz obr. 13. Logické úrovně na výstupech jsou závislé na velikosti napájecího napětí. Při napájení 5 V odpovídají úrovni logice TTL, při napájení 12 V je úroveň v logické 1 vyšší a dosahuje 11 V. Bylo zvoleno plné napájecí napětí 12 V, obvod pak dokáže zpracovat obrazový signál s vyšší mezivrcholovou úrovní aniž by došlo k zahlcení. Synchronizační směs je odebrána z vývodu č. 1. Na vývodu č. 3 je výstup svisté synchronizace, v průběhu zatemňovacího intervalu je úroveň v logické 0. Vývod č. 5 dodává signál synchronizačního impulzu barvy, tzv. burstu. Na vývodu č. 7 je logická 0 v průběhu sudého pulsnítku a logická 1 při lichém pulsnítku. Kondenzátor C_4 s kapacitou 100 nF je blokovací.



Obr. 12: Schéma oddělovače synchronizační směsi




Obr. 13: Časové průběhy oddělovače synchronizační směsi

6.3 Generátor klíčovacích impulsů


Tvorba klíčovacích impulsů pro obnovitel stejnosměrné složky spočívá ve zkrácení a časovém zpoždění řádkových synchronizačních impulsů. Použito je zapojení s dvojicí monostabilních klopných obvodů typu 74LS123, schéma zapojení je na obr. 14. Signál synchronizační směsi na svorce U_{SS} z oddělovače je přes odporový dělič složený z prvků R_1 a R_2 přiveden na vstup A prvního klopného obvodu. Dělič slouží ke snížení úrovně logické 1 z oddělovače synchronizační směsi. Klopný obvod je spouštěn sestupnou hranou, tedy s počátkem řádkového synchronizačního impulsu. Na výstupu Q prvního klopného obvodu se objeví kladný impuls, jehož doba trvání je určena prvky R_T a C_T podle vzorce z [6]

$$t = K \cdot R_T \cdot C_T \cdot \left(1 + \frac{0,7}{R_T} \right) \quad [\text{ns, k}\Omega, \text{pF}] \quad (5)$$

Konstanta K se liší u různých výrobců, pro Texas Instruments je její hodnota $K = 0,32$ [6]. Pro hodnoty $R_3 = 2,4 \text{ k}\Omega$ a $C_1 = 1 \text{ nF}$ je vypočtená doba trvání impulsu $0,992 \mu\text{s}$. Tento impuls představuje dobu zpoždění t_z klíčovacího impulsu oproti sestupné hraně řádkového synchronizačního impulsu. Po uplynutí této doby je spuštěn druhý klopný obvod rovněž sestupnou hranou na vstupu A. Na výstupu Q druhého klopného obvodu se objeví kladný impuls délky $t_K = 3 \mu\text{s}$, který představuje výstupní klíčovací impuls pro obnovitel stejnosměrné složky, viz obr. 15. Délka tohoto impulsu je určena prvky $R_5 = 9,1 \text{ k}\Omega$ a $C_2 = 1 \text{ nF}$. Podle výpočtu ze vztahu (5) je délka klíčovacího impulsu $3,136 \mu\text{s}$. Obvod je napájen stabilizovaným napětím 5 V a mezi napájecími piny je blokovací kondenzátor $C_3 = 100 \text{ nF}$. Vstupy nulování CLR a vstupy B jsou připojeny přes rezistor R_4 k napájecímu napětí. Výstupy \overline{Q} mohou zůstat volné.



Obr. 14: Schéma generátoru klíčovacích impulsů



Obr. 15: Časové průběhy generátoru klíčovacích impulzů

6.4 Obnovitel stejnosměrné složky

Pro snadnější možnosti přenosu je v cestě obrazového signálu často použita střídavá vazba. Tím pádem dojde ke ztrátě stejnosměrné složky, protože signál se rovnoměrně rozloží kolem nulové úrovně. Následné obnovení stejnosměrné složky je možné díky výskytu periodicky se opakujících úseků – synchronizačních impulzů. Jejich velikost je stálá a nezávisí na obrazovém signálu. Obvody pro obnovení stejnosměrné složky se nazývají obnovitele stejnosměrné složky. Existují dva druhy obnovitelů stejnosměrné složky.


Jednoduchý obnovitel stejnosměrné složky

Jedná se v podstatě o špičkový detektor, zjednodušené schéma je na obr. 16. Činnost obnovitele spočívá v upínání vrcholů řádkových synchronizačních impulzů na neměnnou úroveň. Vstupní obrazový signál musí být v negativní polaritě. Jednoduchý obnovitel stejnosměrné složky se v praxi nepoužívá pro jeho nevýhody a to hlavně:

- malá odolnost proti poruchám impulzního charakteru přičtených k obrazovému signálu

- přesnost upínání klesá s klesající úrovní obrazového signálu
- obrazový signál lze upínat pouze k nulové úrovni


Tyto nevýhody lze odstranit použitím klíčovaného obnovitele stejnosměrné složky. Podrobnější popis jednoduchého obnovitele stejnosměrné složky lze nalézt v [2].



Obr. 16: Jednoduchý obnovitel stejnosměrné složky

Klíčovaný obnovitel stejnosměrné složky

Obrazový signál se upíná pomocí tranzistoru, který je otvírán do saturace impulzy na vstupu U_K . Okamžik upnutí je v době trvání řádkového synchronizačního impulzu. Zjednodušené schéma je na obr. 17, obecný návrh lze nalézt v literatuře [2].




Obr. 17: Klíčovaný obnovitel stejnosměrné složky (převzato z [2])

Úroveň řádkových synchronizačních impulzů se upíná k napětí na kondenzátoru C_1 , nastaveném potenciometrem P. K obnově stejnosměrné složky dochází na kondenzátoru C, na kterém se udržuje napětí mezi vstupem a výstupem. Toto napětí představuje stejnosměrnou složku obrazového signálu. Pro správnou činnost obnovitele je nutné dodržet podmínku časových konstant $\tau_N \ll t_f$ a zároveň $\tau_V \gg t_f$. Nabíjecí konstanta τ_N je určena vnitřním odporem předchozího obvodu, dále odporem přechodu kolektor - emitor tranzistoru T_1 a kapacitou kondenzátoru C. Vybíjecí konstanta τ_V je určena kapacitou kondenzátoru C a odporem rezistoru R.

Z literatury [3] bylo použito schéma klíčovaného obnovitele stejnosměrné složky. V původním zapojení je jako T_2 použit unipolární tranzistor BF 245. Nevýhoda tohoto zapojení byla v tom, že obrazový signál na výstupu měl stejnosměrnou složku v úrovni kolem 8 V. Pro následující A/D převodník by to znamenalo překročení rozsahu vstupního signálu. Proto bylo experimentálně ověřeno upravené zapojení na obr. 18, které je osazeno bipolárními

tranzistory. Činnost upraveného obnovitele je vhodnější, činné části řádkových synchronizačních impulsů lze upínat k úrovni již kolem 0,5 V.



Obr. 18: Schéma klíčovaného obnovitele stejnosměrné složky

Nabíjecí časová konstanta obnovitele na obr. 18 má tvar

$$\tau_N = (R_1 + R_{KES}) \cdot C_1 \quad (6)$$

kde R_1 je vnitřní odpor předchozího obvodu, v tomto případě je to vnitřní odpor neinvertujícího zesilovače. Velikost tohoto odporu je velmi malá, menší než 1Ω . R_{KES} je saturační odpor mezi kolektorem a emitorem tranzistoru T_1 . Podle literatury [3] má tento odpor velikost kolem 10Ω . Vnitřní odpor zdroje klíčovacího napětí lze zanedbat, protože na toto napětí jsou nabity kondenzátory C_2 a C_3 . Vybíjecí časová konstanta je ve tvaru


$$\tau_V = \left(R_1 + \left(\frac{1}{R_{KE0}} + \frac{1}{R_{T2}} + \frac{1}{R_4} \right)^{-1} \right) \cdot C_1 \quad (7)$$

kde R_{KE0} je odpor mezi kolektorem a emitorem uzavřeného tranzistoru T_1 a R_{T2} je vstupní odpor tranzistoru T_2 . Hodnota odporu R_{T2} byla zjištěna simulací v programu OrCAD. Velikost odporu R_{KE0} se pohybuje kolem $5 M\Omega$, velikost odporu R_{T2} se s rostoucím napětím na bázi zvyšuje, v pracovní oblasti dosahuje zhruba $200 k\Omega$.


Konkrétní hodnoty časových konstant podle (6) a (7) jsou $\tau_N = 0,75 \mu s$ a $\tau_V = 12,2 ms$. V případě nabíjecí konstanty je poměr $\frac{\tau_V}{\tau_N} \approx 85$, u vybíjecí konstanty je to $\frac{\tau_V}{\tau_N} \approx 190$. Správná činnost obnovitele stejnosměrné složky je tedy zaručena.

6.5 Špičkový detektor

Špičkový detektor slouží k vytvoření horní referenční úrovně A/D převodníku při vzorkování vstupního obrazového signálu. Jeho činnost spočívá v usměrnění vrcholové hodnoty obrazového signálu a následném podržení této hodnoty po dobu určenou časovou konstantou. Velikost časové konstanty by měla odpovídat době trvání několika snímků. Vrcholová hodnota v obrazovém signálu je tvořena částí obrazu s nejvyšším jasnem. Nejjednodušší špičkový detektor je tvořen diodou, kondenzátorem a rezistorem. Zapojení jednoduchého špičkového detektoru a časové průběhy jsou na obr. 19 a obr. 20.



Obr. 19: Jednoduchý špičkový detektor



Obr. 20: Časové průběhy špičkového detektoru

Časová konstanta špičkového detektoru je dána velikostí odporu rezistoru R a kapacity kondenzátoru C

$$\tau = R \cdot C \quad (8)$$


Takový špičkový detektor ale potřebuje zdroj signálu s malým vnitřním odporem a měl by pracovat do velké zatěžovací impedance aby nebyla ovlivněna časová konstanta. Jednoduchý špičkový detektor tak byl rozšířen o operační zesilovač na vstupu, který zajišťuje impedanční oddělení od předchozího obnovitele stejnosměrné složky a další operační zesilovač v zapojení napětového sledovače, aby špičkový detektor nebyl ovlivňován následujícími obvody. Celkové schéma špičkového detektoru je na obr. 21. Podrobné odvození časové konstanty lze nalézt v literatuře [3]. Velikost napětí na paměťovém kondenzátoru C_1 lze v čase t určit podle vztahu

$$u_{C_1}(t) = U_0 e^{-\frac{t}{\tau}} \quad (9)$$

kde U_0 je napětí na kondenzátoru C_1 ve výchozím čase $t = 0$. Časová konstanta τ představuje čas, kdy bude na kondenzátoru C_1 napětí o velikosti

$$U_\tau = U_0 e^{-\frac{\tau}{\tau}} = U_0 e^{-1} = \frac{U_0}{e} \quad (10)$$

kde e je Eulerovo číslo ($e \approx 2,718$). V čase určeném časovou konstantou τ bude tedy velikost napětí $U_{\text{ŠP}}$ na úrovni asi 37% z amplitudy zachycené špičky obrazového signálu.



Obr. 21: Schéma špičkového detektoru

Na vstupu je použit rychlý operační zesilovač AD8055, ve funkci napětového sledovače IO₂ vyhoví téměř jakýkoliv univerzální typ. V tomto případě byl použit obvod TL071 s unipolárními vstupními tranzistory s velkým vstupním odporem. Smyčka záporné zpětné vazby u IO₁ je zapojena až za diodou kvůli potlačení nedokonalosti voltampérové charakteristiky diody. Použitá dioda je rychlá, typu 1N4148 s dobou zotavení 4 ns. Kondenzátory C₂, C₃, C₄ a C₅ jsou blokovací s kapacitou 100 nF.

Velikost časové konstanty musí zajistit optimální dobu změny adaptability převodníku ke změnám osvětlení snímané scény. Pokud by byla časová konstanta příliš krátká, docházelo by ke změnám adaptability v průběhu řádku a výsledný obraz by byl zkreslený. Naopak při neúměrně dlouhé časové konstantě by trvalo příliš dlouho, než by se převodník přizpůsobil osvětlení snímané scény. Jako kompromis byla zvolena délka časové konstanty $\tau = 2$ s. To odpovídá době snímání 50 snímků, nedojde tedy ke zkreslení průběhu řádku. Ze znalosti časové konstanty a kapacity kondenzátoru C₁ lze určit velikost odporu úpravou vzorce (8)


$$\tau = P_1 \cdot C_1 \rightarrow P_1 = \frac{\tau}{C_1} = \frac{2}{4,7 \cdot 10^{-6}} = 425,5 \text{ k}\Omega$$

Odpor R je realizován trimrem P₁ = 1M Ω . Přepínačem Př je možné přepnout velikost časové konstanty na velmi malou hodnotu. Pro velikost odporu R₁ = 15 Ω je časová konstanta podle (8) $\tau = 70,5$ μ s. To odpovídá přibližně době trvání řádku, takže adaptabilita se bude měnit velmi rychle.

6.6 Generátor


Obvod generátoru vyrábí taktovací impulzy pro činnost A/D a D/A převodníku. Rovněž dodává taktovací signál pro synchronizaci převodníku na sériový výstup. Základem generátoru je obvod 74LS624, což je napětím řízený oscilátor, odvozený ze staršího typu 74124. Na rozdíl od obvodu 74124 je v pouzdru 74LS624 pouze 1 oscilátor. Výstupní signál má střihu blízkou 1:1. Rozsah generovaných kmitočtů lze po hrubých krocích ovlivňovat volbou kapacity externího kondenzátoru, připojeného mezi svorky 3 a 4. Pro přesnější doladění slouží vstupy 2 (RNG) a 13 (FC), přičemž napětí na svorce 2 ovlivňuje přeladitelnost. Napětí na svorce 13 umožňuje volbu generovaného kmitočtu v rozsahu daném kapacitou externího kondenzátoru a napětím na svorce 2. Závislosti generovaného kmitočtu

na kapacitě externího kondenzátoru a možnost přeladění napětím na svorkách 2 a 13 jsou na obr. 22.



Obr. 22: Závislosti přeladění obvodu 74LS624

Kapacita externího kondenzátoru C_1 byla zvolena 15 pF, to umožňuje rozsah generovaných kmitočtů v rozmezí od 0,5 MHz až do přibližně 32 MHz. Schéma zapojení bylo sestaveno podle pokynů výrobce v datasheetu [7] a je na obr. 23. Konečný kmitočet se nastaví prvky P_1 a P_2 . Nejvhodnější napětí pro vstup RNG je kolem 1,5 V. Nejvyšší dosažitelný kmitočet je potom asi 20 MHz. Kondenzátor C_2 v napájecí větvi je blokovací, s kapacitou 100 nF. Výstupní signál U_{VZI} pro taktování A/D a D/A převodníku a převodníku na sériový výstup je odebrán z přímého výstupu Z na vývodu č. 8. Na vývodu č. 6 je invertovaný signál \bar{U}_{VZI} . Vývod č. 5 je vstup \bar{EN} , kterým je možné vypnout výstup generátoru. Je připojen k zemi, protože výstup generátoru musí být trvale zapnutý.



Obr. 23: Schéma zapojení generátoru


6.7 A/D převodník

V konstrukci je použit rychlý 8 bitový převodník AD 9280 od firmy Analog Devices [8]. Jeho základní parametry jsou uvedeny v tabulce 2.

Tabulka 2: Základní parametry A/D převodníku AD9280 (více v [8])

Veličina	Podmínka	Hodnota	Jednotka
Vzorkovací kmitočet		≤ 32	MHz
Šířka pásma vstupního zesilovače	pokles 3 dB	300	MHz
Diferenciální nelinearita (DNL)	0,5 V, 2,5 V	$\pm 0,2$ (max ± 1)	LSB
Rozsah vstupních napětí		(GND - UCC)	V
Vstupní kapacita		1	pF
Signál / šum a zkreslení	$f_{clk} = 3,58$ MHz	49	dB
Vstupní odpor svorek referenčních napětí	MODE = AVDD	10	k Ω
Napájecí napětí		2,7 – 5,5	V
Napájecí proud	UCC = 3 V	max. 36,7	mA

Převodník je v kaskádním sériovo-paralelním uspořádání, které se velmi často používá pro dosažení vysokých rychlostí při nevelké složitosti A/D převodníků. Obvod AD9280 obsahuje kromě vlastního A/D převodníku také vnitřní napěťovou referenci s napětím 1 V a obvod pro obnovu stejnosměrné složky, viz obr. 24. Vnitřní referenci lze odpojit a tím lze dosáhnout snížení spotřeby. Napěťová reference a obnovitel stejnosměrné složky ale nebudou v konstrukci využity.



Obr. 24: Vnitřní struktura A/D převodníku AD9280 (převzato z [8])

Vývody s bity 0 – 7 a indikací překročení rozsahu (OTR) je možné uvést do stavu vysoké impedance pomocí logické 1 na vstupu THREE-STATE. Obvod je dodáván v pouzdrů typu SSOP s 28 vývody. Zapojení vývodů pouzdra je uvedeno v tabulce 3.

Tabulka 3: Popis vývodů pouzdra AD9280


Číslo	Název	Popis	Číslo	Název	Popis
1	AVSS	zem analogové části	19	CLAMP	zapíná funkci klíčování
2	DRVDD	napájení digitální části	20	CLAMPIN	klíčovací napětí
3, 4	DNC	nezapojeno	21	REFTS	horní mez převodu
5 - 12	D0 – D7	bity 0 – 7 (MSB)	22	REFTF	oddělení horní meze
13	OTR	překročení rozsahu	23	MODE	výběr režimu činnosti
14	DRVSS	zem digitální části	24	REFBF	oddělení dolní meze
15	CLK	hodinový signál	25	REFBS	dolní mez převodu
16	THREE-STATE	zapíná stav vysoké Z	26	VREF	výstup vnitřní reference
17	STBY	funkce snížení spotřeby	27	AIN	analogový vstup
18	REFSENSE	výběr reference	28	AVDD	napájení analogové části

Analogová vstupní část A/D převodníku může pracovat ve dvou základních konfiguracích, a to TOP/BOTTOM nebo CENTER SPAN. V módu TOP/BOTTOM je horní mez vstupního napětí určena napětím na svorce REFTS a dolní mez je určena napětím svorky REFBS. Naproti tomu v módu CENTER SPAN jsou svorky REFTS a REFBS spojeny nakrátko a napětí na těchto svorkách odpovídá středu rozsahu možných vstupních napětí. Rozkmit napětí kolem středu (daného napětím svorek REFTS a REFBS) je určen napětím vnitřního zdroje referenčního napětí.

V konstrukci je použit mód TOP/BOTTOM, dolní mez je pevná, nastavená trimrem P_1 na úroveň zatemnění obrazového signálu. Tato úroveň odpovídá přibližně napětí 0,75 V. Horní úroveň je proměnná, je daná výstupním napětím ze špičkového detektoru. Toto napětí odpovídá nejvyššímu jasu ve snímané scéně. Přepínačem P_7 je možné vyřadit funkci světelné adaptability, horní referenční úroveň je v tomto případě získána v odporovém děliči tvořeném trimrem P_2 . Schéma zapojení bloku A/D převodníku bylo vytvořeno s pomocí pokynů výrobce v datasheetu [8] a je na obr. 25. Obrazový signál U_{UOS2} z obnovitele stejnosměrné složky vstupuje přímo do analogového vstupu A/D převodníku. Taktovací signál z generátoru je připojen ke svorce CLK. Výstupní digitální data jsou přivedena na 8 bitovou sběrnici. Pro režim TOP/BOTTOM je vstup MODE připojen na plné napájecí napětí, třístavový režim výstupů není zapnut. Napájecí napětí analogové i digitální části jsou blokována kondenzátory C_5 a C_6 s kapacitou 100 nF.

A/D převodník vnáší do převodu zpoždění, které je způsobeno sériovo-paraletní konstrukcí. Doba zpoždění odpovídá 4 periodám taktovacího signálu.

Taktovací kmitočet celého zapojení je 13,5 MHz podle doporučení ITU.R BT 601. A/D a D/A převodníky sice dokážou pracovat s vyšším taktovacím kmitočtem, toto ale neumožňuje převodník na sériový výstup, který je popsán později.




Obr. 25: Schéma A/D převodníku

6.8 D/A převodník

V D/A převodníku dochází ke konverzi vstupních paralelních dat o šířce 8 bitů, vystupujících z A/D převodníku, na analogový signál. Tento analogový signál je po přičtení synchronizační směsi výstupním úplným obrazovým signálem adaptabilního A/D převodníku. Na místě D/A převodníku je použit obvod AD 5424 od firmy Analog Devices [9]. Jedná se o nízkopříkonový 8 bitový D/A převodník se strukturou typu invertovaná síť R-2R. Základní parametry jsou uvedeny v tabulce 4. Obvod AD5424 obsahuje kromě vlastního D/A převodníku také vstupní zásobník (Input Latch), kam se ukládají vstupní paralelní data. Tato data lze poslat dál do vlastního D/A převodníku (DAC Register) a následně převést do analogové podoby, nebo zpětně vyčíst z DAC registru a přenést na vstupní svorky. Rozhodování mezi D/A převodem nebo zpětným vyčtením je řízeno pomocí vstupu R/\bar{W} . K načtení dat dojde s náběžnou hranou taktovacího signálu na vstupu \bar{CS} . Vnitřní struktura D/A převodníku AD5424 je na obr. 26, základní parametry jsou uvedeny v tabulce 4.

Obvod je dodáván v pouzdru TSSOP s 16 vývody, možné je také provedení LFCSP s 20 vývody. Zde je použito pouzdro TSSOP, popis jednotlivých vývodů je uveden v tabulce 5.



Obr. 26: Vnitřní struktura obvodu AD5424 (převzato z [9])

Tabulka 4: Základní parametry obvodu AD5424 (více v [9])


Veličina	Hodnota	Jednotka
Taktovací kmitočet	max. 20,4	MSPS
Diferenciální nelinearita	$\pm 0,5$	LSB
Vstupní odpor vstupu V_{REF}	typicky 10	$k\Omega$
Rozsah referenčních napětí V_{REF}	± 10	V
Napájecí napětí	2,5 – 5,5	V

Tabulka 5: Popis vývodů pouzdra obvodu AD 5424

Číslo	Název	Popis
1	IOUT1	analogový proudový výstup
2	IOUT2	dolní mez analogového proudového výstupu
3	GND	zem
4 - 11	D7 - D0	bity 7 – 0
12	\overline{CS}	vstup taktovacího signálu
13	R/W	funkce načtení paralelních dat / zpětné načtení obsahu registru
14	VDD	napájecí napětí
15	VREF	vstup referenčního napětí
16	RFB	zpětnovazební rezistor – ve spojení s operačním zesilovačem

Výstupní analogovou veličinou D/A převodníku je proud, vytvořený váhovaným součtem příspěvků rezistorů v síti R-2R. Pro převod na napětí je na výstupu z obvodu AD5424 zapojen převodník I/U. Je realizován operačním zesilovačem AD 8055, který je použit také na místě neinvertujícího zesilovače a ve špičkovém detektoru. Zapojení bylo sestaveno podle pokynů výrobce v datasheetu [9], pouze vstupy operačního zesilovače byly vzájemně prohozeny. Tato změna byla provedena kvůli dosažení kladné polaritě výstupního napětí při kladném referenčním napětí na svorce V_{REF} . Meze výstupního napětí jsou určeny napětími na svorkách I_{OUT2} a V_{REF} . Taktovací signál U_{VZI} je přiveden ke vstupu \overline{CS} , obvod reaguje na


náběžnou hranu taktovacího signálu. Horní mez výstupního obrazového jasového signálu je určena trimrem P_2 a odpovídá napětí přibližně 1 V. Dolní mez odpovídá úrovni zatemnění kolem 250 mV a je určena nastavením trimru P_1 . D/A převodník AD5424 je napájen z větve 5 V D pro napájení číslicových obvodů, operační zesilovač AD8055 je napájen ze symetrické větve 5 V A pro analogovou část. Napájecí napětí jsou blokována kondenzátory $C_1 - C_3$ s kapacitou 100 nF. Schéma zapojení bloku D/A převodníku je na obr. 27.



Obr. 27: Schéma D/A převodníku

6.9 Součtový obvod


Součtový obvod slouží pro doplnění jasového signálu $U_{D/A}$ z bloku D/A převodníku o synchronizační směs U_{SS} získanou v oddělovači synchronizační směsi. Zajišťuje zároveň impedanční přizpůsobení na výstupní konektor. Výstupním signálem ze součtového obvodu je úplný obrazový signál adaptabilního obrazového A/D převodníku. Součtový obvod je sestaven jako operační zesilovač v součtovém zapojení. Oddělovač synchronizační směsi dodává signál synchronizační směsi U_{SS} v napěťových úrovních přibližně 0 V a 11 V. Tato úroveň je ale pro možnosti součtového obvodu příliš vysoká. Jasový obrazový signál z D/A převodníku se pohybuje v rozmezí 0,25 V až 1 V. Doplněná synchronizační směs musí mít úroveň v rozmezí 0 V až 0,25 V. Potřebné snížení úrovně synchronizační směsi U_{SS} zajišťuje napěťový dělič složený z rezistorů R_1 a R_2 s dělicím poměrem asi 45. Po snížení úrovně je možné signál synchronizační směsi sečíst s jasovým signálem z D/A převodníku. Oba signály jsou přivedeny přes oddělovací rezistory R_3 a R_4 s hodnotou odporu 1 k Ω na neinvertující vstup operačního zesilovače AD8055. Operační zesilovač je napájen z analogové symetrické větve 5 V a je blokován kondenzátory C_1 a C_2 s kapacitou 100 nF. Přenos operačního zesilovače je 1. Impedanční přizpůsobení výstupní svorky na nominální impedanci pro videotechniku, 75 Ω , zajišťuje rezistor R_6 . Schéma zapojení bloku součtového obvodu je na obr. 28.



Obr. 28: Schéma zapojení součtového obvodu

6.10 Převodník pro sériový výstup dat

Vzorky jasového signálu v digitální podobě by bylo možné vyvést přímo ze sběrnice jako paralelní 8 bitová data. Tento způsob je sice jednoduchý, ale pro připojení dalších obvodů by bylo nutné použití kabelu s nejméně 9 vodiči. Pro snadnější možnosti přenosu byl navržen převodník na sériový výstup. Převodník má za úkol zajistit převod navzorkovaného jasového signálu v paralelní podobě na data v sériové podobě. Původně bylo zamýšleno tento převodník vytvořit s použitím tzv. serializéru CLC 020 od firmy National Semiconductor [10]. Obvod CLC 020 dokáže zpracovat barevný obrazový signál podle standardů SMPTE 125M, SMPTE 267M, SMPTE 244M a ITU-R BT.601. Vstupní sběrnice má šířku 10 bitů. Taktovací signál je odvozen od hodinového kmitočtu vstupního digitálního signálu. Vstupní vzorkovaný obrazový signál obvodu CLC020 je složen ze vzorků jasového signálu a chrominančních signálů podle obr. 29.



Obr. 29: Struktura vstupního signálu obvodu CLC020


Výstupní sériový datový tok odpovídá standardu SMPTE 259M. Vzhledem k možnému nepředvídatelnému chování obvodu CLC 020 však bylo od tohoto způsobu upuštěno. Podstatným problémem je zcela jiná struktura vstupního digitálního obrazového signálu. Obvod CLC020 zpracovává barevný obrazový signál podle obr. 29. A/D převodník dodává černobílý obrazový signál, kde všechny vzorky obsahují pouze jasový signál, chrominanční signály nejsou vůbec přenášeny. Celková struktura je tvořena pouze vzorky jasu Y. Další komplikace představuje absence synchronizační směsi ve zpracovávaném digitálním jasovém signálu. Navzorkovaný jasový signál neobsahuje synchronizační směs, aby bylo možné dosáhnout co nejvyšších možností světelné adaptability. Pro účely adaptabilního obrazového A/D převodníku se tedy obvod CLC020 nehodí.

Zvolené řešení spočívá v prostém převedení paralelních dat na sériová bez dodatečného doplnění režie přenosu a jiného zpracování. Výstupní signál potom neodpovídá doporučení SMPTE 259M, je tedy pouze jakýmsi doplňujícím digitálním výstupem obrazového signálu určeným pro měření nebo experimenty.

Převod do sériové podoby se provede pomocí posuvného registru s paralelním vstupem a sériovým výstupem typu 74165 [11]. Posuvný registr je nutné taktovat kmitočtem, který je

násobkem taktovacího kmitočtu A/D (a D/A) převodníku a šířky sběrnice vstupních paralelních dat. Taktovací signál posuvného registru musí zajistit vysunutí celého 8 bitového slova v 1 periodě taktovacího signálu pro A/D převodník U_{VZI} . Jedná se tedy o 8 násobek taktovacího kmitočtu U_{VZI} pro A/D a D/A převodník. Při těchto vysokých rychlostech jsou už překročeny možnosti bipolární logiky, a proto je použit obvod vyrobený unipolární technologií v provedení LV.

K vytvoření potřebného vysokého kmitočtu pro činnost posuvného registru je použit obvod CY 2302 od firmy Cypress Semiconductor [12]. Jedná se o násobič kmitočtu využívající smyčku fázového závěsu. Možné výstupní násobky vstupního kmitočtu jsou 1, 2, 4, 8 a 16. Vnitřní struktura obvodu je patrná z obr. 30. Obvod může být napájen napětím 3,3 V nebo 5 V. Při napájení 5 V odpovídají logické úrovně logice TTL. Potřebný násobící poměr je dán logickými úrovněmi vstupů FS0 a FS1 a propojením vstupu FBIN na jeden z výstupů. Základní parametry obvodu a nastavení vstupů pro dosažení různých násobících poměrů jsou uvedeny v tabulce 6.




Obr. 30: Vnitřní struktura obvodu CY2302 (převzato z [12])

Tabulka 6: Nejdůležitější parametry obvodu CY2302 a možnosti nastavení (více v [12])

Veličina		Hodnota	Jednotka	
Vstupní kmitočet		5 – 133	MHz	
Výstupní kmitočet		10 – 133	MHz	
Střída výstupního signálu		typicky 50	%	
Čas zavěšení smyčky PLL		< 1	ms	
Náběžná hrana výstupního signálu		< 2,5	ns	
Sestupná hrana výstupního signálu		< 1,5	ns	
FBIN	FS0	FS1	OUT1	OUT2
OUT1	0	0	2 x REF	REF
OUT1	1	0	4 x REF	2 x REF

OUT1	0	1	REF	REF/2
OUT1	1	1	8 x REF	4 x REF
OUT2	0	0	4 x REF	2 x REF
OUT2	1	0	8 x REF	4 x REF
OUT2	0	1	2 x REF	REF
OUT2	1	1	16 x REF	8 x REF

Činnost posuvného registru je svázaná s taktovacím signálem U_{VZI} . V okamžiku kladné hrany signálu U_{VZI} dojde k načtení paralelních dat a následně jsou tato data v sériové podobě vysunována na výstup. Doba vysunování dat musí být stejná nebo kratší než perioda signálu U_{VZI} . Vzájemné časové souvislosti jsou vyobrazeny na obr. 31.




Obr. 31: Vzájemné časové souvislosti převodníku na sériový výstup

Násobič kmitočtu CY2302 dodává na výstupu OUT1 signál označený číslem 1. Tento signál je použit pro taktování převodníku 74LV165, ale je nutné tento signál invertovat. Pokud by byl převodník taktován přímo signálem z násobiče, došlo by k překrytí času načtení paralelních dat a času vysunutí prvního bitu na sériový výstup. Potřebný taktovací signál je získán pomocí invertoru s vysokofrekvenčním tranzistorem T_1 , typ BFP420. Nejvhodnější hodnoty odporu rezistorů byly zjištěny simulací v programu OrCAD.

Načtení paralelních dat probíhá vždy s příchodem náběžné hrany taktovacího signálu U_{VZI} . Toto načtení musí být dostatečně krátké, aby bylo umožněno vysunutí všech 8 bitů na výstup. To znamená ukončení načítání dat před příchodem náběžné hrany taktovacího signálu na vstupu CLK. Obvod 74165 načte paralelní data pokud je na vstupu SH/LD úroveň logické 0. Vytvoření krátkého impulsu logické 0 zajišťuje monostabilní klopný obvod složený z tranzistorů T_2 a T_3 . S příchodem náběžné hrany signálu U_{VZI} dojde ke spuštění klopného obvodu a na jeho výstupu se objeví kladný impuls o délce 4 ns, délku impulsu určují prvky R_4 a C_1 . Po invertování pomocí tranzistoru T_4 (vstup SH/LD reaguje na logickou 0) je signál přiveden do vstupu SH/LD obvodu 74165. Výsledné schéma zapojení bloku převodníku na sériový výstup je na obr. 32.


Tento způsob vytvoření sériových dat pro výstup je spíše náznakem možného řešení a není jisté, zda toto zapojení bude pracovat bez problémů. Obvod 74165 pracuje téměř na hranici možností při vysunování dat, rovněž prodleva mezi načtením paralelních dat ze sběrnice a zahájením vysunování na sériový výstup je velmi krátká.



Obr. 32: Schéma převodníku na sériový výstup

6.11 Napájecí zdroj


U kompletního A/D převodníku se předpokládá napájení z vnějšího symetrického zdroje 15 V. Blok napájecího zdroje bude zajišťovat především stabilizaci a vyhlazení napětí z vnějšího zdroje. Pro napájení bloků oddělovač synchronizační směsi a obnovitel stejnosměrné složky je použito nesymetrické napětí 12 V. Bloky ve kterých jsou použity operační zesilovače, tj. analogové bloky neinvertující zesilovač, špičkový detektor a součtový obvod je použito symetrické napájení 5 V (značeno ± 5 V A). Tato napájecí větev je oddělená od napájecí části pro digitální obvody kvůli potlačení rušení. Oddělení je provedeno tlumivkou T1. Velikost indukčnosti tlumivky T1 není nijak kritická, je vhodné aby tlumivka měla nízký odpor vinutí. Bloky využívající digitální obvody, tj. generátor klíčovacích impulzů, A/D převodník, D/A převodník, generátor taktovacích impulzů a převodník na sériový výstup, jsou napájeny z větve nesymetrického napětí 5 V, označené 5 V D. Schéma bloku napájecího zdroje je na obr. 33. U vstupních napájecích svorek jsou vyhlazovací elektrolytické kondenzátory s velkou kapacitou 470 μ F. Následné snížení napájecího napětí je zajištěno lineárními stabilizátory pro potřebná napětí + 5 V, - 5 V a + 12 V. Použity jsou typy 7805, 7905 a 7812, všechny v pouzdru TO-220 s maximálním výstupním proudem 1 A. Povolený ztrátový výkon stabilizátoru bez umístění na chladič je 5 W. Pro potřeby celého zapojení je to dostatečné. Zapojení stabilizátorů jsou sestavena podle doporučení výrobce v datasheetu [13]. V blízkosti vývodů každého stabilizátoru jsou zapojeny keramické blokovací kondenzátory pro potlačení případných vysokofrekvenčních kmitů. Výstupní napětí ze stabilizátorů jsou dodatečně vyhlazena tantalovými kondenzátory C₉ a C₁₀ pro analogovou část a kondenzátorem C₁₁ zapojeném za tlumivkou T1 pro digitální část. Rozvod zemního potenciálu je společný pro všechny obvody. Příkony jednotlivých obvodů nejsou velké, takže použití společné země není na závadu, navíc se značně zjednoduší obrazec plošných spojů.



Obr. 33: Schéma napájecího zdroje

6.12 Zpoždění obrazového signálu při zpracování

Průběh jasového signálu na výstupu adaptabilního A/D převodníku bude vykazovat určité zpoždění oproti vstupnímu signálu. Naproti tomu zpoždění signálu synchronizační směsi U_{SS} bude minimální. Zpoždění jasového signálu je způsobeno hlavně sériovo-paralelní strukturou A/D převodníku AD9280, který je složen ze 4 samostatných převodníků s postupnou komparací, viz obr. 24. Převod 1 vzorku v obvodu AD9280 trvá 4 taktovací cykly a převodník pracuje najednou se 4 vzorky, viz obr. 34.



Obr. 34: Časové závislosti obvodu AD9280

Jasový signál v digitální podobě na výstupu A/D převodníku AD9280 bude tedy zpožděn o 4 periody taktovacího signálu U_{VZI} a navíc o 25 ns, které představují zpoždění při vysunutí dat na výstup. Při vzorkovacím kmitočtu 13,5 MHz je celková doba zpoždění A/D převodu přibližně

$$t_z = \frac{1}{13,5 \cdot 10^6} \cdot 4 + 25 \cdot 10^{-9} = 0,321 \mu s \quad , \quad (11)$$

což je při době trvání aktivní doby řádku 52 μs zpoždění přibližně o $\frac{1}{162}$ řádku. Při digitalizaci obrazového signálu podle ITU.R BT 601 s rozlišením 720 x 576 obrazových bodů toto zpoždění odpovídá posunutí obrazu přibližně o 4 – 5 bodů. Zpoždění D/A převodníku je mnohem menší, lze konstatovat že po příchodu kladné hrany taktovacího signálu dojde k převodu signálu do 20 ns. Při vzorkovacím kmitočtu 13,5 MHz je délka periody 74,07 ns,

takže zpoždění A/D převodníku při vysunutí dat na výstup je kratší než doba periody taktovacího signálu. Na výstupu D/A převodníku se objeví zpracovávaný vzorek po 5 periodách taktovacího signálu. Na výstupní svorce úplného obrazového signálu bude toto zpoždění přibližně stejné, protože za D/A převodníkem je jen součtový obvod, který vnáší minimální zpoždění.

Výsledný sloučený úplný obrazový signál by měl být zpracovatelný v dalších zařízeních. Norma CCIR D nebo B připouští tolerance v délkách trvání různých částí synchronizačních impulzů kolem $\pm 0,3 \mu\text{s}$.


7. KONSTRUKČNÍ PODKLADY PRO REALIZACI A/D PŘEVODNÍKU

V této kapitole jsou uvedeny konstrukční podklady pro realizaci adaptabilního A/D převodníku ve formě laboratorního přípravku. Také je zde návrh zadání pro případné umístění adaptabilního obrazového A/D převodníku do laboratorní úlohy.


Konstrukce je smíšená, pasivní součástky jsou převážně klasické s drátovými vývody. Složité integrované obvody, operační zesilovače a vysokofrekvenční tranzistory jsou v SMT. Vstupní a výstupní analogové signály jsou připojeny pomocí konektorů typu BNC do plošného spoje. Sériový výstup digitálních dat je rovněž na konektoru BNC. Napájecí napětí se připojuje přes konektor WAGO. Přepínače Př1 a Př2 by bylo vhodné umístit na čelní panel skříňky a s deskou plošných spojů je propojit pomocí páskových kabelů. V seznamu součástek jsou uvedeny rezistory typu metalizovaná vrstva, toto ale není podmínkou a je možné použít i rezistory uhlíkové.

Kompletní zapojení A/D převodníku je na obr. 35. Zapojení je umístěno na oboustranné desce plošných spojů o rozměrech 165 x 110 mm. Na obr. 36 je motiv ze strany součástek (vrstva top), na obr. 37 je motiv ze strany spojů (vrstva bottom). Obr. 38 znázorňuje rozmístění součástek. Návrh desky plošných spojů byl proveden v programu EAGLE.


V kapitole 7.2 je sestaven možný návrh laboratorní úlohy využívající adaptabilní A/D převodník. Úlohu je možné zařadit do výuky předmětu Videotechnika (MVVK).




Obr. 35: Celkové schéma adaptabilního A/D převodníku



Obr. 36: Obrazec plošných spojů, strana součástek - top, měřítko M 1:1



Obr. 37: Obrazec plošných spojů, strana spojů - bottom, měřítko M 1:1



Obr. 38: Rozmístění součástek, měřítko M 1:1

7.1 Seznam součástek

Označení	Hodnota	Pouzdro	Popis
R1	75 R	0207/12	metalizovaný rezistor, řada E24
R2	1,5 k	0207/12	metalizovaný rezistor, řada E12
R3	150 R	0207/12	
R4	3,3 k	0207/12	
R5	8,2 k	0207/12	
R6	22 k	0207/12	
R7	2,7 M	0207/12	
R8	8,2 k	0207/12	
R9	2,2 k	0207/12	
R10	620 R	0207/12	
R11	680 k	0207/12	metalizovaný rezistor, řada E12
R12	15 R	0207/12	
R13	10 k	0207/12	
R14	220 R	0207/12	
R15	1 k	0207/12	
R16	1 k	0207/12	
R17	100 k	0207/12	
R18	75 R	0207/12	metalizovaný rezistor, řada E24
R19	8,2 k	0207/12	metalizovaný rezistor, řada E12
R20	5,6 k	0207/12	metalizovaný rezistor, řada E12
R21	2,4 k	0207/12	metalizovaný rezistor, řada E24
R22	330 R	0207/12	metalizovaný rezistor, řada E12
R23	9,1 k	0207/12	metalizovaný rezistor, řada E24
R24	470 R	0207/12	metalizovaný rezistor, řada E12
R25	180 R	0207/12	
R26	180 R	0207/12	
R27	270 R	0207/12	
R28	33 R	0207/12	
R29	180 R	0207/12	
R30	180 R	0207/12	
P1	1 k	PT-10	trimr
P2	2,5 k	PT-10	
P3	2,5 k	PT-10	
P4	2,5 k	PT-10	
P5	1 k	PT-10	
P6	1 k	PT-10	
P7	1 M	PT-10	
P8	5 k	PT-10	
P9	5 k	PT-10	
C1	47 u	TAP5-80	tantalový kondenzátor

C2	100 n	C050-025X075	keramický kondenzátor
C3	100 n	C050-025X075	
C4	68 n	MKT RM 5	svitkový kondenzátor
C5	22 u	E5-10,5	tantalový kondenzátor
C6	100 n	C050-025X075	keramický kondenzátor
C7	100 n	C050-025X075	
C8	100 n	C050-025X075	
C9	10 u	E5-4	bipolární elektrolytický kondenzátor
C10	100 n	C050-025X075	keramický kondenzátor
C11	100 n	C050-025X075	
C12	100 n	C050-025X075	
C13	100 n	C050-025X075	
C14	100 n	C050-025X075	
C15	100 n	C050-025X075	
C16	100 n	C050-025X075	
C17	510 p	C050-025X075	slídový kondenzátor
C18	100 n	C050-025X075	keramický kondenzátor
C19	100 n	C050-025X075	
C20	4,7 u	E5-4	tantalový kondenzátor
C21	100 n	C050-025X075	keramický kondenzátor
C22	100 n	C050-025X075	
C23	100 n	C050-025X075	
C24	100 n	C050-025X075	
C25	100 n	C050-025X075	
C26	100 n	C050-025X075	
C27	1 n	C050-025X075	svitkový kondenzátor
C28	1 n	C050-025X075	
C29	100 n	C050-025X075	keramický kondenzátor
C30	15 p	C050-025X075	
C31	100 n	C050-025X075	
C32	10 p	C050-025X075	keramický kondenzátor
C33	100 n	C050-025X075	
C34	100 n	C050-025X075	
C35	470 u	E5-10,5	elektrolytický kondenzátor
C36	470 u	E5-10,5	
C37	330 n	C050-025X075	keramický kondenzátor
C38	100 n	C050-025X075	
C39	330 n	C050-025X075	
C40	100 n	C050-025X075	
C41	2,2 u	E5-4	tantalový kondenzátor
C42	1 u	E5-4	tantalový kondenzátor
C43	22 u	E5-4	elektrolytický kondenzátor
C44	22 u	E5-4	

C45	22 u	E5-4	
C46	100 n	C050-025X075	keramický kondenzátor
T1	BC547	TO-92	univerzální tranzistor NPN
T2	BC547	TO-92	univerzální tranzistor NPN
T3	BFP420	SOT-343	vysokofrekvenční tranzistor NPN
T4	BFP420	SOT-343	vysokofrekvenční tranzistor NPN
T5	BFP420	SOT-343	vysokofrekvenční tranzistor NPN
T6	BFP420	SOT-343	vysokofrekvenční tranzistor NPN
IO1	AD8055	SOIC-8	operační zesilovač
IO2	AD9280	SSOP-28	A/D převodník
IO3	AD5424	TSSOP-16	D/A převodník
IO4	AD8055	SOIC-8	operační zesilovač
IO5	LM1881	DIL-8	oddělovač synchronizační směsi
IO6	AD8055	SOIC-8	operační zesilovač
IO7	TL071	SO-8	operační zesilovač
IO8	AD8055	SOIC-8	operační zesilovač
IO9	74LS123	DIL-16	monostabilní klopný obvod
IO10	74LS624	DIL-14	napětím řízený oscilátor
IO11	74LV165	SO-16	posuvný registr
IO12	CY2302	SOIC-8	násobič kmitočtu
IO13	7812	TO-220	lineární stabilizátor
IO14	7805	TO-220	lineární stabilizátor
IO15	7905	TO-220	lineární stabilizátor
TI	100 u	0204/5	tlumivka radiální 09P
+15V,0V,-15V	WAGO3	255-403-5	napájecí konektor
vstup UOS	A1944-50	A1944	konektor BNC do DPS
výstup UOS	A1944-50	A1944	konektor BNC do DPS
digitální výstup dat	A1944-50	A1944	konektor BNC do DPS
Př1	switch	320-916	páčkový přepínač 1 pólový
Př2	switch	320-916	páčkový přepínač 1 pólový

7.2 Návrh laboratorní úlohy

Název:

Měření vlastností adaptabilního A/D převodu obrazových signálů

Zadání:

1. Změřte převodní charakteristiku kamery MINTRON TV-12W1C bez adaptabilního A/D převodníku.

2. Změřte převodní charakteristiku kamery MINTRON TV-12W1C s použitím adaptabilního A/D převodníku.
3. Vyšetřete průběh odezvy adaptabilního A/D převodníku na skokovou změnu osvětlení při zvolené normální nebo krátké časové konstantě.
4. Prohlédněte si časový průběh jasového signálu v analogové i digitální podobě.

Teoretický úvod:

Adaptabilní A/D převod umožňuje dosažení přibližně stálé amplitudy obrazového signálu i při snímání scén s velmi proměnlivou úrovní osvětlení. Použití adaptabilního A/D převodu obrazového signálu je účinnějším způsobem řízení, než změna zisku zesilovače obrazového signálu v kameře, obecně označované jako AGC. Rozsah regulace AGC bývá obvykle omezen na 18 dB, adaptabilní A/D převod umožňuje dosažení většího rozsahu regulace. Měření probíhá na laboratorním přípravku Adaptabilní obrazový A/D převodník, vstupní i výstupní signál je k dispozici v analogové formě. Výstupní jasový signál je k dispozici také v digitální podobě v sériovém toku dat.

Pokyny k zadání:

ad 1) Převodní charakteristiku změřte jako závislost amplitudy výstupního signálu kamery na osvětlení. Měření proveďte do maximální intenzity osvětlení 200 luxů. Minimální osvětlení je dané podmínkami v laboratoři. Amplitudu obrazového signálu odečítejte na osciloskopu.

ad 2) Připojte výstup z kamery na vstupní konektor přípravku Adaptabilní obrazový A/D převodník. Přepínač $Př_1$ přepněte do polohy zapnuté funkce světelné adaptability. Proveďte stejné měření jako v předchozím bodě. Výsledky vynesete společně do jednoho grafu.

ad 3) Přepínač $Př_1$ nechte v poloze zapnuté světelné adaptability. Na obrazovce sledujte obraz z kamery a chování A/D převodníku při skokové změně osvětlení. Změnu osvětlení je možné provést např. zastíněním objektivu kamery rukou. Pokuste se odhadnout dobu přizpůsobení A/D převodníku při zvolené normální nebo krátké časové konstantě. Volbu časové konstanty lze provést přepínačem $Př_2$. Diskutujte vliv příliš krátké časové konstanty na obrazový signál.

ad 4) Výstupní obrazový signál z A/D převodníku je k dispozici v analogové i digitální podobě. Na výstupní svorku Výstup UOS připojte osciloskop a srovnajte časové průběhy vstupního a výstupního signálu. Vyšetřete možné zpoždění jasového signálu na výstupu A/D převodníku. Toto proveďte při snímání scény složené ze svislých černobílých pruhů.

Použité přístroje a pomůcky:

černobílá kamera MINTRON TV-12W1C

svítidlo s nastavitelnou svítivostí

luxmetr

osciloskop

laboratorní přípravek „Adaptabilní obrazový A/D převodník“

laboratorní zdroj ± 15 V

obrazec svislých černých pruhů

8. ZÁVĚR

Všechny body zadání Diplomové práce byly splněny. Byl zde proveden částečný rozbor problematiky řízení světelné adaptability několika různými způsoby, dále celkový obvodový návrh a popis jednotlivých částí adaptabilního A/D převodníku. Nakonec byly vytvořeny úplné konstrukční podklady, tj. celkové schéma zapojení, rozpis součástek, návrh desky plošného spoje a rozmístění součástek.

Řešený A/D převodník poskytuje nejúčinnější možnosti řízení světelné adaptability, protože dochází ke zpracování pouze jasového signálu bez synchronizační směsi. Rozsah A/D převodníku je tak plně využit i při malých úrovních osvětlení a ani v tomto případě nedojde k velkému zkreslení obrazu po A/D převodu. Řešený převodník je možné snadno začlenit do již stávajícího systému pracujícího s černobílým obrazovým signálem.

Potíže by mohly nastat pokud by kamera snímala zcela zateměnou scénu. Pak by na vstupu A/D převodníku (tj. na výstupu kamery) byl pouze signál synchronizační směsi a došlo by ke sloučení horní a dolní referenční úrovně A/D převodníku a na výstupu by se mohl objevit silný šum. Tento případ je ale málo pravděpodobný, protože snímaná scéna je obvykle vždy aspoň trochu osvětlena.

Navíc byl nad rámec požadavků zadání adaptabilní A/D převodník doplněn o sériový digitální výstup obrazových dat. Protože na digitálním výstupu obrazových dat je pouze jasový signál, není tento výstup slučitelný s jinými zařízeními využívajícími převážně standart SMPTE 259M. Návrh převodníku na sériový výstup je proto spíše jen naznačením možného řešení. Další problém představuje vysoká rychlost pro vysunování obrazových dat. Použitý obvod 74LV165 pracuje na hranici možností (kmitočtově) a může vykazovat problémy. Vhodnějším řešením převodníku na sériový výstup by mohlo být použití signálového procesoru. Potom by nebyla na obtíž vysoká rychlost výstupních dat, navíc by bylo možné tato data snadno doplnit o režii přenosu, případně vzorky chrominančních signálů s nulovou hodnotou. V tom případě by obrazová data odpovídala standardu SMPTE 259 M a jejich dodatečné zpracování by bylo snazší.

LITERATURA

- [1] KUBA, P., VÍT, V. *Televizní technika – studiové zpracování televizního signálu*, BEN – technická literatura, 2000, ISBN 80-86056-88-0
- [2] ŘÍČNÝ, V. *Videotechnika*. Brno: FEKT VUT v Brně, 2007. Učební text. ISBN 978-80-214-3439-4
- [3] TOMAŠÁK, L. *Světelně adaptabilní převodník pro obrazové signály*. Brno, 2006. Bakalářská práce. FEKT VUT v Brně.
- [4] Analog Devices, katalogové listy obvodu AD8055, dostupné na: <http://www.analog.com/static/importedfiles/data_sheets/AD8055_8056.pdf>
- [5] National Semiconductor, katalogové listy k obvodu LM1881, dostupné na : <<http://pdf1.alldatasheet.com/datasheet-pdf/view/8684/NSC/LM1881.html>>
- [6] JEDLIČKA, P. *Přehled obvodů řady TTL 7400 – 2.díl*, BEN – technická literatura, 2005, ISBN 80-7300-170-5
- [7] Texas Instruments, katalogové listy obvodu 74LS624, dostupné na: <<http://pdf1.alldatasheet.com/datasheet-pdf/view/28061/TI/74LS624.html>>
- [8] Analog Devices, katalogové listy obvodu AD9280, dostupné na: <http://www.analog.com/static/imported-files/data_sheets/AD9280.pdf>
- [9] Analog Devices, katalogové listy obvodu AD5424, dostupné na: <http://www.analog.com/static/imported-files/data_sheets/AD5424_5433_5445.pdf>
- [10] National Semiconductor, katalogové listy obvodu CLC020, dostupné na: <<http://www.ti.com/lit/ds/symlink/clc020.pdf>>
- [11] Texas Instruments, katalogové listy obvodu 74LV165, dostupné na: <<http://www.datasheetcatalog.org/datasheet/philips/74lv165.pdf>>
- [12] Cypress Semiconductor, katalogové listy obvodu CY2302, dostupné na: <<http://www.cypress.com/?docID=21826>>
- [13] SGS Thomson Microelectronics, katalogové listy obvodu 7805, dostupné na: <<http://www.datasheetcatalog.org/datasheet/SGSThompsonMicroelectronics/mXwrtr.pdf>>

SEZNAM SYMBOLŮ, VELIČIN A ZKRATEK

A/D	Analogově/digitální
FT	Snímač se snímkovým přenosem
IT	Snímač s mezisloupcovým přenosem
FIT	Snímač kombinovaný
AGC	Automatic Gain Control – Samočinné řízení zesílení
f_{vz}	vzorkovací kmitočet
f_m	mezní kmitočet signálu
U_{UOS}	úplný obrazový signál
U_{KI}	signál klíčovacích impulzů
U_{SS}	signál synchronizační směsi
$U_{šP}$	špičkové napětí
U_{VZI}	vzorkovací impulzy
$U_{D/A}$	signál z výstupu D/A převodníku
U_{VUOS}	výstupní úplný obrazový signál
U_{RD}	napětí pro dolní referenční mez převodníku
U_{RH}	napětí pro horní referenční mez převodníku
T_{VZ}	Vzorkovací perioda
τ	Časová konstanta
τ_v	Šířka vzorkovacího impulzu
U_{refRD}	Svorka pro připojení napětí dolní meze převodníku
U_{refRH}	Svorka pro připojení napětí horní meze převodníku