Návrh jádra RISC procesoru pro výukové účely – Bc. Lukáš PALOČKO
Bc. Lukáš PALOČKO
Master's thesis
Návrh jádra RISC procesoru pro výukové účely
The design of a RISC-processor core for teaching purposes
Abstract:
The master thesis presents the design of a RISC-processor core for teaching purposes. The aim of this project was to design and implement an 8-bit RISC microprocessor in the VHDL language. The implementation has been developed with regard to the teaching purposes. The developed instruction set is based on a THUMB Instruction Set and optimized for a 5-stage pipeline. The evolution of the pipeline from …moreAbstract:
Diplomová práca prezentuje návrh jadra RISC procesoru pre výukové účely. Cieľom bolo navrhnúť a implementovať 8-bitový mikroprocesor RISC do jazyka VHDL. Realizácia kládla vysoký dôraz na možnosti následného zapracovania do výukových procesov. Navrhnutá inštrukčnú sada je založená na inštrukčnej sade THUMB a optimalizovaná pre 5-stupňovú zreťazenú linku. Práca taktiež predkladá analýzu 3 a 5-stupňovej …more
Language used: Slovak
Date on which the thesis was submitted / produced: 11. 5. 2012
Accessible from:: 11. 5. 2012
Thesis defence
- Supervisor: Prof. Ing. Jiří Pinker, CSc.
Citation record
The right form of listing the thesis as a source quoted
PALOČKO, Lukáš. Návrh jádra RISC procesoru pro výukové účely. Plzeň, 2012. diplomová práce (Ing.). ZÁPADOČESKÁ UNIVERZITA V PLZNI. Fakulta elektrotechnická
Full text of thesis
Accessibility: Autor si přeje zpřístupnit práci veřejnosti od 11.5.2012
Contents of on-line thesis archive
Published in Theses:- Soubory jsou od 11. 5. 2012 dostupné: světu
Other ways of accessing the text
Institution archiving the thesis and making it accessible: ZÁPADOČESKÁ UNIVERZITA V PLZNI, Fakulta elektrotechnickáUniversity of West Bohemia
Fakulty of Electrical EngineeringMaster programme / field:
Electrical Engineering and Informatics / Electronics and Applied Informatics
Theses on a related topic
-
Implementace mikroprocesoru RISC-V s rozšířením pro bitové manipulace
Lucie Chovančíková -
Návrh jádra procesoru architektury RISC-V v FPGA
Jaroslav Körner