Bc. Lukáš PALOČKO

Master's thesis

Návrh jádra RISC procesoru pro výukové účely

The design of a RISC-processor core for teaching purposes
Abstract:
The master thesis presents the design of a RISC-processor core for teaching purposes. The aim of this project was to design and implement an 8-bit RISC microprocessor in the VHDL language. The implementation has been developed with regard to the teaching purposes. The developed instruction set is based on a THUMB Instruction Set and optimized for a 5-stage pipeline. The evolution of the pipeline from …viac
Abstract:
Diplomová práca prezentuje návrh jadra RISC procesoru pre výukové účely. Cieľom bolo navrhnúť a implementovať 8-bitový mikroprocesor RISC do jazyka VHDL. Realizácia kládla vysoký dôraz na možnosti následného zapracovania do výukových procesov. Navrhnutá inštrukčnú sada je založená na inštrukčnej sade THUMB a optimalizovaná pre 5-stupňovú zreťazenú linku. Práca taktiež predkladá analýzu 3 a 5-stupňovej …viac
 
 
Jazyk práce: Slovak
Datum vytvoření / odevzdání či podání práce: 11. 5. 2012
Zverejniť od: 11. 5. 2012

Obhajoba závěrečné práce

  • Vedúci: Prof. Ing. Jiří Pinker, CSc.

Citační záznam

Jak správně citovat práci

PALOČKO, Lukáš. Návrh jádra RISC procesoru pro výukové účely. Plzeň, 2012. diplomová práce (Ing.). ZÁPADOČESKÁ UNIVERZITA V PLZNI. Fakulta elektrotechnická

Plný text práce

Právo: Autor si přeje zpřístupnit práci veřejnosti od 11.5.2012

Obsah online archivu závěrečné práce
Zveřejněno v Theses:
  • Soubory jsou od 11. 5. 2012 dostupné: autentizovaným zaměstnancům ze stejné školy/fakulty, autentizovaným studentům ze stejné školy/fakulty
Jak jinak získat přístup k textu
Instituce archivující a zpřístupňující práci: ZÁPADOČESKÁ UNIVERZITA V PLZNI, Fakulta elektrotechnická

University of West Bohemia

Fakulty of Electrical Engineering

Master programme / odbor:
Electrical Engineering and Informatics / Electronics and Applied Informatics

Práce na příbuzné téma