Návrh jádra RISC procesoru pro výukové účely – Bc. Lukáš PALOČKO
Bc. Lukáš PALOČKO
Diplomová práce
Návrh jádra RISC procesoru pro výukové účely
The design of a RISC-processor core for teaching purposes
Abstract:
The master thesis presents the design of a RISC-processor core for teaching purposes. The aim of this project was to design and implement an 8-bit RISC microprocessor in the VHDL language. The implementation has been developed with regard to the teaching purposes. The developed instruction set is based on a THUMB Instruction Set and optimized for a 5-stage pipeline. The evolution of the pipeline from …víceAbstract:
Diplomová práca prezentuje návrh jadra RISC procesoru pre výukové účely. Cieľom bolo navrhnúť a implementovať 8-bitový mikroprocesor RISC do jazyka VHDL. Realizácia kládla vysoký dôraz na možnosti následného zapracovania do výukových procesov. Navrhnutá inštrukčnú sada je založená na inštrukčnej sade THUMB a optimalizovaná pre 5-stupňovú zreťazenú linku. Práca taktiež predkladá analýzu 3 a 5-stupňovej …více
Jazyk práce: slovenština
Datum vytvoření / odevzdání či podání práce: 11. 5. 2012
Zveřejnit od: 11. 5. 2012
Obhajoba závěrečné práce
- Vedoucí: Prof. Ing. Jiří Pinker, CSc.
Citační záznam
Jak správně citovat práci
PALOČKO, Lukáš. Návrh jádra RISC procesoru pro výukové účely. Plzeň, 2012. diplomová práce (Ing.). ZÁPADOČESKÁ UNIVERZITA V PLZNI. Fakulta elektrotechnická
Plný text práce
Právo: Autor si přeje zpřístupnit práci veřejnosti od 11.5.2012
Obsah online archivu závěrečné práce
Zveřejněno v Theses:- Soubory jsou od 11. 5. 2012 dostupné: světu
Jak jinak získat přístup k textu
Instituce archivující a zpřístupňující práci: ZÁPADOČESKÁ UNIVERZITA V PLZNI, Fakulta elektrotechnickáZÁPADOČESKÁ UNIVERZITA V PLZNI
Fakulta elektrotechnickáMagisterský studijní program / obor:
Elektrotechnika a informatika / Elektronika a aplikovaná informatika
Práce na příbuzné téma
-
Implementace mikroprocesoru RISC-V s rozšířením pro bitové manipulace
Lucie Chovančíková -
Návrh jádra procesoru architektury RISC-V v FPGA
Jaroslav Körner