Dominik Salvet
Bachelor's thesis
Návrh modelu procesoru
Design of the Processor Model
Abstract:
Cílem této práce je navrhnout model 64bitového procesoru vlastní instrukční sady a doložit jeho funkčnost. Tato instrukční sada respektuje RISC principy při snaze zvýšit hustotu výsledného kódu. Za tímto účelem definuje výhradně instrukční slova s délkou 16 bitů. Referenční model implementující tuto instrukční sadu je popsán v jazyce VHDL pomocí základního pětistupňového pipeliningu. Lze ho simulovat …moreAbstract:
The goal of this work is to design a 64-bit processor model of a custom instruction set architecture and verify its operation. The instruction set respects RISC principles while putting effort into decreasing final code density. For this purpose, it defines 16-bit instruction words only. The reference model, which implements this instruction set, is described in VHDL language using basic five-stage …more
Language used: Czech
Date on which the thesis was submitted / produced: 20. 7. 2020
Identifier:
https://is.muni.cz/th/uqqoh/
Thesis defence
- Date of defence: 25. 9. 2020
- Supervisor: prof. Ing. Václav Přenosil, CSc.
- Reader: RNDr. Zdeněk Matěj, Ph.D.
Full text of thesis
Contents of on-line thesis archive
Published in Theses:- světu
Other ways of accessing the text
Institution archiving the thesis and making it accessible: Masarykova univerzita, Fakulta informatikyMasaryk University
Faculty of InformaticsBachelor programme / field:
Informatics / Programmable Technical Structures
Theses on a related topic
-
Návrh jádra procesoru architektury RISC-V v FPGA
Jaroslav Körner -
Návrh jádra RISC procesoru pro výukové účely
Lukáš PALOČKO