Analyzátor komunikace sériové sběrnice I2C s hardwarovou podporou.

Bc. Karel DUDÁČEK

Master's thesis

Hardware supported I2C serial bus analyzer.

Abstract:

Tato diplomová páce se zabývá návrhem analyzátoru komunikace na sériové sběrnici I2C. V první části práce je popsán princip komunikace po sběrnici I2C a jsou navrženy možné koncepce analyzátoru. V druhé části práce je popsána implementace analyzátoru. Analyzátor komunikace po sběrnici I2C se skládá ze specializovaného oddělovače směrů na sběrnici I2C a programovatelného logického obvodu FPGA Xilinx Spartan, ve kterém je implementována pasivní a aktivní část analyzátoru. Oddělovač směrů rozděluje obousměrné signály na sběrnici I2C na dvojice jednosměrných signálů. Pasivní část analyzátoru přijímá signály z oddělovače směrů, detekuje události na sběrnici a odesílá je do osobního počítače. Aktivní část analyzátoru odesílá předem připravená data na sběrnici I2C. Stručný popis programového vybavení osobního počítače pro práci s analyzátorem je též součástí práce.

Abstract:

This diploma thesis describes design of the hardware supported I2C serial bus analyzer. In the first part of the thesis there are described principles of communication on I2C bus and discussed possible conceptions of the bus analyzer. In the second part there is described implementation of the bus analyzer. The whole analyzer consists of the specialized ?direction splitter? and Xilinx Spartan FPGA programmable logic device. The direction splitter splits each bidirectional I2C-bus signal in two unidirectional signals. In the FPGA device there is implemented passive and active part of the analyzer. Passive part receives signals from direction splitter and detects bus events on them. Detected events are signalized to personal computer. Active part of the analyzer transmits in advance prepared data to the I2C bus. Short description of software for displaying received events on personal computer and preparing data for active part of the analyzer is included as well.

Keywords

sběrnice I2C, I2C, analyzátor sběrnice, sériová sběrnice, událost na sběrnici, FPGA, VHDL

Language used: Czech

Date on which the thesis was submitted / produced: 19. 5. 2011

Identifier: 39220

Thesis defence

• Supervisor: Doc. Ing. Vlastimil Vavřička, CSc.

University of West Bohemia

Faculty of Applied Sciences

Master programme / field:
Computer Science and Engineering / Computer Engineering