GPU Accelerated Enumerative Model Checking

Mgr. Milan Češka, Ph.D.

Advanced ('rigorózní') thesis

Abstract:

V posledních letech se formální verifikace a validace stávají důležitou součástí procesu návrhu počítačových systémů. Bohužel, rozdíl mezi složitostí systémů budovaných v praxi a složitostí systémů, se kterými jsou současné verifikační nástroje schopné pracovat, je stále obrovský. Proto jsou jakékoliv techniky dovolující akceleraci verifikačního procesu velmi žádoucí. Jednou z možností, jak zkrátit proces formální verifikace, je akcelerace výpočtu verifikačních nástrojů použitím současných masivně paralelních architektur. Cílem disertační práce je navrhnout a implementovat nové metody, které dovolí plné využití moderních masivně paralelní grafických karet k akceleraci procesu ověřování modelů a pomohou tak začlenit proces formální verifikace do vývoje počítačových systému v praxi. Práce konkrétně zahrnuje návrh nových a adaptaci existující paralelních algoritmů pro generování stavového prostoru, detekci akceptujících cyklů a rozklad grafu na silně souvislé komponenty, a vývoj datových struktur vhodných pro paralelní zpracování. Další výzkum bude věnován nalezení nových metod řešící problém stavové exploze využitím masivního paralelismu. Navržené metody budou implementovány a experimentálně vyhodnoceny. Dosažené výsledky budou aplikovány v rámci prostředí DiVinE pro ověřování modelů.

Abstract:

Throughout the recent years, formal verification and validation became an important part of the design process of computer systems. Unfortunately, the gap between the complexity of systems built in practice and the complexity of systems the current formal verification tools can handle is still quite wide. Therefore, any technique accelerating verification process is mostly desired. A possible way to reduce the delay due to the formal verification process is to accelerate computation of verification tools using contemporary masivelly parallel hardware. It is the aim of the proposed PhD. thesis to design and implement new methods allowing for acceleration of model checking process by full utilization of modern massively parallel GPU architectures. This can help to integrate formal methods into development of computer systems in practise. In particular, this aim involves design of new and adaptation of existing parallel algorithms for state space generation, accepting cycle detection, and strongly connected components decomposition. It also involves development of suitable data structures allowing parallel processing. Further research will be devoted to finding new techniques for fighting the state explosion problem by employing massive parallelism. The designed methods will be implemented and experimentally evaluated. The achieved results will be incorporated to DiVinE model checking framework.

Keywords

formal verification, parallel LTL model checking, masivelly parallel architectures, graphics processing units, accepting cycle detection formální verifikace, paralelní LTL ověřování modelů, masivně paralelní architektury, grafické karty, detekce akceptujících cyklů

Language used: English

Date on which the thesis was submitted / produced: 15. 12. 2009

Thesis defence

• Date of defence: 12. 1. 2010
• Reader: Mgr. Petr Tobola, Ph.D., prof. Ing. Tomáš Vojnar, Ph.D.

Masaryk University

Faculty of Informatics

Advanced ('rigorózní řízení') programme / field:
Informatics / Informatics