Mgr. Vladimír Štill

Advanced ('rigorózní') thesis

Memory-Model-Aware Analysis of Parallel Programs

Memory-Model-Aware Analysis of Parallel Programs
Abstract:
Vývoj paralelních programů přináší mnoho problémů. Důvodem je, že vyžaduje rozvažování nad interakcemi vláken a bezpečností komunikace. Testování v tomto případě příliš nepomáhá, protože není dostatečně silné na odhalení chyb závislých na plánování procesů. Situace je dále komplikována moderním hardware, který používá relaxovanou paměť: instrukce mohou být přeuspořádány a operace s pamětí mohou být …more
Abstract:
Development of parallel programs comes with many pitfalls as it requires reasoning about interaction of threads and safety of communication. Furthermore, testing is not much helpful for bugs dependent on scheduling nondeterminism. To make matters worse, contemporary hardware uses relaxed memory semantics: instructions can be reordered by out-of-order execution and memory effects can be further delayed …more
 
 
Language used: English
Date on which the thesis was submitted / produced: 1. 12. 2017

Thesis defence

  • Date of defence: 16. 1. 2018
  • Reader: RNDr. Petr Švenda, Ph.D., prof. Ing. Tomáš Vojnar, Ph.D.

Citation record

Full text of thesis

Contents of on-line thesis archive
Published in Theses:
  • světu
Other ways of accessing the text
Institution archiving the thesis and making it accessible: Masarykova univerzita, Fakulta informatiky