Ověření vlivu impedance zátěže na tvar logického signálu - laboratorní úloha – Petr Vláčil
Petr Vláčil
Bachelor's thesis
Ověření vlivu impedance zátěže na tvar logického signálu - laboratorní úloha
Verification of the Effect of Load Impedance on the Shape of the Logic Signal - Laboratory Exercise
Abstract:
Cílem této bakalářské práce bylo vytvoření laboratorní úlohy, která seznámí studenty s vlivem impedance zátěže na tvar logického signálu. Bakalářská práce se nejprve zabývá výběrem vhodných logických standardů pro demonstraci vlivu impedance zátěže a přenosového vedení na kvalitu přijímaného signálu. Jako zdroj digitálních signálů je využita vývojová deska od Xilinx - Nexys 3, která je osazená čipem …moreAbstract:
The aim of this bachelor's thesis was to create a laboratory task that would familiarize students with the influence of load impedance on the shape of logical signals. The thesis first deals with the selection of appropriate logic standards for demonstrating the influence of load impedance and transmission lines on the quality of the received signal. A Xilinx Nexys 3 development board, equipped with …more
Language used: Czech
Date on which the thesis was submitted / produced: 30. 4. 2023
Identifier:
http://hdl.handle.net/10084/150345
Thesis defence
- Date of defence: 1. 6. 2023
- Supervisor: Vladimír Kašík
- Reader: Jan Havlík
Citation record
ISO 690-compliant citation record:
VLÁČIL, Petr. \textit{Ověření vlivu impedance zátěže na tvar logického signálu - laboratorní úloha}. Online. Bachelor's thesis. Ostrava: VŠB - Technical University of Ostrava, Fakulta elektrotechniky a informatiky. 2023. Available from: https://theses.cz/id/1n1pr2/.
Full text of thesis
Accessibility: Plné texty vysokoškolských kvalifikačních prací obhájených na Vysoké škole báňské - Technické univerzitě Ostrava jsou uloženy v repozitáři DSpace. Přístup k plným textům mají všichni uživatelé bez omezení. Přístup je omezen pouze ve výjimečných případech, zpravidla z důvodu ochrany duševního vlastnictví. Nepřístupné práce jsou označeny jako closedAccess nebo embargoedAccess. Tištěné verze prácí jsou uloženy v Ústřední knihovně VŠB-TUO a jsou prezenčně přístupné ve studovně diplomových prací. Další nakládání s prací (kopírování, opisy, MVS)se řídí Knihovní a výpůjčním řádem Ústřední knihovny VŠB-TUO.
Contents of on-line thesis archive
Published in Theses:- autentizovaným zaměstnancům ze stejné školy/fakulty
Other ways of accessing the text
Institution archiving the thesis and making it accessible: VŠB – Technická univerzita OstravaVSB – Technical University of Ostrava
Fakulta elektrotechniky a informatikyBachelor programme:
Biomedicínská technika
Theses on a related topic
-
Implementation of the linelet codec on a field programmable gate array (FPGA)
Daniel Dlhopolček -
Algoritmy detekce událostí fázového OTDR v FPGA
Přemysl Till -
Výzkum inteligentních metod zpracování medicínských obrazů, včetně možnosti využití FPGA platformy
Jiří Martinů -
Parallelization of brute force attack on MD5 hash algorithm in FPGA
Maruthi Gillela -
Digitální přijímač systému ADS-B implementovaný v FPGA SOC
Tomáš Krejčí -
Integration of SHA-2 FPGA implementation with RISC-V core
Rajesh Chandrakant Mehta -
Modulátor OFDM v obvodu FPGA
Michal Kováč -
The Simulation Model of a Permanent Magnet Synchronous Motor for FPGA Applications and HIL Testing
Shanmugasundram Kumar