Algoritmy detekce událostí fázového OTDR v FPGA

Bc. Přemysl Till

Bachelor's thesis

Algorithms of phase OTDR event detection in FPGA

Anotácia:

Tato práce se zabývá implementací algoritmů pro zpracování dat z fázově citlivého OTDR na hradlové pole pomocí transpilátoru High Level Synthesis. Cílem je vytvoření programu, který by dokázal pracovat s vysokorychlostním A/D převodníkem (řádově 1 GS/s) v reálném čase. Vedlejším cílem je pak zhodnocení použitelnosti technologie HLS pro nahrazení nízkoúrovňového programování v HDL dialektech.

Abstract:

This paper deals with the implementation of algorithms for processing data obtained by phase-sensitive OTDR using an FPGA. It uses High Level Synthesis to translate high level C++ code to HDL languages. The primary aim of the implementation is the creation of a program which could process data generated by a high-frequency A/D convertor (working at 1 GS/s) in real time. A secondary goal is an assesment of the maturity of the HLS technology and its ability to replace low-level code in certain projects.

Kľúčové slová

Φ-OTDR, Optická reflektometrie, High Level Synthesis, Vivado HLS, Detekce událostí

Jazyk práce: Czech

Datum vytvoření / odevzdání či podání práce: 25. 5. 2021

Obhajoba závěrečné práce

• Obhajoba proběhla 29. 6. 2021
• Vedúci: prof. Ing. Václav Přenosil, CSc.
• Oponent: Mgr. Bedřich Said

Masaryk University

Faculty of Informatics

Bachelor programme / odbor:
Applied Informatics / Applied Informatics