Aplikace FPGA pro odečítání polohy ve třech osách pomocí IRC snímačů

Daniel Stryja

Diplomová práce

FPGA Aplication for Identification of Location in Three Axises Using IRC Sensors

Anotace:

Cílem této práce je realizace aplikace, která bude odečítat polohu ve třech osách pomocí tří IRC snímačů. Získaná informace bude předána na výstup pomocí sériové linky, pro další zpracování. K účelu realizace bude použito programovatelné hradlové pole rodiny SmartFusion ve spolupráci s procesorem Cortex-M3 od firmy Actel. Oba tyto prvky jsou součástí jednoho integrovaného obvodu, což má bezesporu své výhody. Dále firma Actel poskytuje robustní vývojové prostředí Libero IDE, jehož součástí je i simulátor, které celou filozofií návrhu zjednodušuje. Pro potřebu programování zabudovaného procesoru bude použito prostředí Microsemi SoftConsole, které Actel rovněž dává k dispozici. K definici hradel v rámci programovatelného pole bude použit jazyk VHDL a pro naprogramování procesoru bude použit jazyk C. Věřím, že moje diplomová práce dobře ozřejmí danou problematiku a rovněž ukáže výhody plynoucí ze zvoleného způsobu realizace této aplikace.

Abstract:

The aim of my thesis is to design FPGA application for identification of location in three axises using IRC sensors. Received information will be transmitted to the output device via serial link for further processing. The programmable gate array of SmartFusion family in conjunction with Cortex-M3 processor made by Actel company will be used during the project implementation. Both of these elements are part of one integrated circuit which undoubtedly has its advantages. Actel company also provides robust Actel Libero IDE development environment that includes a simulator, which simplifies the whole design philosophy. For the need of programming of embedded processor Microsemi SoftConsole environment provided also by Actel will be used. I will take advantage of the VHDL language for the definition of the programmable gate array as well as of the C language for programming of the processor. I believe that my thesis will clearly demonstrate the issue and also will show the advantages of the method chosen to implement this application.

Klíčová slova

FPGA, IRC snímač, VHDL, SmartFusion, Actel

Keywords

FPGA, Rotary incremental encoder, VHDL, SmartFusion, Actel

Jazyk práce: čeština

Datum vytvoření / odevzdání či podání práce: 6. 5. 2011

Obhajoba závěrečné práce

• Obhajoba proběhla 7. 6. 2011
• Vedoucí: Jiří Mitrych
• Oponent: Karel Vlček

VŠB - Technická univerzita Ostrava

Fakulta elektrotechniky a informatiky

Magisterský studijní program / obor:
Informační a komunikační technologie / Informatika a výpočetní technika