ELIÁŠ, Josef. \textit{Modul s FPGA pro rychlé generování signálu a synchronní sběr dat}. Online. Diplomová práce. Brno: Vysoké učení technické v Brně. 2016. Dostupné z: https://theses.cz/id/k4xo7f/.
ELIÁŠ, Josef. <i>Modul s FPGA pro rychlé generování signálu a synchronní sběr dat</i>. Online. Diplomová práce. Brno: Vysoké učení technické v Brně. 2016. Dostupné z: https://theses.cz/id/k4xo7f/.
ELIÁŠ, Josef. Modul s FPGA pro rychlé generování signálu a synchronní sběr dat. Online. Diplomová práce. Brno: Vysoké učení technické v Brně. 2016. Dostupné z: https://theses.cz/id/k4xo7f/.
@MastersThesis{Elias2016thesis,
AUTHOR = "Eliáš, Josef",
TITLE = "Modul s FPGA pro rychlé generování signálu a synchronní sběr dat [online]",
YEAR = "2016 [cit. 2024-10-17]",
TYPE = "Diplomová práce",
SCHOOL = "Vysoké učení technické v BrněBrno",
NOTE = "SUPERVISOR: ",
URL = "https://theses.cz/id/k4xo7f/",
}
@MastersThesis{Elias2016thesis,
AUTHOR = {Eliáš, Josef},
TITLE = {Modul s FPGA pro rychlé generování signálu a synchronní sběr dat},
YEAR = {2016},
TYPE = {Diplomová práce},
INSTITUTION = {Vysoké učení technické v Brně},
LOCATION = {Brno},
SUPERVISOR = {},
URL = {https://theses.cz/id/k4xo7f/},
URL_DATE = {2024-10-17},
}
{{Citace kvalifikační práce
| příjmení = Eliáš
| jméno = Josef
| instituce = Vysoké učení technické v Brně
| titul = Modul s FPGA pro rychlé generování signálu a synchronní sběr dat
| url = https://theses.cz/id/k4xo7f/
| typ práce = Diplomová práce
| vedoucí =
| rok = 2016
| počet stran =
| strany =
| citace = 2024-10-17
| poznámka =
| jazyk =
}}