Návrh procesorového vývojového kitu s využitím FPGA obvodů – Lukáš Maňásek
Lukáš Maňásek
Bakalářská práce
Návrh procesorového vývojového kitu s využitím FPGA obvodů
Proposal of Processor Development Kit Using FPGAs
Anotace:
Tato práce se zamýšlí nad možnostmi FPGA obvodů k implementaci obecného procesoru. Je zde v jazyce VHDL navržena demonstrační struktura procesorového jádra s vlastní instrukční sadou. Vytvořený demonstrační procesor byl oživen a otestován na přípravku s FPGA obvodem Xilinx Spartan-3E. Pro takto vytvořený kit byly připraveny laboratorní úlohy.Abstract:
This thesis looks at the possibilities of FPGA circuits to implement a general processor. A demonstration structure of the processor kernel with a custom instruction set in VHDL programming language is proposed. The created demonstration processor was run and tested on the Xilinx Spartan-3E FPGA device. Laboratory tasks were prepared for such created kit.
Jazyk práce: čeština
Datum vytvoření / odevzdání či podání práce: 28. 4. 2017
Identifikátor:
http://hdl.handle.net/10084/118848
Obhajoba závěrečné práce
- Obhajoba proběhla 31. 5. 2017
- Vedoucí: Miroslav Bureš
- Oponent: Radek Novák
Citační záznam
Citace dle ISO 690:
MAŇÁSEK, Lukáš. \textit{Návrh procesorového vývojového kitu s využitím FPGA obvodů}. Online. Bakalářská práce. Ostrava: Vysoká škola báňská - Technická univerzita Ostrava, Fakulta elektrotechniky a informatiky. 2017. Dostupné z: https://theses.cz/id/nneovr/.
Plný text práce
Právo: Plné texty vysokoškolských kvalifikačních prací obhájených na Vysoké škole báňské - Technické univerzitě Ostrava jsou uloženy v repozitáři DSpace. Přístup k plným textům mají všichni uživatelé bez omezení. Přístup je omezen pouze ve výjimečných případech, zpravidla z důvodu ochrany duševního vlastnictví. Nepřístupné práce jsou označeny jako closedAccess nebo embargoedAccess. Tištěné verze prácí jsou uloženy v Ústřední knihovně VŠB-TUO a jsou prezenčně přístupné ve studovně diplomových prací. Další nakládání s prací (kopírování, opisy, MVS) se řídí Knihovní a výpůjčním řádem Ústřední knihovny VŠB-TUO.
Obsah online archivu závěrečné práce
Zveřejněno v Theses:- autentizovaným zaměstnancům ze stejné školy/fakulty
Jak jinak získat přístup k textu
Instituce archivující a zpřístupňující práci: VŠB - Technická univerzita OstravaVŠB - Technická univerzita Ostrava
Fakulta elektrotechniky a informatikyBakalářský studijní program / obor:
Informační a komunikační technologie / Mobilní technologie
Práce na příbuzné téma
-
Implementace procesoru SQL
Martin Várady -
Návrh jádra procesoru architektury RISC-V v FPGA
Jaroslav Körner -
Současné aspekty procesorů (CPU)
Adam Smolka -
Simulátor nanášení pasty s využitím technologického CPU a 2-osého manipulátoru
Mariusz Lisztwan -
Zobrazení rozsáhlých volumetrických dat na CPU
Drahomír Dlabaja -
Optimizing of cyber security of Precision Time Protocol (PTP) on Ethernet for ARM based CPU
Borivoje Latinovič -
Zobrazení rozsáhlých volumetrických dat na CPU
Michal Majer -
Zobrazení rozsáhlých volumetrických dat na CPU
Jan Svoboda