Překlad a analýza VHDL programů prostřednictvím XML mezikódu

Bc. Zdeněk Řehák

Diplomová práce

Translation of VHDL programs into XML intermediate-code

Anotace:

Cílem této diplomové práce bylo nastudovat problematiku statické analýzy VHDL programů, zjistit jaké komerční nástroje jsou dostupné a co nám umožňují. Dalším úkolem bylo rozmyslet vlastní návrh možné analýzy VHDL programů. Součástí zadání také bylo naimplementovat překladač z jazyka VHDL do jazyka XML za účelem dalšího zpracování a také zadefinovat XML schéma výstupu tohoto překladače.

Abstract:

Goal of the thesis was studing static analysis problems of VHDL programs, availability of commercial tools and their features. Tasks were think over own design of static analysis, implement translator from VHDL to XML code for later processing purpose, and define XML schema of translator output.

Klíčová slova

statická analýza, Liberouter, FPGA, překladač, VHDL, XML

Jazyk práce: čeština

Datum vytvoření / odevzdání či podání práce: 5. 1. 2009

Obhajoba závěrečné práce

• Obhajoba proběhla 9. 2. 2009
• Vedoucí: RNDr. David Šafránek, Ph.D.
• Oponent: Ing. Jiří Novotný

Masarykova univerzita

Fakulta informatiky

Magisterský studijní program / obor:
Informatika / Informatika