Ing. Václav Vlasák

Master's thesis

Přijímač referenčního UWB signálu

The receiver of reference UWB signal
Anotácia:
Práce obsahuje popis návrhu a realizace přijímače referenčního UWB signálu založeného na principu časového závěsu a synchronního časování. Koncepce vychází z ekvivalentního vzorkování s využitím širokopásmového obvodu S/H, dále obsahuje rychlý A/D převodník a syntezátor DDS, který je ovládán hradlovým polem FPGA. Data potřebná k informaci o správné funkci zařízení jsou z FPGA posílána do mikroprocesoru …viac
Abstract:
In this thesis a design receiver of UWB reference signal is presented, which is based on time locked loop and synchronous timing. The concept uses the equivalent time sampling with wideband S/H, circuit it contains a fast A/D converter and next synthesizer DDS, which is controlled by FPGA. For checking the proper function of the device, Specific data is sent from the FPGA to the ARM procesor type to …viac
 
 
Jazyk práce: Czech
Datum vytvoření / odevzdání či podání práce: 23. 5. 2011

Obhajoba závěrečné práce

  • Obhajoba proběhla 13. 6. 2011
  • Vedúci: Ing. Jan Mrkvica, Ph.D.

Citační záznam

Jak správně citovat práci

Vlasák, Václav. Přijímač referenčního UWB signálu. Pardubice, 2011. diplomová práce (Ing.). Univerzita Pardubice. Dopravní fakulta Jana Pernera

Plný text práce

Obsah online archivu závěrečné práce
Zveřejněno v Theses:
  • nikomu
Jak jinak získat přístup k textu
Instituce archivující a zpřístupňující práci: Univerzita Pardubice, Dopravní fakulta Jana Pernera

University of Pardubice

Faculty of Transport Engineering

Master programme / odbor:
Transport Engineering and Communications / Transport Infrastructure